CN102437908A - 同步电路、同步方法和接收系统 - Google Patents

同步电路、同步方法和接收系统 Download PDF

Info

Publication number
CN102437908A
CN102437908A CN2011102826027A CN201110282602A CN102437908A CN 102437908 A CN102437908 A CN 102437908A CN 2011102826027 A CN2011102826027 A CN 2011102826027A CN 201110282602 A CN201110282602 A CN 201110282602A CN 102437908 A CN102437908 A CN 102437908A
Authority
CN
China
Prior art keywords
circuit
phase
signal
constructed
phase control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011102826027A
Other languages
English (en)
Other versions
CN102437908B (zh
Inventor
二见哲宏
冈本一高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN102437908A publication Critical patent/CN102437908A/zh
Application granted granted Critical
Publication of CN102437908B publication Critical patent/CN102437908B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22—Demodulator circuits; Receiver circuits
    • H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
    • H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
    • H04L27/2272—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals using phase locked loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0008—Modulated-carrier systems arrangements for allowing a transmitter or receiver to use more than one type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0012—Modulated-carrier systems arrangements for identifying the type of modulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0067—Phase error detectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H04L2027/0081—Switching between loops between loops of different bandwidths

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Circuits Of Receivers In General (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)

Abstract

本发明涉及同步电路、同步方法和接收系统。本发明提供了一种同步电路，包括：第一PLL电路、第二PLL电路、第一输出电路、第二输出电路、第一检测电路、第二检测电路、控制电路和保持部分。

Description

同步电路、同步方法和接收系统
技术领域
本发明涉及同步电路、同步方法和接收系统。更具体地讲，本发明涉及即使在传输帧内使用多种调制方式的情况下仍能够搜索与接收器之间的个体差异和传输通道上的时间抖动相对应的最佳环路增益的同步电路、同步方法和接收系统。
背景技术
近些年见证了包括移动电话、数字广播(卫星和陆地)和无线LAN的无线数字传输技术的显著进步。
关于用于无线数字传输的接收器，例如，组建接收器结构的每个同步电路的性能在实现增强接收性能方面是重要的。具体地讲，载波频率/相位同步电路的同步性能直接影响比特误差(bit error)并且由此对于接收器的接收性能是非常重要的。
代表性的频率/相位同步电路可以是数字PLL(锁相环)。
使用数字PLL的频率/相位同步电路通常由相位误差检测器、环路滤波器和数控振荡器(NCO)组成。
图1是示出包括利用数字PLL的频率/相位同步电路的普通接收器的部分结构的示意图。
如图1所示，接收器包括射频(RF)电路2和解调电路3。接收无线电波的天线1获得的接收信号输入到RF电路2的乘法器2-1。
乘法器2-1将从本地振荡器2-2提供的本地振荡信号与从天线1提供的接收信号进行相乘。通过乘法获得的信号发送至低通滤波器(LPF)2-3。
本地振荡器2-2产生本地振荡信号并且将它输出到乘法器2-1。
LPF 2-3输入从乘法器2-2输出的乘法信号并且在滤波处理中仅仅允许信号的低频成分穿过。经历滤波处理的信号输出到模拟/数字(A/D)转换器2-4。
这里假设：标号fc表示经历调制(例如，PSK(相移键控))的接收信号的频率，θc表示接收信号的相位，f0表示由本地振荡器2-2产生的本地振荡信号的频率，θ0表示本地振荡频率的相位。基于该假设，从LPF输出的信号包括与fc-f0对应的频率差Δf和与θc-θ0对应的相位差θ。
A/D转换器2-4对从LPF 2-3输出的信号执行A/D转换。接收信号ri(即通过A/D转换获得的数字接收信号)被提供给解调电路3。标号i表示码元序列中的讨论的接收信号的序数位置。
接收信号ri包含由2πΔft+θ表示的相位误差。
图2是示出使用数字PLL并且设置在图1的解调电路3中的频率/相位同步电路的典型结构的示意图。
如图2所示，频率/相位同步电路由PLL电路11和乘法器12组成。PLL电路11由乘法器21、相位误差检测器22、环路滤波器23和数控振荡器(NCO)24构成。
经历PSK调制的接收信号ri输入到PLL电路11的乘法器21和乘法器12。
PLL电路11的乘法器21将接收信号ri与从数控振荡器24提供的相位控制量e-j(2πΔft+θ)进行相乘。通过乘法获得的信号输出到相位误差检测器22。
相位误差检测器22检测从乘法器21输出的信号中残留的相位误差，并且将检测到的相位误差输出到环路滤波器23。
例如，如果接收信号ri是已知码元的信号，则相位误差检测器22检测由乘法器21的输出信号表示的码元的相位与已知码元的相位之间的差作为相位误差。如果接收信号ri不是任何已知信号的信号，则相位误差检测器22检测由乘法器21的输出信号表示的实际码元的相位与硬判定(hard decision)所得的码元的相位之间的差作为相位误差。
环路滤波器23是对从相位误差检测器22提供的检测到的相位误差值进行滤波的比例积分环路滤波器。经过滤波的值输出到数控振荡器24。
更具体地讲，环路滤波器23的乘法器23-1将从相位误差检测器22提供的检测的相位误差值与先前设定的环路增益G1相乘。乘法结果输出到乘法器23-2和加法器23-4。
乘法器23-2将从乘法器23-1提供的G1倍的相位误差的检测值与先前设定的环路增益G2相乘。乘法结果输出到积分器23-3。乘法器23-1和23-2用作向输入信号添加环路增益G1或G2的权重的乘法器块。
积分器23-3对乘法器23-2的输出进行积分，并且将积分结果输出到加法器23-4。
加法器23-4将乘法器23-1的输出与乘法器23-3的输出进行相加。加法的和作为滤波处理的结果被输出到数控振荡器24。
数控振荡器24基于环路滤波器23的滤波结果产生相位控制量e- j(2πΔft+θ)，并且将产生的量输出到乘法器21和12。
乘法器12将接收信号ri与从数控振荡器24输出的相位控制量e-j(2πΔft+θ)进行相乘。通过乘法获得的信号输出作为同步检波信号di。
其间，环路滤波器23的环路增益G1和G2确定表征环路滤波器23的滤波带宽。环路滤波器23的带宽与PLL电路11的性能之间已知具有下面关系：
也就是说，当环路滤波器具有宽(即，大)带宽时，跟随相位误差变化的能力得到改进但是从PLL输出的同步检波信号中的抖动量增加。相反的是，在环路滤波器具有窄(即，小)带宽的情况下，跟随相位误差变化的能力下降但输出的同步检波信号中的抖动量减小。在这个方面，可以参照日本专利公开No.2009-26426。
发明内容
然而，在用于实际无线数字传输的接收器中，由于本地振荡器的温度依赖特性或者RF电路内的非故意振荡导致在接收信号的相位和频率中出现噪声。为了实现使用数字PLL的频率/相位同步电路的最佳同步性能，由此需要设定与接收器特征的个体差异以及传输通道上的时间抖动相对应的最佳环路增益。
普通数字PLL能够仅仅设定固定环路增益。获得最佳接收性能涉及为每个个体接收器设置对接收环境最佳调整的环路增益。在传输通道由于温度和其它因素发生动态变化从而最佳环路增益相应发生动态变化的情况下，当前使用的环路增益可能不再保持最佳。
另外，基于PLL的环路滤波器的最佳环路增益可以根据用于接收信号中的调制方式而发生变化。例如，日本采用的卫星数字广播方案允许多个调制方式在一帧内共存。在这种情况下，如果仅仅能够设定一个环路增益，则那个环路增益对给定调制方式可以是最佳的，但对于其它调制方式就不是了。这会降低接收性能。
鉴于以上情形研究本发明，本发明提供了即使在传输帧内使用多种调制方式的情况下仍能够搜索与接收器之间的个体差异和传输通道上的时间抖动相对应的最佳环路增益的同步电路、同步方法和接收系统。
根据本发明的一个实施例，提供了一种同步电路，包括：第一PLL电路，被构造为基于输入的接收信号来输出表示所述接收信号的相位控制量的第一相位控制信号；第二PLL电路，被构造为被输入与输入到所述第一PLL电路的所述接收信号相同的信号，输出表示所述接收信号的相位控制量的第二相位控制信号；第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位，输出相位控制后的信号；第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位，输出相位控制后的信号；第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一PLL电路中的相位控制误差；第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二PLL电路中的相位控制误差；控制电路，被构造为使得如果由所述第一检测电路在所述第一PLL电路中检测的相位控制误差大于由所述第二检测电路在所述第二PLL电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二PLL电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一PLL电路内的第一环路滤波器的环路增益；以及保持部分，被构造为保持作为包括在所述第一PLL电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值；其中，以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
优选地，本发明的的同步电路还包括：比较部分，被构造为将由所述第一检测电路在所述第一PLL电路中检测的相位控制误差的大小与由所述第二检测电路在所述第二PLL电路中检测的相位控制误差的大小进行比较；以及环路增益搜索部分，被构造为使得在与指定的传输模式的所述时隙对应的接收信号的输入期间，每次当由所述比较部分执行比较时，所述环路增益搜索部分通过将包括在所述第二PLL电路中的所述第二环路滤波器的环路增益值改变预定量来搜索针对所述传输模式的最佳环路增益设定值。如果所述第二环路滤波器的环路增益值由所述环路增益搜索部分改变预定次数，则所述保持部分可以保持作为所述第一环路滤波器的环路增益而设定的值作为针对所述传输模式的最佳环路增益设定值。
优选地，本发明的同步电路还包括传输模式编号识别部分，被构造为基于通过解码所述接收信号获得的控制信息来识别作为识别所述接收信号中的所述时隙的每一个的传输模式的信息的传输模式编号。如果识别的传输模式编号与所述指定的传输模式对应，则所述环路增益搜索部分搜索所述最佳环路增益设定值，以及所述保持部分保持所述最佳环路增益设定值与由所述传输模式编号识别部分识别的传输模式编号相对应。
优选地，第一PLL电路包括：第一检测电路，被构造为检测残留在相位控制后的信号中的相位误差；第一环路滤波器，被构造为对由所述第一检测电路检测的相位误差执行滤波处理；第一振荡电路，被构造为根据由所述第一环路滤波器执行的滤波处理的结果而输出所述第一相位控制信号；以及第一输出电路，被构造为基于从所述第一振荡电路输出的所述第一相位控制信号来控制所述接收信号的相位，所述第一输出电路还将相位控制后的信号作为相位误差的检测对象的信号输出到所述第一检测电路；以及第二PLL电路可以包括：第二检测电路，被构造为检测残留在相位控制后的信号中的相位误差；第二环路滤波器，被构造为对由所述第二检测电路检测的相位误差执行滤波处理；第二振荡电路，被构造为根据由所述第二环路滤波器执行的滤波处理的结果而输出所述第二相位控制信号；以及第二输出电路，被构造为基于从所述第二振荡电路输出的所述第二相位控制信号来控制所述接收信号的相位，所述第二输出电路还将相位控制后的信号作为相位误差的检测对象的信号输出到所述第二检测电路。
优选地，第一环路滤波器包括：第一乘法电路，被构造为将由所述第一检测电路检测的相位误差与第一环路增益进行相乘；第二乘法电路，被构造为将由所述第一乘法电路进行乘法后的相位误差与第二环路增益进行相乘；以及第一加法电路，被构造为将由所述第一乘法电路进行乘法后的相位误差与对由所述第二乘法电路进行乘法后的相位误差进行积分的结果进行相加，所述第一加法电路还向所述第一振荡电路输出加法的和；以及第二环路滤波器包括：第三乘法电路，被构造为将由所述第二检测电路检测的相位误差与第三环路增益进行相乘；第四乘法电路，被构造为将由所述第三乘法电路进行乘法后的相位误差与第四环路增益进行相乘；以及第二加法电路，被构造为将由所述第三乘法电路进行乘法后的相位误差与对由所述第四乘法电路进行乘法后的相位误差进行积分的结果进行相加，所述第二加法电路还向所述第二振荡电路输出加法的和。
优选地，所述控制电路可以为所述第一环路增益和所述第三环路增益的每一个设定不同的值。
根据本发明的另一个实施例，提供了一种同步方法，包括：第一PLL电路基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；第二PLL电路输入与输入到所述第一PLL电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；第一输出电路基于所述第一相位控制信号控制所述接收信号的相位，输出相位控制后的信号；第二输出电路基于所述第二相位控制信号控制所述接收信号的相位，输出相位控制后的信号；第一检测电路基于从所述第一输出电路输出的相位控制后的信号检测所述第一PLL电路中的相位控制误差；第二检测电路基于从所述第二输出电路输出的相位控制后的信号检测所述第二PLL电路中的相位控制误差；如果由所述第一检测电路在所述第一PLL电路中检测的相位控制误差大于由所述第二检测电路在所述第二PLL电路中检测的相位控制误差，则设定与包括在所述第二PLL电路中的第二环路滤波器的环路增益相同的值作为包括在所述第一PLL电路中的第一环路滤波器的环路增益；以及保持作为包括在所述第一PLL电路中的所述第一环路滤波器的环路增益而设定的环路增益设定值；其中，以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及为所述传输模式的每一个保持所述环路增益设定值。
根据本发明的又一个实施例，提供了一种接收系统，包括：获取部分，被构造为获取经由传输通道发送的信号；以及传输通道解码处理部分，被构造为对由所述获取部分获取的信号执行包括同步检波处理的处理。所述传输通道解码处理部分包括：第一PLL电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；第二锁相环电路，被构造为输入与输入到所述第一PLL电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位以输出相位控制后的信号；第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位以输出相位控制后的信号；第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一PLL电路中的相位控制误差；第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二PLL电路中的相位控制误差；控制电路，被构造为使得如果由所述第一检测电路在所述第一PLL电路中检测的相位控制误差大于由所述第二检测电路在所述第二PLL电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二PLL电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一PLL电路内的第一环路滤波器的环路增益；以及保持部分，被构造为保持作为包括在所述第一PLL电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值。以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
根据本发明的又一个实施例，提供了一种接收系统，包括：传输通道解码处理部分，被构造为对经由传输通道获取的信号执行包括同步检波处理的处理；以及信源解码处理部分，被构造为将经过由所述传输通道解码处理部分执行的处理后的信号解码成发送对象数据。所述传输通道解码处理部分包括：第一PLL电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；第二PLL电路，被构造为输入与输入到所述第一PLL电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；第一输出电路，被构造为基于所述第一相位控制信号来控制所述接收信号的相位，从而输出相位控制后的信号；第二输出电路，被构造为基于所述第二相位控制信号来控制所述接收信号的相位，从而输出相位控制后的信号；第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一PLL电路中的相位控制误差；第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二PLL电路中的相位控制误差；控制电路，被构造为使得如果由所述第一检测电路在所述第一PLL电路中检测的相位控制误差大于由所述第二检测电路在所述第二PLL电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二PLL电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一PLL电路内的第一环路滤波器的环路增益；以及保持部分，被构造为保持作为包括在所述第一PLL电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值。以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
根据本发明的又一个实施例，提供了一种接收系统，包括：传输通道解码处理部分，被构造为对经由传输通道获取的信号执行包括同步检波处理的处理；以及输出部分，被构造为基于经过由所述传输通道解码处理部分执行的处理后的信号而输出图像和/或声音。所述传输通道解码处理部分包括：第一PLL电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；第二PLL电路，被构造为输入与输入到所述第一PLL电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一PLL电路中的相位控制误差；第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二PLL电路中的相位控制误差；控制电路，被构造为使得如果由所述第一检测电路在所述第一PLL电路中检测的相位控制误差大于由所述第二检测电路在所述第二PLL电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二PLL电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一PLL电路内的第一环路滤波器的环路增益；以及保持部分，被构造为保持作为包括在所述第一PLL电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值。以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
根据本发明的又一个实施例，提供了一种接收系统，包括：传输通道解码处理部分，被构造为对经由传输通道获取的信号执行包括同步检波处理的处理；以及记录部分，被构造为记录经过由所述传输通道解码处理部分执行的处理后的信号。所述传输通道解码处理部分包括：第一PLL电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；第二PLL电路，被构造为输入与输入到所述第一PLL电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一PLL电路中的相位控制误差；第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二PLL电路中的相位控制误差；控制电路，被构造为使得如果由所述第一检测电路在所述第一PLL电路中检测的相位控制误差大于由所述第二检测电路在所述第二PLL电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二PLL电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一PLL电路内的第一环路滤波器的环路增益；以及保持部分，被构造为保持作为包括在所述第一PLL电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值。以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
在通常如上该实施本发明的情况下，使得第一PLL电路基于输入接收信号输出表示该接收信号的相位控制量的第一相位控制信号；使得第二PLL电路输入与输入到该第一PLL电路的该接收信号相同的信号从而输出表示该接收信号的相位控制量的第二相位控制信号；使得第一输出电路基于该第一相位控制信号控制该接收信号的相位以输出相位控制的信号；使得第二输出电路基于该第二相位控制信号控制该接收信号的相位以输出相位控制的信号；使得第一检测电路基于从该第一输出电路输出的相位控制的信号检测该第一PLL电路中的相位控制误差；使得第二检测电路基于从该第二输出电路输出的相位控制的信号检测该第二PLL电路中的相位控制误差；如果由该第一检测电路在该第一PLL电路中检测的相位控制误差大于由该第二检测电路在该第二PLL电路中检测的相位控制误差，则设定与包括在该第二PLL电路中的第二环路滤波器的环路增益相同的值作为包括在该第一PLL电路中的第一环路滤波器的环路增益；以及保持设定作为包括在该第一PLL电路中的该第一环路滤波器的环路增益的环路增益设定值。以由以与不同调制方式对应的多种传输模式传输的多个时隙组成的帧为单位构造该接收信号，以及为该每个传输模式保持该环路增益设定值。
因此根据本发明，即使在传输帧内使用多种调制方式的情况下仍能够搜索与接收器之间的独立差别和传输通道上的时间抖动相对应的最佳环路增益。
附图说明
图1是示出包括利用数字PLL的频率/相位同步电路的普通接收器的部分结构的示意图；
图2是示出利用数字PLL并且在图1的配置中设置的频率/相位同步电路的典型结构的示意图；
图3是先进卫星数字广播系统的帧结构的示意解释图；
图4是示出先进卫星数字广播系统的一帧内的典型传输模式的示意图；
图5是示出作为本发明的一个实施例的频率/相位同步电路的典型结构的框图；
图6是典型环路增益控制处理的流程图解释；
图7是示出应用本发明的实施例的频率/相位同步电路的接收系统的第一实施例的典型结构的框图；
图8是示出应用本发明的实施例的频率/相位同步电路的接收系统的第二实施例的典型结构的框图；
图9是示出应用本发明的实施例的频率/相位同步电路的接收系统的第三实施例的典型结构的框图；以及
图10是示出个人计算机的典型结构的框图。
具体实施方式
现在将参照附图描述本发明的一些优选实施例。
首先解释作为日本下一代卫星数字广播系统提出的先进卫星数字广播系统的帧结构。
图3是先进卫星数字广播系统的帧结构的示意性视图解释。如图所示，一个帧由120个调制时隙构成。在这个例子中，调制时隙的标号为从#1到#120。
每个调制时隙包括针对同步目的的24个码元(图3中表示为“Fsync”、“！Fsync”和“Ssync”)和用于确定信号星座点的32个已知码元(每个在图3中表示为“导频(pilot)”)。
另外，每个调制时隙包括66个传输的数据项，每个数据项由136个码元组成。例如，调制时隙#1中的传输数据项被指示为“数据#1”到“数据#66”，调制时隙#2中的传输数据项显示为“数据#67”到“数据#132”。
另外，在每个调制时隙内，在每两个传输数据项之间插入TMCC信号，该TMCC信号由四个码元组成并且构成关于发送和复用的控制信息。在图3中，标号T表示TMCC信号。
如上文解释构造的先进卫星数字广播系统的每帧总共由1,115,520个码元构成。
先进卫星数字广播系统使得多种调制方式能够在每帧内共存。例如，可以在一个帧内定义多达八种传输模式，每种传输模式允许采取不同的调制方式。使用先进卫星数字广播系统，可以使用由BPSK、QPSK、8PSK、16APSK和32APSK组成的五种调制方式。
图4是示出先进卫星数字广播系统的一个帧内的典型传输模式的示意图。为了简化的目的，仅仅定义了两种传输模式。如图4所示，针对32APSK的传输方式设置的传输模式1分配给调制时隙#1到#40，针对16APSK的传输方式的传输模式2分配给调制时隙#41到#120。
通过对当前帧的两帧之前的TMCC信号进行分析能够识别每个调制时隙的传输模式。接收器由此被布置为获取和保持插入在两帧之前接收的帧的每个调制时隙内的所有TMCC信号。这种布置使得接收器识别接收的每帧内的每个调制时隙的调制方式。应该注意，无论每个调制时隙的传输模式如何，TMCC信号通常都受到π/2相移BPSK调制。
本发明的目的是即使在例如图4所示在每个传输帧中使用多种调制方式的情况下，仍可以搜索最佳环路增益。
图5是示出作为本发明的一个实施例实现的频率/相位同步电路的典型结构的框图。
图5所示的频率/相位同步电路被并入在具有与图1所示相同的结构的接收器的解调电路3中。
图5所示的频率/相位同步电路的结构与普通电路结构的主要不同点如下：对主PLL电路补充具有相同结构的次PLL电路，主PLL电路和次PLL电路中的环路滤波器的环路增益可变，以及另外提供了环路增益控制设置。
主PLL电路31-1和次PLL电路31-2被构造为使用具有相同特性的部件并且拥有相同电路结构。如果为主PLL电路31-1和次PLL电路31-2的每一个中的环路滤波器的环路增益设置相同的值以及如果相同信号输入到这两个电路，则从主PLL电路31-1输出的信号与从次PLL电路31-2输出的信号一致。
如后面进行解释的那样，主PLL电路31-1是实际执行同步检波的电路。次PLL电路31-2可被认为是执行“试验”以确定限定主PLL电路31-1中的环路滤波器的特性的环路增益的电路。
接收信号ri(即第i信号(在第i码元处))输入到主PLL电路31-1的乘法器41-1、次PLL电路31-2的乘法器41-2和乘法器32。接收信号ri包括由上述的2πΔft+θ进行表示的相位误差。
主PLL电路31-1的乘法器41-1将接收信号ri与从数控振荡器44-1提供的相位控制量e-j(2πΔft+θ)进行相乘。通过乘法获得的信号dmain，i输出到相位误差检测器42-1。从乘法器41-1输出的信号与作为从乘法器32输出的相位控制信号的同步检波信号dmain，i相同。
相位误差检测器42-1检测残留在从乘法器41-1输出的信号中的相位误差，并且输出主相位误差检测值emain，i。相位误差检测器42-1按照与图2所示的相位误差检测器22相同的方式执行相位误差检测。对于以后讨论的次PLL电路31-2的相位误差检测器42-2也是如此。
从相位误差检测器42-1输出的主相位误差检测值emain，i进入环路滤波器43-1的乘法器51-1。
环路滤波器43-1是对从相位误差检测器42-1输出的主相位误差检测值emain，i进行滤波的比例积分环路滤波器。经过滤波的值输出到数控振荡器44-1。
更具体地讲，环路滤波器43-1的乘法器51-1根据由环路增益控制部分34设定的环路增益G1main将主相位误差检测值emain，i与G1main进行相乘。通过乘法获得的值输出到乘法器52-1和加法器54-1。
乘法器52-1进一步将从乘法器51-1提供的G1main倍的主相位误差检测值emain，i与G2进行相乘。通过乘法获得的值输出到积分器53-1。
积分器53-1对乘法器52-1的输出进行积分并且将积分结果输出到加法器54-1。
加法器54-1将乘法器51-1的输出与积分器53-1的输出进行相加，并且将相加结果作为滤波结果θmain，i输出到数控振荡器44-1。
数控振荡器44-1基于来自环路滤波器43-1的滤波结果产生相位控制量e-j(2πΔft+θ)，并且将产生的控制量输出到乘法器41-1和32。
乘法器32将接收信号ri与从主PLL电路31-1的数控振荡器44-1提供的相位控制量e-j(2πΔft+θ)进行相乘。通过乘法获得的信号作为同步检波信号dmain，i输出。
其间，包含信号dmain，i、主相位误差检测值emain，i和滤波结果θmain，i的信号作为主PLL中间信号从主PLL电路31-1提供给PLL控制误差比较部分33的主PLL控制误差检测器61。
像输入到主PLL电路31-1的信号那样，次PLL电路31-2对相同的接收信号ri执行相同的处理。
也就是说，次PLL电路31-2的乘法器41-2将接收信号ri与从数控振荡器44-2提供的相位控制量e-j(2πΔft+θ)进行相乘。通过乘法获得的信号dsub，i输出到相位误差检测器42-2。
相位误差检测器42-2检测残留在从乘法器41-2输出的信号中的相位误差，并且由此输出次相位误差检测值esub，i。从相位误差检测器42-2输出的次相位误差检测值esub，i进入环路滤波器43-2的乘法器51-2。
环路滤波器43-2的乘法器51-2根据由环路增益控制部分34设定的环路增益G1sub将次相位误差检测值esub，i与G1sub进行相乘。通过乘法获得的值输出到乘法器52-2和加法器54-2。
例如，针对乘法器51-2设置的环路增益G1sub与针对主PLL电路31-1的乘法器51-1设置的环路增益G1main不同。
乘法器52-2进一步将从乘法器51-2提供的G1sub倍的次相位误差检测值esub，i与G2进行相乘。通过乘法获得的值输出到积分器53-2。主PLL 31-1的乘法器52-1和次PLL电路31-2的乘法器52-2由此通过使用相同环路增益执行加权。环路增益G2是预定固定值。
积分器53-2对乘法器52-2的输出进行积分并且将积分结果输出到加法器54-2。
加法器54-2将乘法器51-2的输出与积分器53-2的输出进行相加，并且将相加的和作为滤波结果θsub，i输出到数控振荡器44-2。
数控振荡器44-2基于环路滤波器43-2的滤波结果产生相位控制量e-j(2πΔft+θ)，并且将产生的控制量输出到乘法器41-2。
其间，包含信号dmain，i、次相位误差检测值esub，i和滤波结果θsub，i的信号作为次PLL中间信号从次PLL电路31-2提供给PLL控制误差比较部分33的次PLL控制误差检测器62。
每次输入接收信号ri时，PLL控制误差比较部分33的主PLL控制误差检测器61接收从主PLL电路31-1提供的主PLL中间信号。例如，主PLL控制误差检测器61计算根据具有预定数目的码元的接收信号ri而获得的主相位误差检测值emain，i的方差值。这样获得的方差值作为控制误差值vmain输出到比较器63。
基于由乘法器41-1执行的乘法的结果(即，基于表示在经历由主PLL电路31-1执行的相位控制的信号中残留的检测到的相位误差的主相位误差检测值emain，i)计算控制误差值vmain。基于这个原因，控制误差值vmain表示由主PLL电路31-1执行的相位控制的误差。
每次输入接收信号ri时，次PLL控制误差检测器62接收从次PLL电路31-2提供的次PLL中间信号。例如，次PLL控制误差检测器62计算根据具有预定数目的码元的接收信号ri获得的次相位误差检测值esub，i的方差值。这样获得的方差值作为控制误差值vsub输出到比较器63。
基于由乘法器41-2执行的乘法的结果(即，基于表示在经历由次PLL电路31-2执行的相位控制的信号中残留的检测到的相位误差的次相位误差检测值esub，i)计算控制误差值vsub。基于这个原因，控制误差值vsub表示由次PLL电路31-2执行的相位控制的误差。
比较器63将从主PLL控制误差检测器61提供的控制误差值vmain的大小与从次PLL控制误差检测器62提供的控制误差值vsub的大小进行比较。响应于从定时器64提供的比较结果输出通知，比较的结果输出到环路增益控制部分34。
如上所述，主PLL电路31-1的环路滤波器43-1和次PLL电路31-2的环路滤波器43-2使用不同的环路增益G1main和G1sub。由此得出结论，在由主PLL控制误差检测器61计算的控制误差值vmain和由次PLL控制误差检测器62计算的控制误差值vsub中出现反映环路增益G1main与G1sub之间的差异的差别。
上述段落讨论了基于主相位误差检测值emain，i和次相位误差检测值esub，i计算控制误差值vmain和vsub的例子。或者，可以基于信号dmain，i、基于滤波结果θmain，i和信号dsub，i、或者基于滤波结果θsub，i计算控制误差值vmain和vsub。
当接收到从环路增益控制部分34提供的初始化标志时，定时器64开始计数时间。当预定计数时间过去时，定时器64将比较完成通知输出到环路增益控制部分34。在定时器64上预设计算控制误差值所需的时间，并且由定时器64计数预设时间。在向环路增益控制部分34输出比较完成通知时，定时器64还同时向比较器63输出比较结果输出通知。
环路增益控制部分34的内部设置有增益控制定序器72。环路增益控制部分34在监视主PLL电路31-1和次PLL电路31-2的操作状态的同时搜索最佳环路增益，并且为它们各自的环路滤波器设定检测的最佳环路增益。
例如，如果由主PLL控制误差检测器61计算的控制误差值vmain大于由次PLL控制误差检测器62计算的控制误差值vsub，则环路增益控制部分34对主PLL电路31-1的环路滤波器43-1设置与环路增益G1sub相同的值，替代先前设定的环路增益G1main。
控制误差值vmain大于控制误差值vsub意味着通过设定对次PLL电路31-2的环路滤波器43-2设置的环路增益G1sub，能够在较少误差的情况下执行同步获取。因此，在这种情况下，主PLL电路31-1的环路滤波器43-1的环路增益G1main由环路增益G1sub所替代。
如果由次PLL控制误差检测器62计算的控制误差值vsub大于由主PLL控制误差检测器61计算的控制误差值vmain，则环路增益控制部分34的增益控制定序器72针对主PLL电路31-1的环路滤波器43-1保持环路增益G1main不变。
如上所述控制误差值vsub大于控制误差值vmain意味着：与利用环路增益G1sub相比，使用未变的环路增益G1main使得能够在较少误差情况下执行同步获取。因此在这种情况下，主PLL电路31-1的环路滤波器43-1的环路增益G1main将不会由环路增益G1sub替代。
如所述，在确定是否替代环路增益G1main以后，环路滤波器43-2的环路增益G1sub发生变化。然后，在控制误差值vsub与控制误差值vmain之间执行另一个大小方面的比较以确定是否替代环路增益G1main。以这种方式继续搜索最佳环路增益。
当环路增益G1sub要进行改变时，增益控制定序器72使用公式G1sub＝G1sub+α设定环路增益G1sub，其中，α代表对设定的G1进行量化的最小步幅。在这种情况下，如果设定的G1sub超过最大可容许值G1max，则环路增益控制部分34输出搜索完成信号。
环路增益控制部分34使得内部设置的特定传输模式增益选择部分71为选择性环路增益输出涉及的每种传输模式保持环路增益G1main。基于这个原因，特定传输模式增益选择部分71拥有数目与涉及的传输模式的最大数目N(例如，N＝8)相同的寄存器，每个寄存器用于为讨论的传输模式保持最佳环路增益。假设这些寄存器给出输出值G1main0、G1main1、......、G1mainN-1。
通过从纠错解码器91提供的TMCC识别接收信号ri的传输模式、对每种传输模式采用的调制方式以及分配给讨论的传输模式的调制时隙。
传输模式编号产生器92基于接收的码元计数值从输入帧开始标志开始对接收的码元进行计数，识别当前接收的码元属于哪个调制时隙。另外，基于从TMCC信号获取并且表示分配给每种调制模式的调制时隙的信息，传输模式编号产生器92确定识别当前接收的码元的传输模式的编号TM(TM称作传输模式编号)并且将传输模式编号TM输出到环路增益控制部分34。
例如，如果当前接收的传输方案具有在内部进行复用的“n”个传输模式，则传输模式编号TM是0、1、......、n-1。
增益控制定序器72保持关于其执行最佳环路增益的搜索的传输模式编号TMtarget。仅仅在针对TM＝TMtarget的码元的接收期间，增益控制定序器72允许PLL控制误差比较器33和特定传输模式增益选择部分71进行操作。增益控制定序器72将在针对TM＝TMtarget的码元接收期间变成高电平的更新EN(使能)信号输出到PLL控制误差比较部分33和特定传输模式增益选择部分71。
当更新EN信号为高电平时，PLL控制误差比较部分33执行上述的处理。在环路增益G1main要由环路增益G1sub进行替代并且同时更新EN信号为高电平的情况下，特定传输模式增益选择部分71内部的更新标志产生部分向与当前有效的传输模式编号TM对应的环路增益寄存器输出写标志。
当图5所示的频率/相位同步电路启动时，关于其执行最佳环路增益的搜索的传输模式编号被初始化(TMtarget＝0)。然后，主PLL电路31-1和次PLL电路31-2的环路增益被初始化。
在主PLL电路31-1和次PLL电路31-2的环路增益被初始化以后，环路增益控制部分34向PLL控制误差比较部分33输出初始化标志。
当从环路增益控制部分34接收到初始化标志时，PLL控制误差比较部分33对控制误差值比较的当前有效结果以及定时器64进行复位。然后，如上所述，PLL控制误差比较部分33计算控制误差值vmain，i和vsub，io比较器63开始比较这些控制误差值的大小。
当进行复位时，PLL控制误差比较部分33的定时器64开始计数时间。当计算控制误差值所需的计数时间到达时，定时器64向环路增益控制部分34输出比较完成通知。与此同时，定时器64向比较器63输出比较结果输出命令。这反过来使得比较器63向环路增益控制部分34输出控制误差比较的结果。
给定控制误差比较结果，环路增益控制部分34相应地控制要提供给环路滤波器43-1和43-2的环路增益。此刻，如上所述，如果环路增益G1main要被环路增益G1sub替代，则增益控制定序器72向特定传输模式增益选择部分71提供环路增益G1sub。
特定传输模式增益选择部分71通过使用从增益控制定序器72输入的值更新保持在环路增益寄存器G1main[TM](即，多个内部寄存器中与传输模式编号TM对应的内部寄存器)中的值。
另外，特定传输模式增益选择部分71从G1main0、G1main1、......、G1mainN-1中选择与从传输模式编号产生器92提供的传输模式编号TM对应的环路增益，并且输出选择的环路增益作为环路滤波器43-1的环路增益。
如果在从PLL控制误差比较部分33接收到比较完成通知之前从增益控制定序器72输出搜索完成信号，则执行检查以查看TMtarget值是否等于n-1，以确定针对所有传输模式的最佳增益的搜索是否完成。如果TMtarget值不等于n-1，则TMtarget值增加1，从而为下一个传输模式执行最佳增益的搜索。与此同时，主PLL电路31-1和次PLL电路31-2的环路增益被再次初始化。
通过上述方式，关于TMtarget值0到n-1的每一个执行最佳环路增益的搜索。这使得可以为基于不同调制方式涉及的每种传输模式设定最佳环路增益。
或者，如果在从PLL控制误差比较部分33接收到比较完成通知之前从增益控制定序器72输出搜索完成信号，以及如果TMtarget等于n-1，则TMtarget可以复位到0。也就是说，在关于TMtarget值0到n-1的每一个执行最佳环路增益的搜索以后，可以关于TMtarget值0到n-1的每一个再次启动针对最佳环路增益的另一个检索。
通过这种方式，即使在涉及的传输信道的传输特性中存在时间抖动的情况下，仍能够连续地执行最佳环路增益的搜索以及无中断地使用检测的环路增益。
在下文中参照图6的流程图解释由图5所示的频率/相位同步电路执行的典型的环路增益控制处理。
在步骤S11中，增益控制定序器72将变量TMtarget初始化成0。
在步骤S12中，增益控制定序器72对特定传输模式增益选择部分71内的与变量TMtarget对应的那个环路增益寄存器进行初始化。在这个例子中，讨论的环路增益寄存器的设置由G1main_new进行表示，它的初始值由G1init进行表示。设置G1main_new用作环路滤波器43-1的环路增益G1main。
另外，在步骤S12中，增益控制定序器72对环路滤波器43-2的环路增益G1sub进行初始化。环路增益G1sub的初始值是最小环路增益(即G1min)。设置G1sub用作环路滤波器43-2的环路增益G1sub。
在环路增益初始化以后到达步骤S13。在步骤S13中，环路增益控制部分34向PLL控制误差比较部分33输出初始化标志。
当接收到初始化标志时，PLL控制误差比较部分33对到目前为止执行的控制误差比较的结果以及内部定时器上的计数值进行复位。
另外，PLL控制误差比较部分33的主PLL控制误差检测器61基于从主PLL电路31-1输出的主PLL中间信号计算控制误差值vmain。次PLL控制误差检测器62基于从次PLL电路31-2输出的次PLL中间信号计算控制误差值vsub。
在进行复位以后，定时器64开始计数时间。当经过计算控制误差值vmain和vsub所需的预定计数时间时，定时器64向环路增益控制部分34输出比较完成通知。与此同时，定时器64向比较器63输出比较结果输出命令。响应于比较结果输出命令，比较器63向环路增益控制部分34输出控制误差值vmain与vsub之间的大小的比较结果。
在步骤S14中，增益控制定序器72确定是否检测到从定时器64输出的比较完成通知。如果确定还没有检测到比较完成通知，则控制进入步骤S20。
在步骤S20中，确定是否输出了搜索完成信号。如果确定还没有输出搜索完成信号，则控制进入步骤S21。在步骤S21中，在等待状态下按照预定时间段的间隔轮询来自定时器64的比较完成通知。然后，控制返回到步骤S14。
如果在步骤S14中确定检测到比较完成通知，则控制进入步骤S15。
在步骤S15中，增益控制定序器72基于从比较器63提供的比较结果确定是否vmain＞vsub。
如果在步骤S15中确定vmain＞vsub，则到达步骤S16。在步骤S16中，增益控制定序器72采用当前作为环路滤波器43-2的环路增益而设定的G1sub来替代环路增益G1main_new。此刻，增益控制定序器72向特定传输模式增益选择部分71内的更新标志产生部分输出预定信号。接下来，更新标志产生部分输出用于向与当前有效的传输模式编号TM对应的环路增益寄存器进行写入的标志。
如果在步骤S15中确定vmain≤vsub，而不是vmain＞vsub，则跳过步骤S16。
在步骤S17中，增益控制定序器72设定G1sub+α并且用它更新环路增益G1sub，其中，α表示与进行量化的环路增益G1(G1main或G1sub)的最小步幅对应的增益的量。
在步骤S18中，增益控制定序器72确定在步骤S17中更新的环路增益G1sub是否超过最大可容许值G1max。
如果在步骤S18中确定环路增益G1sub超过最大值G1max，则控制进入步骤S19。在步骤S19中，增益控制定序器72输出搜索完成信号。
如果在步骤S18中确定环路增益G1sub没有超过最大值G1max，则跳过步骤S19。
如果在步骤S18中确定环路增益G1sub没有超过最大值G1max或者在步骤S19完成以后，控制返回到步骤S13。
在步骤S19中输出搜索完成信号以后，在步骤S20中确认信号输出。然后，控制返回到步骤S22。
在步骤S22中，增益控制定序器72确定变量TMtarget是否等于n-1。如果确定变量TMtarget不等于n-1，则控制进入步骤S23。在步骤S23中，增益控制定序器72将变量TMtarget增加1。控制然后返回到步骤S12。即，在这里针对下一个传输模式编号的最佳环路增益执行另一个搜索。
如果在步骤S22中确定变量TMtarget等于n-1，则控制返回步骤S11。即，在针对所有传输模式编号搜索最佳环路增益以后，开始针对TMtarget值0到n-1的每一个的最佳环路增益执行第二搜索。在第二搜索和接下来的搜索中，不需要在步骤S12中初始化G1main_new。
或者，如果在步骤S22中确定变量TMtarget等于n-1，则环路增益控制处理可以终止。
按照上述的方式执行环路增益控制处理。因此，根据本发明，即使当在传输帧中使用多种调制方式的情况下，仍可以搜索与接收器之间的个体差异以及传输通道上的时间抖动保持相对应的最佳环路增益。
在上述段落中解释了搜索最佳环路增益作为用于与频率/相位同步电路中的检测的相位误差执行直接乘法的环路增益G1的例子。或者，可以搜索用于对使用环路增益G1相乘所得的相位误差执行的乘法中使用的环路增益G2。
作为另一种替代，可以搜索环路增益G1和环路增益G2。
图7是示出应用本发明的实施例的频率/相位同步电路的接收系统的第一实施例的典型结构的框图。
图7的接收系统由获取部分101、传输通道解码处理部分102和信源解码处理部分103构成。
获取部分101经由未示出的例如陆地数字广播、卫星数字广播、CATV网络和互联网的传输通道获取信号，并且将获取的信号发送至传输通道解码处理部分102。
给定获取部分101经由传输通道获取的信号，传输通道解码处理部分102对接收的信号执行包括同步检波和纠错的传输通道解码处理，并且将解码处理所得的信号传输到信源解码处理部分103。也就是说，传输通道解码处理部分102包括执行上述的同步检波的图5所示的频率/相位同步电路的结构。
信源解码处理部分103对经历传输通道解码处理的信号执行信源解码处理，该信源解码处理包括把压缩信息扩展返回到原始信息(由此获取发送对象数据)的处理。
也就是说，由获取部分101经由传输通道获取的信号可以经历压缩编码，由此对原始信息进行压缩以降低例如视频和音频数据的数据量。在这种情况下，信源解码处理部分103对经历传输通道解码处理的信号执行信源解码处理，该信源解码处理包括将压缩信息扩展返回到原始信息的处理。
如果由获取部分101经由传输通道获取的信号没有经历压缩编码，则信源解码处理部分103没有执行将压缩信息扩展返回到原始信息的处理。例如，扩展处理包括MPEG解码。除了扩展处理以外，信源解码处理还可以包括解扰处理。
例如，图7的接收系统可以应用到用于接收数字TV广播的TV调谐器。可以采取独立装置(硬件(例如，IC(集成电路))或软件模块)的形式分别实现获取部分101、传输通道解码处理部分102、及信源解码处理部分103。
或者，获取部分101、传输通道解码处理部分102和信源解码处理部分103可以总的实现为一个独立装置。作为另一种替代，获取部分101和传输通道解码处理部分102可以组合实现为一个独立装置。作为另一种替代，传输通道解码处理部分102和信源解码处理部分103可以组合实现为独立装置。
图8是示出应用本发明的实施例的频率/相位同步电路的接收系统的第二实施例的典型结构的框图。
图8中的部件之中的与图7所示的相应部件对应的那些部件由相同标号进行指示，并且可以恰当省去它们的解释。
图8中的接收系统的结构与图7中的它的相应系统的结构的共同点在于：设置了获取部分101、传输通道解码处理部分102和信源解码处理部分103。另一方面，图8的结构与图7的结构的不同点在于：另外设置了输出部分111。
输出部分111通常由用于显示图像的显示装置和用于输出声音的扬声器构成。这样，输出部分111输出从由信源解码处理部分103输出的信号得到的图像和声音。简而言之，输出部分111是输出图像和/或声音的部件。
例如，图8的接收系统可以应用于用于接收数字TV广播的电视机和用于接收无线电广播的无线电接收机。
如果由获取部分101获取的信号没有经历压缩编码，则从传输通道解码处理部分102输出的信号直接提供给输出部分111。
图9是示出应用本发明的实施例的频率/相位同步电路的接收系统的第三实施例的典型结构的框图。
图9中的部件之中的与图7所示的相应部件对应的那些部件由相同标号进行指示，并且可以恰当省去它们的解释。
图9中的接收系统的结构与图7中的它的相应系统的结构的共同点在于：设置了获取部分101和传输通道解码处理部分102。另一方面，图9的结构与图7的结构的不同点在于：没有设置信源解码处理部分103并且此外设置了记录部分121。
记录部分121将从传输通道解码处理部分102输出的信号(例如，MPEG格式的TS包)记录(存储)到记录(存储)介质，例如，光盘、硬盘(磁盘)和闪存。
例如，图9的上述接收系统可以应用到用于记录TV广播的记录器。
作为另一个例子，图9的接收系统可以设置有信源解码处理部分103。在这种情况下，记录部分121可以记录经历由信源解码处理部分103执行的信源解码处理的信号，即通过解码处理获取的图像和声音。
上述的一系列处理可以通过硬件或软件进行执行。在执行基于软件的处理的情况下，构成软件的程序可以预先包含在使用的计算机的专用硬件内，或者当使用时经由网络或者从适当记录介质安装到例如图10所示的能够基于安装的程序执行各种功能的个人计算机700的通用个人计算机等设备。
在图10中，CPU(中央处理单元)701根据存储在ROM(只读存储器)702中的程序或者根据从存储装置708加载到RAM(随机访问存储器)703的程序执行各种处理。RAM 703还可以容纳CPU701执行各种处理时所需的数据和其它资源。
CPU 701、ROM 702和RAM 703经由总线704进行互连。输入/输出接口705还连接到总线704。
输入/输出接口705与输入装置706、输出装置707、存储装置708和通信装置709连接。输入装置706通常由键盘和鼠标组成。输出装置707通常由例如LCD(液晶显示器)的显示单元和扬声器构成。存储装置708通常由硬盘形成。通信装置709通常设置有调制解调器和例如LAN卡的网络接口。通信装置709经由包括互联网的网络执行通信。
根据需要驱动器710还可以连接到输入/输出接口705。一个可移动介质711(例如，磁盘、光盘、磁光盘或半导体存储器)可以加载到驱动器710中。计算机程序可以从加载的可移动介质进行获取并且根据需要安装到存储装置708中。
在由软件执行上述一系列处理的情况下，组成软件的程序可以经由包括互联网的网络或者从例如可移动介质711的记录介质进行安装。
如图10所示，不仅可以通过可移动介质711(例如，磁盘(包括软盘(注册商标))、光盘(包括CD-ROM(紧凑盘只读存储器)和DVD(数字多功能盘))、磁光盘(包括MD(迷你盘；注册商标))、或半导体存储器)，还可以通过诸如ROM 702的记录介质或包含在存储装置708中的硬盘构成能够与计算机分开地提供给用户并且容纳程序的记录介质。当提供给用户时，存储有程序的后者记录介质预先安装在计算机内。
在这个说明书中，上述的一系列处理不仅包括以所示顺序(即，基于时序)执行的处理，还包括可以并行或独立进行而不需要按照时序执行的处理。
本领域技术人员应该明白，可以根据设计要求和其它因素想到各种变型、组合、次组合和替代，只要它们位于权利要求及其等同物的范围内即可。
本申请包含与在于2010年9月29日提交到日本专利局的日本优先权专利申请JP 2010-219644中公开的主题相关的主题，该日本优先权专利申请的全部内容以引用方式并入这里。

Claims (11)

1.一种同步电路，包括：
第一锁相环电路，被构造为基于输入的接收信号来输出表示所述接收信号的相位控制量的第一相位控制信号；
第二锁相环电路，被构造为被输入与输入到所述第一锁相环电路的所述接收信号相同的信号，输出表示所述接收信号的相位控制量的第二相位控制信号；
第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位，输出相位控制后的信号；
第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位，输出相位控制后的信号；
第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一锁相环电路中的相位控制误差；
第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二锁相环电路中的相位控制误差；
控制电路，被构造为使得如果由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差大于由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二锁相环电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一锁相环电路内的第一环路滤波器的环路增益；以及
保持部分，被构造为保持作为包括在所述第一锁相环电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值；
其中，以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及
所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
2.根据权利要求1的同步电路，还包括：
比较部分，被构造为将由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差的大小与由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差的大小进行比较；以及
环路增益搜索部分，被构造为使得在与指定的传输模式的所述时隙对应的接收信号的输入期间，每次当由所述比较部分执行比较时，所述环路增益搜索部分通过将包括在所述第二锁相环电路中的所述第二环路滤波器的环路增益值改变预定量来搜索针对所述传输模式的最佳环路增益设定值；
其中，如果所述第二环路滤波器的环路增益值由所述环路增益搜索部分改变预定次数，则所述保持部分保持作为所述第一环路滤波器的环路增益而设定的值作为针对所述传输模式的最佳环路增益设定值。
3.根据权利要求2的同步电路，还包括传输模式编号识别部分，被构造为基于通过解码所述接收信号获得的控制信息来识别作为识别所述接收信号中的所述时隙的每一个的传输模式的信息的传输模式编号；
其中，如果识别的传输模式编号与所述指定的传输模式对应，则所述环路增益搜索部分搜索所述最佳环路增益设定值，以及
所述保持部分保持所述最佳环路增益设定值与由所述传输模式编号识别部分识别的传输模式编号相对应。
4.根据权利要求1的同步电路，其中，所述第一锁相环电路包括：
第一检测电路，被构造为检测残留在相位控制后的信号中的相位误差，
所述第一环路滤波器，被构造为对由所述第一检测电路检测的相位误差执行滤波处理，
第一振荡电路，被构造为根据由所述第一环路滤波器执行的滤波处理的结果而输出所述第一相位控制信号，以及
第一输出电路，被构造为基于从所述第一振荡电路输出的所述第一相位控制信号来控制所述接收信号的相位，所述第一输出电路还将相位控制后的信号作为相位误差的检测对象的信号输出到所述第一检测电路，以及
所述第二锁相环电路包括：
第二检测电路，被构造为检测残留在相位控制后的信号中的相位误差，
所述第二环路滤波器，被构造为对由所述第二检测电路检测的相位误差执行滤波处理，
第二振荡电路，被构造为根据由所述第二环路滤波器执行的滤波处理的结果而输出所述第二相位控制信号，以及
所述第二输出电路，被构造为基于从所述第二振荡电路输出的所述第二相位控制信号来控制所述接收信号的相位，所述第二输出电路还将相位控制后的信号作为相位误差的检测对象的信号输出到所述第二检测电路。
5.根据权利要求4的同步电路，其中，所述第一环路滤波器包括：
第一乘法电路，被构造为将由所述第一检测电路检测的相位误差与第一环路增益进行相乘，
第二乘法电路，被构造为将由所述第一乘法电路进行乘法后的相位误差与第二环路增益进行相乘，以及
第一加法电路，被构造为将由所述第一乘法电路进行乘法后的相位误差与对由所述第二乘法电路进行乘法后的相位误差进行积分的结果进行相加，所述第一加法电路还向所述第一振荡电路输出加法的和，以及
所述第二环路滤波器包括：
第三乘法电路，被构造为将由所述第二检测电路检测的相位误差与第三环路增益进行相乘，
第四乘法电路，被构造为将由所述第三乘法电路进行乘法后的相位误差与第四环路增益进行相乘，以及
第二加法电路，被构造为将由所述第三乘法电路进行乘法后的相位误差与对由所述第四乘法电路进行乘法后的相位误差进行积分的结果进行相加，所述第二加法电路还向所述第二振荡电路输出加法的和。
6.根据权利要求5的同步电路，其中，所述控制电路为所述第一环路增益和所述第三环路增益的每一个设定不同的值。
7.一种同步方法，包括：
第一锁相环电路基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；
第二锁相环电路输入与输入到所述第一锁相环电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；
第一输出电路基于所述第一相位控制信号控制所述接收信号的相位，输出相位控制后的信号；
第二输出电路基于所述第二相位控制信号控制所述接收信号的相位，输出相位控制后的信号；
第一检测电路基于从所述第一输出电路输出的相位控制后的信号检测所述第一锁相环电路中的相位控制误差；
第二检测电路基于从所述第二输出电路输出的相位控制后的信号检测所述第二锁相环电路中的相位控制误差；
如果由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差大于由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差，则设定与包括在所述第二锁相环电路中的第二环路滤波器的环路增益相同的值作为包括在所述第一锁相环电路中的第一环路滤波器的环路增益；以及
保持作为包括在所述第一锁相环电路中的所述第一环路滤波器的环路增益而设定的环路增益设定值；
其中，以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及
为所述传输模式的每一个保持所述环路增益设定值。
8.一种接收系统，包括：
获取部分，被构造为获取经由传输通道发送的信号；以及
传输通道解码处理部分，被构造为对由所述获取部分获取的信号执行包括同步检波处理的处理；
其中，所述传输通道解码处理部分包括：
第一锁相环电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；
第二锁相环电路，被构造为输入与输入到所述第一锁相环电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；
第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位以输出相位控制后的信号；
第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位以输出相位控制后的信号；
第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一锁相环电路中的相位控制误差；
第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二锁相环电路中的相位控制误差；
控制电路，被构造为使得如果由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差大于由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二锁相环电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一锁相环电路内的第一环路滤波器的环路增益；以及
保持部分，被构造为保持作为包括在所述第一锁相环电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值，
以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及
所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
9.一种接收系统，包括：
传输通道解码处理部分，被构造为对经由传输通道获取的信号执行包括同步检波处理的处理；以及
信源解码处理部分，被构造为将经过由所述传输通道解码处理部分执行的处理后的信号解码成发送对象数据；
其中，所述传输通道解码处理部分包括：
第一锁相环电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；
第二锁相环电路，被构造为输入与输入到所述第一锁相环电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；
第一输出电路，被构造为基于所述第一相位控制信号来控制所述接收信号的相位，从而输出相位控制后的信号；
第二输出电路，被构造为基于所述第二相位控制信号来控制所述接收信号的相位，从而输出相位控制后的信号；
第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一锁相环电路中的相位控制误差；
第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二锁相环电路中的相位控制误差；
控制电路，被构造为使得如果由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差大于由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二锁相环电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一锁相环电路内的第一环路滤波器的环路增益；以及
保持部分，被构造为保持作为包括在所述第一锁相环电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值，
以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及
所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
10.一种接收系统，包括：
传输通道解码处理部分，被构造为对经由传输通道获取的信号执行包括同步检波处理的处理；以及
输出部分，被构造为基于经过由所述传输通道解码处理部分执行的处理后的信号而输出图像或声音；
其中，所述传输通道解码处理部分包括：
第一锁相环电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；
第二锁相环电路，被构造为输入与输入到所述第一锁相环电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；
第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；
第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；
第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一锁相环电路中的相位控制误差；
第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二锁相环电路中的相位控制误差；
控制电路，被构造为使得如果由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差大于由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二锁相环电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一锁相环电路内的第一环路滤波器的环路增益；以及
保持部分，被构造为保持作为包括在所述第一锁相环电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值，
以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及
所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
11.一种接收系统，包括：
传输通道解码处理部分，被构造为对经由传输通道获取的信号执行包括同步检波处理的处理；以及
记录部分，被构造为记录经过由所述传输通道解码处理部分执行的处理后的信号；
其中，所述传输通道解码处理部分包括：
第一锁相环电路，被构造为基于输入的接收信号而输出表示所述接收信号的相位控制量的第一相位控制信号；
第二锁相环电路，被构造为输入与输入到所述第一锁相环电路的所述接收信号相同的信号，从而输出表示所述接收信号的相位控制量的第二相位控制信号；
第一输出电路，被构造为基于所述第一相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；
第二输出电路，被构造为基于所述第二相位控制信号控制所述接收信号的相位，以输出相位控制后的信号；
第一检测电路，被构造为基于从所述第一输出电路输出的相位控制后的信号检测所述第一锁相环电路中的相位控制误差；
第二检测电路，被构造为基于从所述第二输出电路输出的相位控制后的信号检测所述第二锁相环电路中的相位控制误差；
控制电路，被构造为使得如果由所述第一检测电路在所述第一锁相环电路中检测的相位控制误差大于由所述第二检测电路在所述第二锁相环电路中检测的相位控制误差，则所述控制电路设定与包括在所述第二锁相环电路内的第二环路滤波器的环路增益相同的值作为包括在所述第一锁相环电路内的第一环路滤波器的环路增益；以及
保持部分，被构造为保持作为包括在所述第一锁相环电路内的所述第一环路滤波器的环路增益而设定的环路增益设定值，
以帧为单位构造所述接收信号，所述帧由多个时隙组成，所述多个时隙按照与不同调制方式对应的多个传输模式传输，以及
所述保持部分针对所述传输模式的每一个保持所述环路增益设定值。
CN201110282602.7A 2010-09-29 2011-09-22 同步电路、同步方法和接收系统 Expired - Fee Related CN102437908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010219644A JP5621476B2 (ja) 2010-09-29 2010-09-29 同期回路、同期方法、および受信システム
JP2010-219644 2010-09-29

Publications (2)

Publication Number Publication Date
CN102437908A true CN102437908A (zh) 2012-05-02
CN102437908B CN102437908B (zh) 2016-06-08

Family

ID=44772809

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110282602.7A Expired - Fee Related CN102437908B (zh) 2010-09-29 2011-09-22 同步电路、同步方法和接收系统

Country Status (5)

Country Link
US (1) US8675800B2 (zh)
EP (1) EP2437449A3 (zh)
JP (1) JP5621476B2 (zh)
CN (1) CN102437908B (zh)
RU (1) RU2506626C2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103916717A (zh) * 2013-01-06 2014-07-09 晨星软件研发(深圳)有限公司 解码方法及多媒体播放系统
US9673935B2 (en) 2012-12-26 2017-06-06 Mstar Semiconductor, Inc. Decoding method and multimedia playing system
CN107896106A (zh) * 2016-10-03 2018-04-10 亚德诺半导体集团 调节数字锁相回路的相位

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359568B2 (ja) * 2009-06-01 2013-12-04 ソニー株式会社 同期回路、同期方法、および受信システム
RU2562965C1 (ru) * 2014-08-05 2015-09-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Нижегородский государственный технический университет им. Р.Е. Алексеева", НГТУ Способ передачи данных по оптическому каналу связи и устройство для его реализации
US9893916B2 (en) * 2016-07-01 2018-02-13 Texas Instruments Incorporated Methods and apparatus for performing a high speed phase demodulation scheme using a low bandwidth phase-lock loop
JP2018019189A (ja) * 2016-07-26 2018-02-01 ソニーセミコンダクタソリューションズ株式会社 受信装置および方法、並びに復調装置
US11815550B2 (en) * 2020-08-06 2023-11-14 Rohde & Schwarz Gmbh & Co. Kg Signal processing apparatus and method for mixing a high frequency signal
US11374578B2 (en) 2020-11-06 2022-06-28 Movellus Circuits Inc. Zero-offset phase detector apparatus and method
US11165432B1 (en) 2020-11-06 2021-11-02 Movellus Circuits, Inc. Glitch-free digital controlled delay line apparatus and method
US10972106B1 (en) * 2020-11-06 2021-04-06 Movellus Circuits, Inc. Phase and delay compensation circuit and method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231724A1 (en) * 2002-06-14 2003-12-18 Hiroji Akahori Receiver and circuit for generating a frequency control signal and method of generating a frequency control signal
CN1989751A (zh) * 2004-07-15 2007-06-27 汤姆森特许公司 改进的载波恢复的系统和方法
CN101588176A (zh) * 2009-06-18 2009-11-25 广州润芯信息技术有限公司 具有环路增益校正功能的锁相环频率综合器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1840005A1 (ru) * 1985-05-27 2006-07-20 Воронежский научно-исследовательский институт связи Устройство для демодуляции шумоподобного сигнала
US6330291B1 (en) * 1996-03-29 2001-12-11 Qualcomm Inc. Frequency tracking for communication signals using M-ary orthogonal walsh modulation
US6064869A (en) * 1998-03-02 2000-05-16 Motorola, Inc. Suppression of noise between phase lock loops in a selective call receiver and method therefor
US6480528B1 (en) * 1999-06-11 2002-11-12 Qualcomm Incorporated Automatic gain control for improved decoding of multi-carrier signal
JP4094851B2 (ja) * 2000-01-17 2008-06-04 富士通株式会社 Ｐｌｌ回路
JP4529225B2 (ja) * 2000-04-04 2010-08-25 株式会社デンソー 位相同期発振装置
US20040066737A1 (en) * 2001-05-30 2004-04-08 Takuya Sakaishi Automatic frequency control device and automatic frequency control method
US6931243B2 (en) * 2001-12-21 2005-08-16 Texas Instruments Incorporated Fully integrated low noise multi-loop synthesizer with fine frequency resolution for HDD read channel and RF wireless local oscillator applications
GB0220616D0 (en) * 2002-09-05 2002-10-16 Koninkl Philips Electronics Nv Improvements relating to phase-lock loops
US7680224B2 (en) * 2004-08-27 2010-03-16 Silicon Laboratories Inc. Apparatus and method for automatic frequency correction for a receiver system
JP4463153B2 (ja) * 2005-05-25 2010-05-12 日本電気通信システム株式会社 回路
RU2305909C2 (ru) * 2005-10-13 2007-09-10 Федеральное государственное унитарное предприятие "Научно-исследовательский институт систем связи и управления" ФГУП "НИИССУ" Способ фазовой автоподстройки частоты гетеродина в когерентном следящем приемнике шумоподобного сигнала
US7672405B2 (en) * 2006-05-31 2010-03-02 Via Technologies, Inc. Method for controlling the signal gain of a multiband orthogonal frequency division multiplexing (MB-OFDM) baseband receiver
JP4229180B2 (ja) * 2006-12-08 2009-02-25 ソニー株式会社 受信装置、制御方法、及びプログラム
JP2009026426A (ja) 2007-07-23 2009-02-05 Sony Corp Ｐｌｌ回路、記録装置及びクロック信号生成方法
JPWO2009142027A1 (ja) * 2008-05-22 2011-09-29 パナソニック株式会社 搬送波再生装置及び方法、並びに復調装置
JP5009948B2 (ja) 2009-03-13 2012-08-29 株式会社オプティム タイムゾーン通知システム
JP5359568B2 (ja) * 2009-06-01 2013-12-04 ソニー株式会社 同期回路、同期方法、および受信システム
US8461885B2 (en) * 2011-06-08 2013-06-11 Analog Devices, Inc. Hybrid digital-analog phase locked loops
RU183634U1 (ru) * 2018-05-16 2018-09-28 Федеральное государственное бюджетное образовательное учреждение высшего образования "Уфимский государственный нефтяной технический университет" Турбинный дисковый смеситель

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030231724A1 (en) * 2002-06-14 2003-12-18 Hiroji Akahori Receiver and circuit for generating a frequency control signal and method of generating a frequency control signal
CN1989751A (zh) * 2004-07-15 2007-06-27 汤姆森特许公司 改进的载波恢复的系统和方法
CN101588176A (zh) * 2009-06-18 2009-11-25 广州润芯信息技术有限公司 具有环路增益校正功能的锁相环频率综合器

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9673935B2 (en) 2012-12-26 2017-06-06 Mstar Semiconductor, Inc. Decoding method and multimedia playing system
CN103916717A (zh) * 2013-01-06 2014-07-09 晨星软件研发(深圳)有限公司 解码方法及多媒体播放系统
CN103916717B (zh) * 2013-01-06 2017-04-19 晨星软件研发(深圳)有限公司 解码方法及多媒体播放系统
CN107896106A (zh) * 2016-10-03 2018-04-10 亚德诺半导体集团 调节数字锁相回路的相位

Also Published As

Publication number Publication date
RU2506626C2 (ru) 2014-02-10
EP2437449A2 (en) 2012-04-04
CN102437908B (zh) 2016-06-08
JP5621476B2 (ja) 2014-11-12
EP2437449A3 (en) 2016-09-28
US20120076252A1 (en) 2012-03-29
US8675800B2 (en) 2014-03-18
RU2011138934A (ru) 2013-03-27
JP2012075028A (ja) 2012-04-12

Similar Documents

Publication Publication Date Title
CN102437908A (zh) 同步电路、同步方法和接收系统
EP2264903B1 (en) Synchronization circuit, synchronization method, and reception system
CN101300746A (zh) 无线网络中传输功率控制频率选择的设备及方法
CN102098466B (zh) 接收装置、接收方法、接收程序和接收系统
CN101909175B (zh) 接收装置、接收方法和接收系统
CN101964771A (zh) 接收设备、接收方法、程序和接收系统
CN101998080B (zh) 接收设备和接收方法
CN102163983A (zh) 接收设备、信息处理方法和程序
US20080136510A1 (en) Reception Device, Control Method, and Program
US7221715B2 (en) Timing recovery device
JP2010124066A (ja) 受信装置、受信方法、ｏｆｄｍ復調装置、プログラム、および、コンピュータ読み取り可能な記録媒体
US20090197553A1 (en) Method and Apparatus for Determining Frequency Offset in a Receiver
US9049081B2 (en) Receiver
US8132067B2 (en) OFDM receiving apparatus and OFDM receiving method
CN101262573A (zh) 接收设备、控制该设备的方法和用于实现该方法的程序
US20040062335A1 (en) Frequency error correction in a communication system
JP4162592B2 (ja) チャネルのダイバーシティを用いて多重搬送波信号を受信するための方法、並びに、それに関連する受信装置及びシステム
CN104144307A (zh) 具有自动增益控制冻结能力的接收器
JP2001345869A (ja) キャリア再生回路とデジタル信号受信装置
US8634486B2 (en) Signal receiving apparatus, signal receiving method and signal receiving program
US9900854B2 (en) Signal processing device and signal processing method
JP2009100058A (ja) 放送復調装置
KR101941325B1 (ko) 신호 수신 멀티-튜너 시스템 및 대응 방법
JP2008507197A (ja) キャリア再生を向上させるシステム及び方法
JP2004128848A (ja) 受信装置、受信プログラム、および受信方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160608

Termination date: 20170922