JP4229180B2 - 受信装置、制御方法、及びプログラム - Google Patents

受信装置、制御方法、及びプログラム Download PDF

Info

Publication number
JP4229180B2
JP4229180B2 JP2006331473A JP2006331473A JP4229180B2 JP 4229180 B2 JP4229180 B2 JP 4229180B2 JP 2006331473 A JP2006331473 A JP 2006331473A JP 2006331473 A JP2006331473 A JP 2006331473A JP 4229180 B2 JP4229180 B2 JP 4229180B2
Authority
JP
Japan
Prior art keywords
phase
gain
signal
unit
symbol
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006331473A
Other languages
English (en)
Other versions
JP2008147902A (ja
Inventor
康博 飯田
一久 舟本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006331473A priority Critical patent/JP4229180B2/ja
Priority to US11/946,351 priority patent/US8081027B2/en
Priority to EP07122127A priority patent/EP1931098A3/en
Priority to CN2007101971671A priority patent/CN101197658B/zh
Publication of JP2008147902A publication Critical patent/JP2008147902A/ja
Application granted granted Critical
Publication of JP4229180B2 publication Critical patent/JP4229180B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0024—Carrier regulation at the receiver end
    • H04L2027/0026—Correction of carrier offset
    • H04L2027/003—Correction of carrier offset at baseband only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H04L2027/0055—Closed loops single phase
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops
    • H04L2027/0079—Switching between loops
    • H04L2027/0081—Switching between loops between loops of different bandwidths
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0083—Signalling arrangements
    • H04L2027/0089—In-band signals
    • H04L2027/0093—Intermittant signals
    • H04L2027/0095—Intermittant signals in a preamble or similar structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本発明は、受信装置、制御方法、及びプログラムに関し、特に、例えば、搬送波を、様々な変調方式でディジタル変調した変調信号を受信する受信装置の性能を向上させることができるようにする受信装置、制御方法、及びプログラムに関する。
BS(Broadcasting Satellite)ディジタル放送では、搬送波をディジタル変調する変調方式として、例えば、BPSK(Binary PSK(Phase Shift Keying))，QPSK(Quadrature PSK)、又は8PSKを動的に選択することがきる。
したがって、BSディジタル放送では、搬送波を、送信の対象のデータにしたがい、BPSK，QPSK、又は8PSKのうちのいずれかで変調した変調信号が送信される。
また、BSディジタル放送では、スーパフレームと呼ばれる単位で、データが送信される。
図１は、BSディジタル放送を受信する受信装置で受信されるスーパフレームの変調信号のフォーマットを示している。
スーパフレームは、８つのフレーム#1,#2,#3,#4,#5,#6,#7,#8からなる。
フレーム#i(i=1,2,・・・,8)は、その先頭から、ユニークなデータW1の32シンボル、TMCC(Transmission Multiplexing Configuration Control)の128シンボル、ユニークなデータW2又はW3の32シンボル、4×48セットの、主信号の203シンボルとバースト信号の4シンボルとのセットが順次配置されて構成されており、したがって、39936(=32+128+32+(203+4)×4×48)シンボルからなる。
データW1,W2、及びW3のシンボルは、ユニークで既知の、BPSK変調されるシンボルであり、受信装置において、フレーム同期を確立するのに用いられる。
なお、フレーム#iにおいて、データW1のシンボルと、データW2又はW3のシンボルとは、TMCCのシンボルを挟むように配置されるが、スーパフレームを構成する８つのフレーム#1ないし#8のうちの、フレーム#1には、データW1のシンボルと、データW2のシンボルとが配置され、他のフレーム#2ないし#8には、データW1のシンボルと、データW3のシンボルとが配置される。
ここで、以下、適宜、データW1,W2,W3のシンボルを、それぞれ、ユニークシンボルW1,W2,W3という。また、ユニークシンボルW2又はW3の一方を、以下、適宜、ユニークシンボルW2/W3という。
TMCCは、変調信号における主信号の変調方式や符号化方式等を含む制御情報であり、TMCCのシンボルは、BPSK変調される。
ここで、ディジタル変調を含む変調では、搬送波を、送信の対象のデータにしたがって変調することにより、変調信号が得られるのであるが、本明細書では、説明の便宜上、搬送波を、送信の対象のデータにしたがって変調することを、送信の対象のデータを変調するともいう。
TMCCのシンボルは、１フレーム単位で復号することができ、受信装置では、TMCCのシンボルの復号によって得られるTMCCにより、変調信号における主信号の変調方式を認識して、その主信号を復調することができる。
なお、受信装置では、１スーパフレーム分のTMCCをリードソロモン復号することで、その後の変調信号における主信号の変調方式を認識する。
主信号は、画像データをMPEG符号化した符号化データ等の、送信すべき本来の情報であり、主信号のシンボルは、BPSK,QPSK、又は８PSKのうちのいずかの変調方式で変調される。
なお、主信号のシンボルの変調方式は、バースト信号のシンボルどうし、又は、ユニークシンボルW2/W3と、バースト信号のシンボルとで挟まれる主信号の203シンボルの単位で指定することができる。
バースト信号は、フレーム周期のPRBS(Pseudo Random Bit Sequence)(Pseudo Random Binary Sequence)系列であり、バースト信号のシンボルは、BPSK変調される、既知のシンボルである。
ここで、バースト信号のシンボルを、以下、適宜、バーストシンボルという。
バーストシンボルは、受信装置において、低C/N(Carrier to Noise Ratio)であっても、搬送波同期を確立することができるように、変調信号に、間欠的に配置される。
すなわち、受信装置では、変調信号に、搬送波を乗算することにより、変調信号を、搬送波と同相のI成分と、搬送波と直交するQ成分とからなる復調信号に復調するが、受信装置で用いられる搬送波と、変調信号を送信してくる送信装置で用いられる搬送波との間には、一般に、誤差があり、その誤差に起因して、受信装置で得られる復調信号のシンボルは、I成分を表すI軸と、Q成分を表すQ軸とで規定されるIQ平面において回転する。
受信装置では、以上のような復調信号のシンボルの回転を補償するために、搬送波同期が確立される。
具体的には、例えば、受信装置では、NCO(Numerically controlled oscillator)（数値制御発振器）が出力する所定の位相の信号と、復調信号のシンボルとの位相誤差が検出され、その位相誤差がループフィルタでフィルタリングされる。そして、ループフィルタのフィルタリングの結果に応じて、NCOが制御される一方、復調信号のシンボルの位相が、位相誤差に応じて、その位相誤差を是正するように回転される。
以上のように、搬送波同期を確立する場合において、シンボルが、IQ平面上の信号点どうしの距離が比較的近いQPSK変調、又は8PSK変調をされているときには、C/Nが低いと、搬送波同期を確立することが困難になることがある。
そこで、変調信号には、図１に示したように、既知のシンボルで、しかも、信号点どうしの距離が遠いBPSK変調がされたバーストシンボルが、間欠的に配置され、このバーストシンボルにより、C/Nが低くても、受信装置において、搬送波同期を確立することができるようになっている。
ここで、特許文献１には、搬送波同期の確立に用いられるループフィルタのゲインを、復調信号の位相方向と振幅方向の平均誤差の比に応じて変化させることが記載されている。
また、特許文献２には、アンテナの位相雑音特性に基づき、搬送波同期の確立に用いられるループフィルタのフィルタ係数を設定することが記載されている。
特許第3205313号 特許第3646010号
上述したように、変調信号における主信号のシンボルは、BPSK,QPSK、又は８PSKのうちのいずかの変調方式で変調されるが、従来においては、搬送波同期の確立に用いられるループフィルタのゲインは、変調方式に関係なく設定されるため、変調信号のC/Nや位相雑音特性によっては、例えば、搬送波同期の確立に失敗することや、搬送波同期を確立する回路が誤動作すること、サイクルスリップが生じること等の、受信装置の性能が低下することがあった。
本発明は、このような状況に鑑みてなされたものであり、搬送波を、様々な変調方式でディジタル変調した変調信号を受信する受信装置の性能を向上させることができるようにするものである。
本発明の一側面の受信装置は、搬送波をディジタル変調した変調信号を受信する受信装置であり、前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部と、所定の位相の信号を発生する数値制御発振部と、前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部と、前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部と、前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタと、前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するゲイン制御部とを備える。
本発明の一側面の制御方法、又はプログラムは、搬送波をディジタル変調した変調信号を受信する受信装置を制御する制御方法、又は制御処理を、コンピュータに実行させるプログラムであり、前記受信装置には、前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部と、所定の位相の信号を発生する数値制御発振部と、前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部と、前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部と、前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタとが設けられており、前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するステップを含む。
本発明の一側面においては、前記変調信号の変調方式に基づいて、前記ループフィルタのゲインが制御される。
なお、プログラムは、伝送媒体を介して伝送すること、又は記録媒体に記録することにより配布することができる。
本発明の一側面によれば、受信装置の性能を向上させることができる。
以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。従って、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。
本発明の一側面の受信装置は、
搬送波をディジタル変調した変調信号を受信する受信装置（例えば、図２の受信装置）であり、
前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部（例えば、図２の復調部１１）と、
所定の位相の信号を発生する数値制御発振部（例えば、図３のNCO３７）と、
前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部（例えば、図３の位相誤差検出部３２）と、
前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部（例えば、図３の位相回転部３３）と、
前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタ（例えば、図３のループフィルタ３６）と、
前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するゲイン制御部（例えば、図３のゲイン制御部３８）と
を備える。
一側面の受信装置には、
前記復調信号から、前記変調信号の変調方式を含む制御情報を検出する制御情報検出部（例えば、図２のTMCC検出部１７）をさらに設け、
前記ゲイン制御部には、前記制御情報から認識される変調方式に基づいて、前記ループフィルタのゲインを制御させることができる。
一側面の受信装置には、
複数の変調方式それぞれ用のゲインを記憶するゲイン記憶部（例えば、図３のゲイン記憶部７２）をさらに設け、
前記ゲイン制御部には、前記ループフィルタのゲインを、前記制御情報から認識される変調方式用のゲインに制御させることができる。
一側面の受信装置には、
前記変調信号のC/N(Carrier to Noise Ratio)を検出するC/N検出部（例えば、図６のC/N検出部８１）をさらに設け、
前記ゲイン制御部には、さらに、前記C/Nに基づいて、前記ゲイン記憶部に記憶されるゲインを調整させることができる。
一側面の受信装置には、
前記変調信号の位相雑音特性を検出する位相雑音特性検出部（例えば、図７の位相雑音特性検出部９１）をさらに設け、
前記ゲイン制御部には、さらに、前記位相雑音特性に基づいて、前記ゲイン記憶部に記憶されるゲインを調整させることができる。
一側面の制御方法、又はプログラムは、
搬送波をディジタル変調した変調信号を受信する受信装置（例えば、図２の受信装置）を制御する制御方法、又は制御処理を、コンピュータに実行させるプログラムであり、
前記受信装置は、
前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部（例えば、図２の復調部１１）と、
所定の位相の信号を発生する数値制御発振部（例えば、図３のNCO３７）と、
前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部（例えば、図３の位相誤差検出部３２）と、
前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部（例えば、図３の位相回転部３３）と、
前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタ（例えば、図３のループフィルタ３６）と
を備え、
前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するステップ（例えば、図４のステップＳ１１）を含む。
以下、図面を参照して、本発明の実施の形態について説明する。
図２は、本発明を適用した受信装置の一実施の形態の構成例を示している。
図２において、受信装置は、復調部１１、A/D変換部１２、フレーム同期部１３、搬送波同期部１４、復号部１５、デコーダ１６、及びTMCC検出部１７等から構成される。
例えば、BSディジタル放送の放送波が、図示せぬアンテナで受信され、IF(Intermediate Frequency)信号となった変調信号、すなわち、BSディジタル放送を行う放送局において、搬送波をディジタル変調した、図１に示した変調信号のIF信号が復調部１１に供給される。
復調部１１は、いわゆるチューナであり、そこに供給される変調信号のIF信号に、搬送波を乗算することにより、変調信号のIF信号を、搬送波と同相のI成分と、搬送波と直交するQ成分とからなる復調信号に復調して、その復調信号を、A/D(Analog/Digital)変換部１２に供給する。
A/D変換部１２は、復調部１１から供給されるアナログの復調信号をA/D変換し、その結果得られるディジタルの復調信号を、フレーム同期部１３、及び搬送波同期部１４に供給する。
フレーム同期部１３は、A/D変換部１２から供給される復調信号に基づき、いわゆるタイミング同期を確立し、さらに、復調信号から、既知のシンボルであるユニークシンボルW1,W2/W3を検出することにより、いわゆるフレーム同期を確立する。また、フレーム同期部１３は、復調信号における既知のシンボルであるユニークシンボルW1,W2,W3のタイミングと、バーストシンボルのタイミングとを表す既知シンボル情報を、搬送波同期部１４に供給する。
搬送波同期部１４は、A/D変換部１２から供給される復調信号につき、フレーム同期部１３から供給される既知シンボル情報や、TMCC検出部１７から供給されるTMCCを、必要に応じて用いて、搬送波同期を確立し、これにより、前述したように、シンボルの回転を是正した復調信号を得て、復号部１５に供給する。
復号部１５は、搬送波同期部１４から供給される復調信号に対して、ビタビ復号、及びリードソロモン復号等の復号処理を施し、その結果得られる復号データを、デコーダ１６とTMCC検出部１７に供給する。
デコーダ１６は、復号部１５から供給される復号データにおける主信号としての、例えば、MPEG符号化された符号化データをMPEG復号し、その結果得られる画像データや音声データ等のコンテンツのデータを出力する。
TMCC検出部１７は、復号部１５から供給される復号データから、主信号の変調方式を含む制御情報としてのTMCCを検出し、搬送波同期部１４に供給する。
図３は、図２の搬送波同期部１４の構成例を示している。
搬送波同期部１４は、位相検出部３１、位相誤差検出部３２、位相回転部３３、位相判定部３４、演算部３５、ループフィルタ３６，NCO３７、及びゲイン制御部３８等から構成される。
位相検出部３１には、A/D変換部１２（図２）からの復調信号が供給される。
位相検出部３１は、A/D変換部１２からの復調信号のシンボルの位相θを検出し、位相誤差検出部３２に供給する。
位相誤差検出部３２は、例えば、位相検出部３１からのシンボルの位相θから、NCO３７から供給される信号の位相θ’を減算することにより、シンボルの位相θの位相誤差△θを検出し、位相回転部３３、及び演算部３５に供給する。
位相回転部３３には、上述したように、位相誤差検出部３２からの位相誤差△θが供給される他、A/D変換部１２（図２）からの復調信号が供給される。
位相回転部３３は、位相誤差検出部３２からの位相誤差△θに応じて、その位相誤差△θを是正するように、A/D変換部１２からの復調信号のシンボルの位相を回転し、その位相の回転後のシンボルを、位相判定部３４、及び復号部１５（図２）に供給する。
位相判定部３４には、上述したように、位相回転部３３から、位相誤差△θが是正されたシンボルが供給される他、フレーム同期部１３（図２）からの既知シンボル情報が供給される。
位相判定部３４は、フレーム同期部１３から既知シンボル情報が供給された場合には、その既知シンボル情報がタイミングを表すユニークシンボルW1,W2,W3、又はバーストシンボルの位相ψを、演算部３５に供給する。
ここで、ユニークシンボルW1,W2,W3、及びバーストシンボルは、いずれも、BPSK変調された既知のシンボルであり、その位相ψは、例えば、0又はπ[ラジアン]のうちのいずれかである。
また、位相判定部３４は、フレーム同期部１３から既知シンボル情報が供給されてない場合、つまり、位相検出部３１、及び位相回転部３３に対して、ユニークシンボルW1,W2,W3、及びバーストシンボル以外のシンボルが供給されるタイミングである場合、位相回転部３３から供給されるシンボルを硬判定し、その硬判定の結果としての、IQ平面上の信号点の位相ψを、演算部３５に供給する。
演算部３５は、位相誤差検出部３２からの位相誤差△θから、位相判定部３４から供給される位相ψを減算することにより、位相誤差△θを、位相ψを基準とする位相誤差△θ’に変換し、ループフィルタ３６に供給する。
ループフィルタ３６は、アンプ５１，５２、演算器５３、遅延回路５４、演算器５５から構成され、演算部３５からの位相誤差△θ’をフィルタリングし、そのフィルタリングの結果に応じて、NCO３７を制御する。
すなわち、ループフィルタ３６では、演算部３５からの位相誤差△θ’が、アンプ５１に供給される。
アンプ５１は、演算部３５からの位相誤差△θ’をゲインg1倍に増幅し、アンプ５２及び演算器５５に供給する。
アンプ５２は、アンプ５１の出力をゲインg2倍に増幅し、演算器５３に供給する。
演算器５３は、アンプ５２の出力と、遅延回路５４の出力とを加算し、遅延回路５４及び演算器５５に供給する。
遅延回路５４は、演算器５３の出力を、１シンボル分の時間だけ遅延して、演算器５３に供給する。
演算器５５は、アンプ５１の出力と、演算器５３の出力とを加算し、その加算値を、位相誤差△θ’のフィルタリングの結果として、NCO３７に供給する。
NCO３７は、演算器６１及び遅延回路６２から構成され、ループフィルタ３６の出力に応じて、所定の位相θ’の信号を発生し、位相検出部３１で位相θが検出されるシンボルのIQ平面上の本来の信号点（IQ平面上の座標）に対応する信号として、位相誤差検出部３２に供給する。
すなわち、NCO３７において、演算器６１は、ループフィルタ３６の演算器５５の出力と、遅延回路６２の出力とを加算し、遅延回路６２に供給する。
遅延回路６２は、演算器６１の出力を、１シンボル分の時間だけ遅延し、演算器６１に供給するとともに、所定の位相θ’の信号として、位相誤差検出部３２に供給する。
ゲイン制御部３８は、制御部７１、ゲイン記憶部７２、及びセレクタ７３から構成され、変調信号の変調方式に基づいて、ループフィルタ３６のループゲインを制御する。
すなわち、制御部７１は、CPU(Central Processing Unit)７１Ａ、及びメモリ７１Ｂ等で構成され、CPU７１Ａが、メモリ７１Ｂに記憶されているプログラムを実行することにより、ゲイン記憶部７２の記憶内容の変更や、セレクタ７３の制御等の各種の処理を行う。
具体的には、制御部７１は、ユーザによる図示せぬ操作部の操作に応じて、ゲイン記憶部７２に記憶された初期ゲイン、既知シンボルゲイン、BPSK用ゲイン、QPSK用ゲイン、又は8PSK用ゲインを変更する。
また、制御部７１には、フレーム同期部１３（図２）からの既知シンボル情報と、TMCC検出部１７（図２）からのTMCCとが供給されるようになっており、制御部７１は、その既知シンボル情報やTMCCに応じて、セレクタ７３を制御し、これにより、セレクタ７３に、ゲイン記憶部７２に記憶された初期ゲイン、既知シンボルゲイン、BPSK用ゲイン、QPSK用ゲイン、又は8PSK用ゲインのうちのいずれかを選択させる。
ゲイン記憶部７２は、ループフィルタ３６のアンプ５１のゲインg1として、主信号のシンボルの変調に用いられる複数の変調方式それぞれ用のゲインを記憶する。
すなわち、ゲイン記憶部７２は、主信号のシンボルの変調に用いられる複数の変調方式それぞれ用のゲインとして、BPSK用のゲインであるBPSK用ゲイン、QPSK用のゲインであるQPSK用ゲイン、及び、8PSK用のゲインである8PSK用ゲインを記憶している。
さらに、ゲイン記憶部７２は、初期ゲイン、及び既知シンボルゲインも記憶している。
ここで、初期ゲインは、フレーム同期が確立されていない状態で、アンプ５１のゲインg1として使用される。
既知シンボルゲインは、フレーム同期の確立後、搬送波同期部１４において、既知のシンボルであるユニークシンボルW1,W2,W3、及びバーストシンボルを処理するときに、アンプ５１のゲインg1として使用される。
BPSK用ゲイン、QPSK用ゲイン、又は、8PSK用のゲインは、フレーム同期が確立され、TMCCが検出された後、主信号のシンボルが、BPSK変調、QPSK変調、又は、8PSK変調されているときに、それぞれ、アンプ５１のゲインg1として使用される。
ゲイン記憶部７２には、例えば、受信装置を製造する工場等において、初期ゲイン、既知シンボルゲイン、BPSK用ゲイン、QPSK用ゲイン、及び、8PSK用ゲインの初期値が記憶される。
初期ゲインの初期値としては、例えば、フレーム同期が確立されていない状態で、搬送波同期部１４が不安定な動作をしないような値が、シミュレーション等によって求められる。また、既知シンボルゲインの初期値としては、例えば、搬送波同期部１４において、既知のシンボルであるユニークシンボルW1,W2,W3、及びバーストシンボルが処理されるときに、その処理に適切な値が、シミュレーション等によって求められる。
さらに、BPSK用ゲインの初期値としては、例えば、搬送波同期部１４において、主信号のシンボルのうちの、BPSK変調されたシンボルが処理されるときに、その処理に適切な値が、シミュレーション等によって求められる。
QPSK用ゲインの初期値、又は8PSK用ゲインの初期値としても、例えば、搬送波同期部１４において、主信号のシンボルのうちの、QPSK変調、又は8PSK変調されたシンボルが処理されるときに、その処理に適切な値が、それぞれ、シミュレーション等によって求められる。
なお、例えば、IQ平面上の信号点どうしの距離が比較的大のBPSK変調されたシンボルに用いられるBPSK用ゲインの初期値は、例えば、NCO３７が発生する信号の位相θ’が、位相誤差△θに敏感に反応するように、QPSK用ゲインの初期値や、8PSK用ゲインの初期値と比較して大の値とされる。
また、例えば、IQ平面上の信号点どうしの距離が比較的小の8PSK変調されたシンボルに用いられる8PSK用ゲインの初期値は、例えば、NCO３７が発生する信号の位相θ’が、位相誤差△θにあまり敏感に反応しないように、BPSK用のゲインの初期値や、QPSK用ゲインの初期値と比較して小の値とされる。
セレクタ７３は、制御部７１の制御にしたがい、ゲイン記憶部７２に記憶された初期ゲイン、既知シンボルゲイン、BPSK用ゲイン、QPSK用ゲイン、又は、8PSK用ゲインを選択し、ループフィルタ３６のアンプ５１に供給して、そのアンプ５１のゲインg1として設定する。
以上のように構成される搬送波同期部１４では、A/D変換部１２（図２）から供給される復調信号につき、搬送波同期を確立する搬送波同期確立処理が、フレーム同期部１３から供給される既知シンボル情報や、TMCC検出部１７において、後述するTMCC検出処理が開始されることにより供給されるTMCCを、必要に応じて用いて行われる。
すなわち、搬送波同期部１４において、位相検出部３１及び位相回転部３３には、A/D変換部１２（図２）から、復調信号が供給される。
また、ゲイン制御部３８の制御部７１には、フレーム同期部１３（図２）において、フレーム同期が確立されると、既知シンボル情報が供給され、さらに、TMCC検出部１７において、TMCCが検出されると、そのTMCCが供給される。
ゲイン制御部３８では、制御部７１が、そこに供給される既知シンボル情報やTMCC等に応じて、セレクタ７３を制御し、これにより、セレクタ７３に、ゲイン記憶部７２に記憶された初期ゲイン、既知シンボルゲイン、BPSK用ゲイン、QPSK用ゲイン、又は8PSK用ゲインのうちのいずれかを選択させ、ループフィルタ３６のアンプ５１のゲインg1として設定させるゲイン制御処理が行われる。
また、位相検出部３１では、A/D変換部１２（図２）から供給される復調信号のシンボルの位相θが検出され、位相誤差検出部３２に供給される。
位相誤差検出部３２は、位相検出部３１からのシンボルの位相θと、NCO３７からの信号の位相θ’との位相誤差△θを検出し、位相回転部３３、及び演算部３５に供給する。
一方、位相判定部３４は、フレーム同期部１３から既知シンボル情報が供給された場合には、その既知シンボル情報がタイミングを表すユニークシンボルW1,W2,W3、又はバーストシンボルの位相ψを、演算部３５に供給する。
また、位相判定部３４は、フレーム同期部１３から既知シンボル情報が供給されてない場合には、位相回転部３３から供給されるシンボルを硬判定し、その硬判定の結果としての、IQ平面上の信号点の位相ψを、演算部３５に供給する。
演算部３５は、位相誤差検出部３２からの位相誤差△θから、位相判定部３４から供給される位相ψを減算することにより、位相誤差△θを、位相ψを基準とする位相誤差△θ’に変換し、ループフィルタ３６に供給する。
ループフィルタ３６は、演算部３５からの位相誤差△θ’をフィルタリングし、そのフィルタリングの結果に応じて、NCO３７を制御し、NCO３７は、ループフィルタ３６の制御に応じて、所定の位相θ’の信号を発生し、位相誤差検出部３２に供給する。
位相誤差検出部３２では、上述したように、位相検出部３１からのシンボルの位相θと、NCO３７からの信号の位相θ’との位相誤差△θが検出され、位相回転部３３、及び演算部３５に供給される。
そして、位相回転部３３では、位相誤差検出部３２からの位相誤差△θに応じて、その位相誤差△θを是正するように、A/D変換部１２からの復調信号のシンボルの位相が回転され、その位相の回転後のシンボルが、位相判定部３４、及び復号部１５（図２）に供給される。
ここで、図３の搬送波同期部１４において、位相検出部３１、位相誤差検出部３２、演算部３５、ループフィルタ３６、及びNCO３７は、いわゆるPLL(Phase Lock Loop)を構成している。
次に、図４のフローチャートを参照して、図２の受信装置の動作について説明する。
BSディジタル放送の放送波が、アンテナで受信され、IF信号となった変調信号が復調部１１に供給されると、復調部１１は、その変調信号を、I成分とQ成分とからなる復調信号に復調して、その復調信号を、A/D変換部１２を介して、フレーム同期部１３と搬送波同期部１４に供給する。
搬送波同期部１４は、復調信号が供給されると、ステップＳ１１において、ループフィルタ３６（図３）のアンプ５１のゲインg1を制御するゲイン制御処理を開始して、処理は、ステップＳ１２に進む。
ステップＳ１２では、フレーム同期部１３が、そこに供給される復調信号から、ユニークシンボルW1,W2/W3を検出することにより、フレーム同期を確立することと、復調信号における既知のシンボルであるユニークシンボルW1,W2,W3のタイミング、及びバーストシンボルのタイミングを表す既知シンボル情報を、搬送波同期部１４に供給することを行うフレーム同期確立処理を開始して、処理は、ステップＳ１３に進む。
ステップＳ１３では、搬送波同期部１４が、そこに供給される復調信号につき、搬送波同期を確立する、図３で説明した搬送波同期確立処理を開始し、処理は、ステップＳ１４に進む。
以上のように、ステップＳ１３において、搬送波同期部１４が、搬送波同期確立処理を開始すると、搬送波同期部１４からは、シンボルの回転を是正した復調信号が、復号部１５に供給される。
そして、復号部１５では、搬送波同期部１４からの復調信号に対して、ビタビ復号、及びリードソロモン復号が施され、その結果得られる復号データが、デコーダ１６とTMCC検出部１７に供給される。
デコーダ１６では、復号部１５からの復号データにおける主信号としての、MPEG符号化された符号化データがMPEG復号され、その結果得られる画像データや音声データ等のコンテンツのデータが出力される。
一方、TMCC検出部１７では、ステップＳ１４において、復号部１５から供給される復号データから、主信号の変調方式を含む制御情報としてのTMCCを検出し、搬送波同期部１４に供給するTMCC検出処理が開始される。
次に、図５のフローチャートを参照して、搬送波同期部１４（図３）において、図４のステップＳ１１で開始されるゲイン制御処理について説明する。
ゲイン制御処理では、ステップＳ３１において、搬送波同期部１４のゲイン制御部３８が、初期ゲインを、ループフィルタ３６のアンプ５１のゲインg1として設定し、処理は、ステップＳ３２に進む。
ステップＳ３２では、ゲイン制御部３８が、フレーム同期部１３（図２）から供給される既知シンボル情報に基づき、A/D変換部１２から搬送波同期部１４に、既知のシンボルであるユニークシンボルW1,W2,W3、又はバーストシンボルが供給されるタイミングであるかどうかを判定する。
ステップＳ３２において、既知のシンボルが供給されるタイミングでないと判定された場合、処理は、ステップＳ３３をスキップして、ステップＳ３４に進む。
また、ステップＳ３２において、既知のシンボルが供給されるタイミングであると判定された場合、処理は、ステップＳ３３に進み、ゲイン制御部３８は、既知シンボル用ゲインを、ループフィルタ３６のアンプ５１のゲインg1として設定し、処理は、ステップＳ３４に進む。
ここで、図４のステップＳ１２において、フレーム同期確立処理が開始されて、フレーム同期部１３から搬送波同期部１４のゲイン制御部３８に対して、既知シンボル情報の供給が開始されるまでは、ステップＳ３２及びＳ３３の処理は、スキップされる。
ステップＳ３４では、ゲイン制御部３８が、TMCC検出部１７から供給されるTMCCに基づき、A/D変換部１２から搬送波同期部１４に、BPSK変調がされた主信号のシンボルが供給されるタイミングであるかどうかを判定する。
ステップＳ３４において、BPSK変調がされた主信号のシンボルが供給されるタイミングでないと判定された場合、処理は、ステップＳ３５をスキップして、ステップＳ３６に進む。
また、ステップＳ３４において、BPSK変調がされた主信号のシンボルが供給されるタイミングであると判定された場合、処理は、ステップＳ３５に進み、搬送波同期部１４のゲイン制御部３８が、BPSK用のゲインを、ループフィルタ３６のアンプ５１のゲインg1として設定し、処理は、ステップＳ３６に進む。
ステップＳ３６では、ゲイン制御部３８が、TMCC検出部１７から供給されるTMCCに基づき、A/D変換部１２から搬送波同期部１４に、QPSK変調がされた主信号のシンボルが供給されるタイミングであるかどうかを判定する。
ステップＳ３６において、QPSK変調がされた主信号のシンボルが供給されるタイミングでないと判定された場合、処理は、ステップＳ３７をスキップして、ステップＳ３８に進む。
また、ステップＳ３６において、QPSK変調がされた主信号のシンボルが供給されるタイミングであると判定された場合、処理は、ステップＳ３７に進み、搬送波同期部１４のゲイン制御部３８が、QPSK用のゲインを、ループフィルタ３６のアンプ５１のゲインg1として設定し、処理は、ステップＳ３８に進む。
ステップＳ３８では、ゲイン制御部３８が、TMCC検出部１７から供給されるTMCCに基づき、A/D変換部１２から搬送波同期部１４に、8PSK変調がされた主信号のシンボルが供給されるタイミングであるかどうかを判定する。
ステップＳ３８において、8PSK変調がされた主信号のシンボルが供給されるタイミングでないと判定された場合、処理は、ステップＳ３９をスキップして、ステップＳ４０に進む。
また、ステップＳ３８において、8PSK変調がされた主信号のシンボルが供給されるタイミングであると判定された場合、処理は、ステップＳ３９に進み、搬送波同期部１４のゲイン制御部３８が、QPSK用のゲインを、ループフィルタ３６のアンプ５１のゲインg1として設定し、処理は、ステップＳ４０に進む。
ここで、図４のステップＳ１４において、TMCC検出処理が開始されて、TMCC検出部１７から搬送波同期部１４のゲイン制御部３８に対して、TMCCの供給が開始されるまでは、ステップＳ３４ないしＳ３９の処理は、スキップされる。
ステップＳ４０では、ゲイン制御部３８が、フレーム同期がとれているかどうかを判定する。
ステップＳ４０において、フレーム同期がとれていると判定された場合、すなわち、フレーム同期部１３からゲイン制御部３８に対して、既知シンボル情報が供給され続けている場合、処理は、ステップＳ３２に戻り、以下、同様の処理が繰り返される。
また、ステップＳ４０において、フレーム同期がとれていないと判定された場合、すなわち、フレーム同期部１３からゲイン制御部３８に対して、既知シンボル情報が供給されなくなった場合、処理は、ステップＳ３１に戻り、以下、同様の処理が繰り返される。
以上のように、変調信号の変調方式に基づいて、ループフィルタ３６のゲインg1を制御するので、すなわち、BPSK変調がされている主信号のシンボルについては、そのシンボルに適切なBPSK用ゲインを、QPSK変調がされている主信号のシンボルについては、そのシンボルに適切なQPSK用ゲインを、8PSK変調がされている主信号のシンボルについては、そのシンボルに適切な8PSK用ゲインを、それぞれ、ループフィルタ３６のゲインg1として用いて、搬送波同期確立処理を行うので、例えば、BPSK，QPSK、及び8PSKのすべての変調方式について、変調方式に関係がない値の同一のゲインを、ループフィルタ３６のゲインg1として用いる場合や、一部の変調方式については、変調方式に関係がない所定の値のゲインを、ループフィルタ３６のゲインg1とし、かつ、残りの変調方式については、やはり変調方式に関係がない値の0を、ループフィルタ３６のゲインg1とする場合等に比較して、受信装置の性能を向上させることができる。
すなわち、例えば、搬送波同期が可能な搬送波の周波数の誤差の範囲を広くすることや、搬送波同期に要する時間を短縮すること、誤った搬送波同期を生じにくくすること、サイクルスリップを生じにくくすること等ができ、その結果、ビット誤りの少ない安定した受信が可能となる。
次に、図６は、図２の搬送波同期部１４の他の構成例を示している。
なお、図中、図３の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
すなわち、図６の搬送波同期部１４は、位相検出部３１、位相誤差検出部３２、位相回転部３３、位相判定部３４、演算部３５、ループフィルタ３６，NCO３７、及びゲイン制御部３８が設けられている点で、図３の場合と一致し、C/N検出部８１が新たに設けられている点で、図３の場合と相違している。
C/N検出部８１は、例えば、チューナである復調部１１が内蔵する図示せぬAGC(Automatic Gain Control)のゲインに基づき、変調信号のC/Nを推定することにより検出し、ゲイン制御部３８の制御部７１に供給する。
制御部７１は、C/N検出部８１からのC/Nに基づいて、ゲイン記憶部７２に記憶される初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインを調整する。
すなわち、制御部７１は、例えば、複数のC/Nと、そのC/Nにおいて、搬送波同期を確立するのに適切な初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインとを対応付けたC/Nテーブルを記憶しており、ゲイン記憶部７２の記憶値を、C/Nテーブルにおいて、C/N検出部８１からのC/Nに対応付けられている初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインに変更する。
以上のように、制御部７１において、C/N検出部８１からのC/Nに基づいて、ゲイン記憶部７２に記憶される初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインを調整することにより、ループフィルタ３６のアンプ５１のゲインg1を、変調方式ごとに、変調信号のC/Nに適切な値に制御することができる。
次に、図７は、図２の搬送波同期部１４のさらに他の構成例を示している。
なお、図中、図３の場合と対応する部分については、同一の符号を付してあり、以下では、その説明は、適宜省略する。
すなわち、図７の搬送波同期部１４は、位相検出部３１、位相誤差検出部３２、位相回転部３３、位相判定部３４、演算部３５、ループフィルタ３６，NCO３７、及びゲイン制御部３８が設けられている点で、図３の場合と一致し、位相雑音特性検出部９１が新たに設けられている点で、図３の場合と相違している。
位相雑音特性検出部９１は、例えば、復号部１５（図２）でのビタビ復号やリードソロモン復号による誤り訂正が短時間あたりにされた回数から、ビット誤り率を推定し、さらに、そのビット誤り率から、変調信号の位相雑音特性を推定することにより検出して、ゲイン制御部３８の制御部７１に供給する。
制御部７１は、位相雑音特性検出部９１からの位相雑音特性に基づいて、ゲイン記憶部７２に記憶される初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインを調整する。
すなわち、制御部７１は、例えば、複数の位相雑音特性と、その位相雑音特性において、搬送波同期を確立するのに適切な初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインとを対応付けた位相雑音特性テーブルを記憶しており、ゲイン記憶部７２の記憶値を、位相雑音特性テーブルにおいて、位相雑音特性検出部９１からの位相雑音特性に対応付けられている初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインに変更する。
以上のように、制御部７１において、位相雑音特性検出部９１からの位相雑音特性に基づいて、ゲイン記憶部７２に記憶される初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインを調整することにより、ループフィルタ３６のアンプ５１のゲインg1を、変調方式ごとに、変調信号の位相雑音特性に適切な値に制御することができる。
なお、搬送波同期部１４には、図６のC/N検出部８１と、図７の位相雑音特性検出部９１との両方を設け、制御部７１では、C/Nと位相雑音特性との両方に基づいて、ゲイン記憶部７２に記憶される初期ゲイン、既知シンボル用ゲイン、BPSK用ゲイン、QPSK用ゲイン、及び8PSK用ゲインを調整することができる。
この場合、ループフィルタ３６のアンプ５１のゲインg1を、C/Nと位相雑音特性との両方に適切な値に制御することができる。
なお、本発明は、BS放送の変調信号を受信する受信装置の他、CS（Communication Satellite）放送その他の、搬送波をディジタル変調した変調信号を受信する受信装置に適用可能である。
また、制御部７１のCPU７１Ａに実行させるプログラムは、あらかじめメモリ７１Ｂにインストールしておく他、フレキシブルディスク、CD-ROM(Compact Disc Read Only Memory)，MO(Magneto Optical)ディスク，DVD(Digital Versatile Disc)、磁気ディスク、半導体メモリなどのリムーバブル記録媒体からインストールすることができる。
また、プログラムは、ダウンロードサイトから、無線又は有線のネットワークを介してダウンロードしてインストールすることができる。
ここで、本明細書において、コンピュータに各種の処理を行わせるためのプログラムを記述する処理ステップは、必ずしもフローチャートとして記載された順序に沿って時系列に処理する必要はなく、並列的あるいは個別に実行される処理（例えば、並列処理あるいはオブジェクトによる処理）も含むものである。
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
スーパフレームのフォーマットを示す図である。 本発明を適用した受信装置の一実施の形態の構成例を示すブロック図である。 搬送波同期部１４の構成例を示すブロック図である。 受信装置の動作を説明するフローチャートである。 ゲイン制御処理を説明するフローチャートである。 搬送波同期部１４の他の構成例を示すブロック図である。 搬送波同期部１４のさらに他の構成例を示すブロック図である。
符号の説明
１１ 復調部， １２ A/D変換部， １３ フレーム同期部， １４ 搬送波同期部， １５ 復号部， １６ デコーダ， １７ TMCC検出部， ３１ 位相検出部， ３２ 位相誤差検出部， ３３ 位相回転部， ３４ 位相判定部， ３５ 演算部， ３６ ループフィルタ， ３７ NCO， ３８ ゲイン制御部， ５１，５２ アンプ， ５３ 演算器， ５４ 遅延回路， ５５，６１ 演算器， ６２ 遅延回路， ７１ 制御部， ７２ ゲイン記憶部， ７３ セレクタ， ８１ C/N検出部， ９１ 位相雑音特性検出部

Claims (7)

  1. 搬送波をディジタル変調した変調信号を受信する受信装置において、
    前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部と、
    所定の位相の信号を発生する数値制御発振部と、
    前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部と、
    前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部と、
    前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタと、
    前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するゲイン制御部と
    を備える受信装置。
  2. 前記復調信号から、前記変調信号の変調方式を含む制御情報を検出する制御情報検出部をさらに備え、
    前記ゲイン制御部は、前記制御情報から認識される変調方式に基づいて、前記ループフィルタのゲインを制御する
    請求項１に記載の受信装置。
  3. 複数の変調方式それぞれ用のゲインを記憶するゲイン記憶部をさらに備え、
    前記ゲイン制御部は、前記ループフィルタのゲインを、前記制御情報から認識される変調方式用のゲインに制御する
    請求項２に記載の受信装置。
  4. 前記変調信号のC/N(Carrier to Noise Ratio)を検出するC/N検出部をさらに備え、
    前記ゲイン制御部は、さらに、前記C/Nに基づいて、前記ゲイン記憶部に記憶されるゲインを調整する
    請求項３に記載の受信装置。
  5. 前記変調信号の位相雑音特性を検出する位相雑音特性検出部をさらに備え、
    前記ゲイン制御部は、さらに、前記位相雑音特性に基づいて、前記ゲイン記憶部に記憶されるゲインを調整する
    請求項３に記載の受信装置。
  6. 搬送波をディジタル変調した変調信号を受信する受信装置を制御する制御方法において、
    前記受信装置は、
    前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部と、
    所定の位相の信号を発生する数値制御発振部と、
    前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部と、
    前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部と、
    前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタと
    を備え、
    前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するステップを含む制御方法。
  7. 搬送波をディジタル変調した変調信号を受信する受信装置を制御する制御処理を、コンピュータに実行させるプログラムにおいて、
    前記受信装置は、
    前記変調信号を、前記搬送波と同相のI成分と、前記搬送波と直交するQ成分とからなる復調信号に復調する復調部と、
    所定の位相の信号を発生する数値制御発振部と、
    前記復調信号のシンボルの位相と、前記所定の位相の信号の位相との位相誤差を検出する位相誤差検出部と、
    前記復調信号のシンボルの位相を、前記位相誤差に応じて回転する位相回転部と、
    前記位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、前記数値制御発振部を制御するループフィルタと
    を備え、
    前記変調信号の変調方式に基づいて、前記ループフィルタのゲインを制御するステップを含む制御処理を、コンピュータに実行させるプログラム。
JP2006331473A 2006-12-08 2006-12-08 受信装置、制御方法、及びプログラム Expired - Fee Related JP4229180B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006331473A JP4229180B2 (ja) 2006-12-08 2006-12-08 受信装置、制御方法、及びプログラム
US11/946,351 US8081027B2 (en) 2006-12-08 2007-11-28 Reception device, control method, and program
EP07122127A EP1931098A3 (en) 2006-12-08 2007-12-03 Setting the gain of a loop filter used for carrier synchronization in a receiver according to the type of quadrature modulation received
CN2007101971671A CN101197658B (zh) 2006-12-08 2007-12-10 接收设备、控制方法及程序

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006331473A JP4229180B2 (ja) 2006-12-08 2006-12-08 受信装置、制御方法、及びプログラム

Publications (2)

Publication Number Publication Date
JP2008147902A JP2008147902A (ja) 2008-06-26
JP4229180B2 true JP4229180B2 (ja) 2009-02-25

Family

ID=39167356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006331473A Expired - Fee Related JP4229180B2 (ja) 2006-12-08 2006-12-08 受信装置、制御方法、及びプログラム

Country Status (4)

Country Link
US (1) US8081027B2 (ja)
EP (1) EP1931098A3 (ja)
JP (1) JP4229180B2 (ja)
CN (1) CN101197658B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4264585B2 (ja) * 2007-04-27 2009-05-20 ソニー株式会社 同期回路およびその制御方法
CN102037700A (zh) * 2008-05-22 2011-04-27 松下电器产业株式会社 载波再生装置和方法以及解调装置
JP5257249B2 (ja) * 2009-06-04 2013-08-07 ソニー株式会社 受信装置、受信方法、およびプログラム、並びに受信システム
JP5621476B2 (ja) * 2010-09-29 2014-11-12 ソニー株式会社 同期回路、同期方法、および受信システム
TWI470980B (zh) * 2012-12-26 2015-01-21 Mstar Semiconductor Inc 解碼方法及多媒體播放系統
CN103916717B (zh) * 2013-01-06 2017-04-19 晨星软件研发(深圳)有限公司 解码方法及多媒体播放系统
WO2016145620A1 (zh) * 2015-03-17 2016-09-22 华为技术有限公司 数据解调方法、装置和系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3392028B2 (ja) 1997-11-28 2003-03-31 株式会社ケンウッド 階層化伝送ディジタル復調器
WO1999031850A1 (fr) * 1997-12-17 1999-06-24 Kabushiki Kaisha Kenwood Appareil permettant de generer la phase absolue d'un signal reçu par un recepteur
JP3392037B2 (ja) * 1998-01-30 2003-03-31 株式会社ケンウッド ディジタル復調器
JP3205313B2 (ja) 1998-08-27 2001-09-04 松下電器産業株式会社 Ｐｓｋ復調器及びｐｓｋ復調方法並びに位相雑音検出方法
JP2000078218A (ja) * 1998-08-31 2000-03-14 Kenwood Corp キャリア再生回路
JP3646010B2 (ja) 1998-09-18 2005-05-11 株式会社ケンウッド デジタル衛星放送受信機
JP3634187B2 (ja) * 1999-04-23 2005-03-30 株式会社ケンウッド Ｂｓデジタル放送受信機。
JP2000324192A (ja) 1999-05-14 2000-11-24 Toshiba Corp デジタル復調器及びその復調方法
JP3626047B2 (ja) * 1999-10-05 2005-03-02 株式会社ケンウッド 同期捕捉回路及び同期捕捉方法
JP3438700B2 (ja) * 2000-05-24 2003-08-18 株式会社ケンウッド Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法
JP3971084B2 (ja) 2000-05-31 2007-09-05 株式会社東芝 キャリア再生回路とデジタル信号受信装置
JP2002094585A (ja) 2000-09-12 2002-03-29 Sony Corp 受信装置、フィルタ回路制御装置およびそれらの方法
JP4579458B2 (ja) * 2001-07-03 2010-11-10 富士通セミコンダクター株式会社 復調装置、放送システム及び半導体デバイス

Also Published As

Publication number Publication date
US20080136510A1 (en) 2008-06-12
US8081027B2 (en) 2011-12-20
EP1931098A3 (en) 2010-03-24
JP2008147902A (ja) 2008-06-26
CN101197658A (zh) 2008-06-11
CN101197658B (zh) 2012-04-18
EP1931098A2 (en) 2008-06-11

Similar Documents

Publication Publication Date Title
JP4264585B2 (ja) 同期回路およびその制御方法
JP4229180B2 (ja) 受信装置、制御方法、及びプログラム
US6996193B2 (en) Timing error detection circuit, demodulation circuit and methods thereof
US7529321B1 (en) Radio digital signal receiver
JP4449144B2 (ja) キャリア再生装置およびその方法と受信装置
JP2001333349A (ja) Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法
JP3971084B2 (ja) キャリア再生回路とデジタル信号受信装置
JP4985535B2 (ja) 復調回路
JP4467397B2 (ja) 周波数制御装置、無線通信装置及び周波数制御方法
JP4003386B2 (ja) クロック信号再生装置および受信装置、クロック信号再生方法および受信方法
JP4967977B2 (ja) 受信装置及び受信方法
JP4784834B2 (ja) データ処理装置及びデータ処理方法
JP4485297B2 (ja) 復調回路集積の半導体集積回路、復調方法及び受信機
JP4867776B2 (ja) 受信装置および受信方法、並びにプログラム
JP2008085425A (ja) 復調装置および方法、並びにプログラム
JP2000004269A (ja) 受信装置および受信方法、並びに記録媒体
JP2000286914A (ja) 搬送波再生装置
JP2008178020A (ja) 受信装置、処理方法、及びプログラム
JP2007150423A (ja) デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体
WO2015005197A1 (ja) 復調回路、受信器及び復調方法
JP2001333119A (ja) 位相同期回路
JP2002094586A (ja) フィルタ回路およびその方法と受信装置およびその方法
JP2001285243A (ja) Ｏｆｄｍ復調装置
JP2002084331A (ja) フィルタ回路およびその方法とキャリア再生装置およびその方法
JP2001111641A (ja) 準同期検波方式による復調器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081124

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121212

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131212

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees