JP3971084B2 - キャリア再生回路とデジタル信号受信装置 - Google Patents
キャリア再生回路とデジタル信号受信装置 Download PDFInfo
- Publication number
- JP3971084B2 JP3971084B2 JP2000163035A JP2000163035A JP3971084B2 JP 3971084 B2 JP3971084 B2 JP 3971084B2 JP 2000163035 A JP2000163035 A JP 2000163035A JP 2000163035 A JP2000163035 A JP 2000163035A JP 3971084 B2 JP3971084 B2 JP 3971084B2
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- phase error
- output
- phase
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、例えばデジタル衛星放送等のように変調方式の異なる複数のデジタル変調波が時分割多重された変調波を受信するデジタル信号受信装置と、このデジタル信号受信装置に用いて好適なキャリア再生回路に関する。
【０００２】
【従来の技術】
周知のように、デジタル信号伝送方式にあっては、伝送ビットレートを高くするためには多値直交変調や多値位相変調が有利であるが、低Ｃ／Ｎ（キャリア対雑音電力）においての伝送には向いていない。このため、従来では、伝送ビットレートと低Ｃ／Ｎ特性を両立させる方法として、例えば８ＰＳＫとＢＰＳＫのように、互いに異なる複数の多相変調波を時分割多重して伝送する方法が案出されている。
【０００３】
この方法は、高Ｃ／Ｎ時には両方の変調方式で伝送されてくるシンボルを復号し、低Ｃ／ＮではＢＰＳＫで伝送されてくるシンボルのみを復号するというもので、高Ｃ／Ｎでの伝送ビットレートよりは低くなるが、低Ｃ／Ｎでも伝送シンボルの復号が可能であることを利用している。
【０００４】
ところで、デジタル信号を受信する場合、キャリア再生が不可欠であり、受信信号から各キャリアの位相誤差を検出し、この位相誤差からキャリア再生を行っている。これに対し、上記のような従来の伝送ビットレートと低Ｃ／Ｎ特性を両立させる方法を適用すると、高Ｃ／Ｎ時には多相変調波からキャリア位相誤差を正しく検出することができるものの、低Ｃ／Ｎ時には正しくキャリア位相誤差の検出ができなくなる。このため、低Ｃ／Ｎ時には正しくキャリア再生ができなくなり、実用上問題が生じる。
【０００５】
【発明が解決しようとする課題】
以上述べたように、デジタル信号の伝送において、低C／N時でも伝送シンボルの復号が可能なように、互いに異なる多相変調波を時分割多重すると、低Ｃ／Ｎ時には正しくキャリア再生できなくなるという問題があった。
【０００６】
本発明はこのような問題点を解消し、低C／N時でも伝送シンボルの復号が可能なように、互いに異なる多相変調波が時分割多重されている場合でも、各変調波について良好なキャリア再生を可能とするキャリア再生回路を提供すると共に、このキャリア再生技術を用いたデジタル信号受信装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために本発明は、変調方式の異なる複数のデジタル変調波が時分割多重された変調波を受信し復調するデジタル信号受信装置に用いられ、受信信号の同期検波出力からキャリア再生を行って前記複数のデジタル変調波を復調するキャリア再生回路において、前記受信信号の同期検波出力から受信キャリア対雑音電力を検出する受信キャリア対雑音電力検出手段と、前記受信信号の同期検波出力の位相を検出する位相検出手段と、前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式を検出する変調方式検出手段と、前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式に対応して設けられ、前記変調方式検出手段の検出結果に基づいて前記位相検出手段の出力から該当する変調方式のデジタル変調波のキャリア位相誤差量を検出する複数のキャリア位相誤差検出手段と、前記複数のキャリア位相誤差検出手段それぞれの位相誤差量検出出力を互いに独立して調整する複数の位相誤差量調整手段と、前記複数の位相誤差量調整手段の出力に基づいて前記受信信号の同期検波出力の位相を補正する位相補正手段とを具備し、前記受信キャリア対雑音電力検出手段の検出結果に基づいて前記複数の位相誤差量調整手段により前記複数のキャリア位相誤差検出手段から出力される各変調方式の位相誤差量を調整するようにした。
【０００８】
このように各変調方式に対応した複数のキャリア位相誤差検出結果から受信キャリア対雑音電力に応じてキャリア再生に使用する位相誤差信号を制御することにより、低Ｃ／Ｎでも安定したキャリア再生を行うことが可能となる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１０】
尚、ここでは、近時、運用開始が予定されているデジタルＢＳ放送波を受信する場合を例とする。図７に、デジタルＢＳ放送の変調波を示す。主信号は８ＰＳＫ、ＱＰＳＫおよびＢＰＳＫのいずれかの変調方式で伝送される。ＴＭＣＣ、フレーム同期信号及び位相基準バースト信号はＢＰＳＫ変調で伝送される。位相基準バースト信号はＴＭＣＣ部を除いて２０３シンボル間隔で伝送され、ＴＭＣＣ及びフレーム同期信号はフレーム周期で伝送される。１フレームには、主信号と位相基準バーストが（２０３＋４）×４８シンボル存在する。また、ＴＭＣＣには伝送されてくる主信号の変調方式を表す情報が含まれている。
【００１１】
図１は上記デジタルＢＳ放送波受信装置に用いられる、本発明に係るキャリア再生回路を含むデジタル復調装置の構成を示すものである。図１において、入力端子１０１に入力されたデジタルＢＳ放送波は、同期検波回路１０２、１０３に供給される。同期検波回路１０２には局部発振器１０７の出力が固定キャリアとして供給され、同期検波回路１０３には局部発振器１０７の出力が９０°移相器１０６により９０°位相回転された後、固定キャリアとして供給される。同期検波回路１０２、１０３の出力は低域フィルタ１０４、１０５を介して準同期検波出力Ｉ、ＱとしてＡ／Ｄコンバータ１０８、１０９に供給されてデジタルデータに変換され、複素乗算器１１０を通過し正確に同期検波された後、ロールオフフィルタ１１１、１１２にて波形整形され、１１１の出力はＩ１として、１１２の出力はＱ１として、それぞれ位相検出回路１１３に入力される。
【００１２】
位相検出回路１１３から得られた位相情報は、８ＰＳＫ部キャリア位相誤差検出回路１２１とＱＰＳＫ部キャリア位相誤差検出回路１２２とＢＰＳＫ部キャリア位相誤差検出回路１２３とＴＭＣＣ部キャリア位相誤差検出回路１１９とバースト部キャリア位相誤差検出回路１２０と変調方式検出回路１１８に供給される。８ＰＳＫ部キャリア位相誤差検出回路１２１とＱＰＳＫ部キャリア位相誤差検出回路１２２とＢＰＳＫ部キャリア位相誤差検出回路１２３とＴＭＣＣ部キャリア位相誤差検出回路１１９とバースト部キャリア位相誤差検出回路１２０から出力される位相誤差信号は、それぞれ対応して設けられたゲイン調整回路１２４、１２５、１２６、１２７、１２８にて適宜ゲイン調整された後、ループフィルタ１１５に供給される。
【００１３】
このループフィルタ１１５は、キャリア再生のために、各キャリア位相誤差検出出力を積分して周波数制御信号を生成するもので、その制御信号は数値制御発振器１１６に送られ、その発振周波数及び位相の制御に供される。数値制御発振器１１６の出力はデータ変換回路１１７に供給され、サイン及びコサイン特性の信号に変換されて複素乗算器１１０に戻る。この一巡のループは完全デジタル構成のＰＬＬであり、ループフィルタ１１５に完全積分系を有する回路が含まれていれば、ＰＬＬの周波数引き込み範囲は原理的に無限大であり、ＰＬＬとして理想的な動作が期待できる。尚、このＰＬＬ回路構成については、特開平６−７８００９号公報における従来の技術の項目において、図５を参照して説明されている。
【００１４】
上記変調方式検出回路１１８は、伝送されてくるシンボル系列からフレーム同期を検出し、このフレーム同期のタイミングからＴＭＣＣを復号して、伝送されてくる主信号の変調方式を検出する。また、フレーム同期タイミングから、ＢＰＳＫ伝送されてくる位相基準バーストのタイミングを再生する。これにより、時間的に変化する変調方式の伝送されてくるタイミングを検出することができる。ここで得られた変調方式の変化を示すタイミング信号は、８ＰＳＫ部キャリア位相誤差検出回路１２１とＱＰＳＫ部キャリア位相誤差検出回路１２２とＢＰＳＫ部キャリア位相誤差検出回路１２３とＴＭＣＣ部キャリア位相誤差検出回路１１９とバースト部キャリア位相誤差検出回路１２０に供給される。
【００１５】
８ＰＳＫ部キャリア位相誤差検出回路１２１には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。８ＰＳＫ部キャリア位相誤差検出回路１２１は変調方式を表すタイミング信号に示される８ＰＳＫ変調されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２４を介してループフィルタ１１５に供給される。
【００１６】
ＱＰＳＫ部キャリア位相誤差検出回路１２２には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。ＱＰＳＫ部キャリア位相誤差検出回路１２２は変調方式を表すタイミング信号に示されるＱＰＳＫ変調されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２５を介してループフィルタ１１５に供給される。
【００１７】
ＢＰＳＫ部キャリア位相誤差検出回路１２３には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。ＢＰＳＫ部キャリア位相誤差検出回路１２３は変調方式を表すタイミング信号に示されるＢＰＳＫ変調されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２６を介してループフィルタ１１５に供給される。
【００１８】
ＴＭＣＣ部キャリア位相誤差検出回路１１９には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。ＴＭＣＣ部キャリア位相誤差検出回路１１９は変調方式を表すタイミング信号に示されるＴＭＣＣ伝送されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２７を介してループフィルタ１１５に供給される。
【００１９】
バースト部キャリア位相誤差検出回路１２０には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。バースト部キャリア位相誤差検出回路１２０は変調方式を表すタイミング信号に示されるバースト伝送されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２８を介してループフィルタ１１５に供給される。
【００２０】
ここにおいて、高Ｃ／Ｎ時には各キャリア位相誤差検出回路１１９〜１２３で正しくキャリア位相誤差を検出することができるが、低Ｃ／Ｎ時には多相の変調方式のキャリア位相誤差検出回路で正しくキャリア位相誤差の検出ができなくなる。そのため、低Ｃ／Ｎ時には正しくキャリア再生ができなくなり、実用上問題がある。
【００２１】
そこで、本発明では、ロールオフフィルタ１１１、１１２の各Ｉ１、Ｑ１出力をＣ／Ｎ検出回路１２９に入力して受信シンボルのＣ／Ｎを検出し、そのＣ／Ｎ検出値に基づいてゲイン調整回路１２４〜１２８のゲインを調整するようにしている。
【００２２】
上記構成において、以下、その処理動作について説明する。
【００２３】
図２は、その動作説明図で、主信号が８ＰＳＫおよびＱＰＳＫで変調されている場合である。同図（ａ）は受信Ｃ／Ｎが１０ｄＢと良い場合のゲイン調整回路１２４，１２５，１２７，１２８のゲインを示している。Ｃ／Ｎ＝１０ｄＢでは８ＰＳＫおよびＱＰＳＫ変調された主信号から正しい位相誤差信号が得られるため、ゲイン調整回路１２４，１２５，１２７，１２８は所定のゲインで位相制御信号を出力する。
【００２４】
同図（ｂ）は受信Ｃ／Ｎが５ｄＢの時で、８ＰＳＫで変調された主信号からは正しい位相誤差信号が得られない場合である。正しい位相誤差信号が得られない８ＰＳＫで変調された期間は、ゲイン調整回路１２４のゲインがゼロとなるように動作するため、位相制御信号は出力されない。この時、ＰＬＬのループゲインが下がって正常なキャリア再生ができなくならないように、正しい位相誤差信号が検出できているＱＰＳＫ変調された主信号期間（ゲイン調整回路１２５）、ＴＭＣＣ期間（ゲイン調整回路１２７）及び位相基準バースト期間（ゲイン調整回路１２８）のゲインが増大する。ゲインの増加分は、正しい位相誤差信号が検出できる期間の長さに応じて決められる。例えば、正しい位相誤差信号が検出できる期間が長い場合はゲインの増加分を少なくし、正しい位相誤差信号が検出できる期間が短い場合はゲインの増加分を多くすることによってループゲインを最適に調整できる。
【００２５】
同図（ｃ）は受信Ｃ／Ｎが０ｄＢと悪く、８ＰＳＫ及びＱＰＳＫ変調された主信号から正しい位相誤差信号が得られない場合である。この場合、正しい位相誤差信号が得られない８ＰＳＫで変調された期間のゲイン調整回路１２４のゲインと、ＱＰＳＫで変調された期間のゲイン調整回路１２５のゲインとがゼロとなるように動作するため、位相制御信号は出力されない。また同図（ｂ）と同様に、正しい位相誤差信号が検出できている、ＴＭＣＣ期間（ゲイン調整回路１２７）及び位相基準バースト期間（ゲイン調整回路１２８）のゲインがさらに増大する。このように、受信Ｃ／Ｎに応じて正しく検出された位相誤差信号のみを使用して位相制御を行い、キャリア再生が正常に行えるようにループゲインの調整も行っている。
【００２６】
図３は、受信Ｃ／Ｎに応じてゲイン調整回路１２４〜１２８のゲインを調整する動作を示すものである。受信Ｃ／Ｎが８ｄＢ以上の時には、８ＰＳＫ変調された主信号、ＱＰＳＫ変調された主信号、及びＢＰＳＫ変調された主信号、ＴＭＣＣ及び位相基準バースト信号は、全て所定のゲインで動作する。受信Ｃ／Ｎが７ｄＢより下がると、８ＰＳＫ変調された主信号のゲインはゼロとなり、ＱＰＳＫおよびＢＰＳＫ変調された期間のゲインが増大する。受信Ｃ／Ｎがさらに下がり２ｄＢより悪くなると、ＱＰＳＫ変調された期間のゲインもゼロとなり、ＢＰＳＫ変調された期間のゲインはさらに増大する。受信Ｃ／Ｎが上がって行く場合は、ゲインの切替ポイントを、受信Ｃ／Ｎが下がって行く場合とはずらしてヒステリシスを持たせる。これにより、復調動作の安定化を図ることができる。
【００２７】
以上の処理により、低Ｃ／Ｎでも正しくキャリア再生を行うことができる。
【００２８】
図４は、受信Ｃ／Ｎに応じてゲイン調整回路１２４〜１２８のゲインを調整する別の動作を示すものである。受信Ｃ／Ｎが１０ｄＢ以上の時には、８ＰＳＫ変調された主信号、ＱＰＳＫ変調された主信号及びＢＰＳＫ変調された主信号、ＴＭＣＣ及び位相基準バースト信号は、全て所定のゲインで動作する。受信Ｃ／Ｎが８ｄＢより下がると、８ＰＳＫ変調された主信号のゲインはＣ／Ｎに応じて減少していく。また、ＱＰＳＫおよびＢＰＳＫ変調された期間のゲインはＣ／Ｎの劣化に伴い増大する。受信Ｃ／Ｎがさらに下がり５ｄＢより悪くなると、ＱＰＳＫ変調された期間のゲインもＣ／Ｎに応じて減少し、ＢＰＳＫ変調された期間のゲインはさらに増大する。
【００２９】
上記方法によっても先の実施形態と同様、低Ｃ／Ｎでも正しくキャリア再生を行うことができる。
【００３０】
図５は、図１の別の動作説明図である。
【００３１】
図５（ａ）は図２（ａ）と同じである。
【００３２】
図５（ｂ）は受信Ｃ／Ｎが５ｄＢの時で、８ＰＳＫで変調された主信号からは正しい位相誤差信号が得られない場合である。正しい位相誤差信号が得られない８ＰＳＫで変調された期間は、ゲイン調整回路１２４のゲインがゼロとなるように動作するため、位相制御信号は出力されない。この時、ＰＬＬのループゲインが下がって正常なキャリア再生ができなくならないように、８ＰＳＫ変調された期間の直後の位相基準バースト期間（ゲイン調整回路１２８）のゲインを増加させる。
【００３３】
図５（ｃ）は受信Ｃ／Ｎが０ｄＢと悪く、８ＰＳＫ及びＱＰＳＫ変調された主信号から正しい位相誤差信号が得られない場合である。正しい位相誤差信号が得られない８ＰＳＫで変調された期間のゲイン調整回路１２４のゲインと、ＱＰＳＫで変調された期間のゲイン調整回路１２５のゲインとがゼロとなるように動作するため、位相制御信号は出力されない。また同図（ｂ）と同様に、正しい位相誤差信号が検出できない期間の直後の位相基準バースト期間（ゲイン調整回路１２８）のゲインを増加させる。
【００３４】
図６は、図１に示す実施形態の変形例である。
【００３５】
誤り訂正回路１３０にはロールオフフィルタ１１１、１１２から出力されるＩ１、Ｑ１が供給され、復調後のシンボルの誤りを訂正する。誤りが除去されたシンボルはＩ２，Ｑ２信号として出力される。また、誤り訂正回路１３０では、復調後におけるシンボルの誤り量を検出する。ここで検出された誤り量を表す信号はＣ／Ｎ検出回路１３１に供給される。Ｃ／Ｎ検出回路１３１には、変調方式検出回路１１８から変調方式を表すタイミング信号も供給されている。誤り訂正回路１３０で検出される復調後のシンボルの誤り量は変調方式によって異なるが、変調方式がわかれば受信Ｃ／Ｎを検出することができる。Ｃ／Ｎ検出回路１３１では受信Ｃ／Ｎを検出し、検出されたＣ／Ｎを表す信号はゲイン調整回路１２４，１２５，１２６，１２７，１２８のそれぞれに供給される。
【００３６】
以下、図１に示した実施形態と同様、低Ｃ／Ｎでも正しくキャリア再生を行うことができる。
【００３７】
【発明の効果】
以上説明したように、本発明のキャリア再生回路を用いることで、低Ｃ／Ｎでもキャリア再生が可能となり、デジタルＢＳ放送を良好に受信できるようになる。
【００３８】
したがって、本発明によれば、低C／N時でも伝送シンボルの復号が可能なように、互いに異なる多相変調波が時分割多重されている場合でも、各変調波について良好なキャリア再生を可能とするキャリア再生回路を提供することができ、さらにこのキャリア再生技術を用いたデジタル信号受信装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態におけるキャリア再生回路を含むデジタル復調装置の構成を示すブロック図。
【図２】 同実施形態におけるゲイン調整回路の動作を示す図。
【図３】 同実施形態におけるゲイン調整回路の動作を示す図。
【図４】 同実施形態におけるゲイン調整回路の別の動作を示す図。
【図５】 同実施形態におけるゲイン調整回路のさらに別の動作を示す図。
【図６】 同実施形態の変形例を示すブロック図。
【図７】 デジタルＢＳ放送の変調波構成を示す図。
【符号の説明】
１０１…入力端子、１０２、１０３…同期検波回路、１０４、１０５…低域フィルタ、１０６…９０°移相器、１０７…局部発振器、１０８、１０９…Ａ／Ｄコンバータ、１１０…複素乗算器、１１１、１１２…ロールオフフィルタ、１１３…位相検出器、１１５…ループフィルタ、１１６…数値制御発振器、１１７…データ変換回路、１１８…変調方式検出回路、１１９…ＴＭＣＣ部キャリア位相誤差検出回路、１２０…バースト部キャリア位相誤差検出回路、１２１…８ＰＳＫ部位相誤差検出回路、１２２…ＱＰＳＫ部位相誤差検出回路、１２３…ＢＰＳＫ部位相誤差検出回路、１２４〜１２８…ゲイン調整回路、１２９…Ｃ／Ｎ検出回路、１３０…誤り訂正回路。
【発明の属する技術分野】
本発明は、例えばデジタル衛星放送等のように変調方式の異なる複数のデジタル変調波が時分割多重された変調波を受信するデジタル信号受信装置と、このデジタル信号受信装置に用いて好適なキャリア再生回路に関する。
【０００２】
【従来の技術】
周知のように、デジタル信号伝送方式にあっては、伝送ビットレートを高くするためには多値直交変調や多値位相変調が有利であるが、低Ｃ／Ｎ（キャリア対雑音電力）においての伝送には向いていない。このため、従来では、伝送ビットレートと低Ｃ／Ｎ特性を両立させる方法として、例えば８ＰＳＫとＢＰＳＫのように、互いに異なる複数の多相変調波を時分割多重して伝送する方法が案出されている。
【０００３】
この方法は、高Ｃ／Ｎ時には両方の変調方式で伝送されてくるシンボルを復号し、低Ｃ／ＮではＢＰＳＫで伝送されてくるシンボルのみを復号するというもので、高Ｃ／Ｎでの伝送ビットレートよりは低くなるが、低Ｃ／Ｎでも伝送シンボルの復号が可能であることを利用している。
【０００４】
ところで、デジタル信号を受信する場合、キャリア再生が不可欠であり、受信信号から各キャリアの位相誤差を検出し、この位相誤差からキャリア再生を行っている。これに対し、上記のような従来の伝送ビットレートと低Ｃ／Ｎ特性を両立させる方法を適用すると、高Ｃ／Ｎ時には多相変調波からキャリア位相誤差を正しく検出することができるものの、低Ｃ／Ｎ時には正しくキャリア位相誤差の検出ができなくなる。このため、低Ｃ／Ｎ時には正しくキャリア再生ができなくなり、実用上問題が生じる。
【０００５】
【発明が解決しようとする課題】
以上述べたように、デジタル信号の伝送において、低C／N時でも伝送シンボルの復号が可能なように、互いに異なる多相変調波を時分割多重すると、低Ｃ／Ｎ時には正しくキャリア再生できなくなるという問題があった。
【０００６】
本発明はこのような問題点を解消し、低C／N時でも伝送シンボルの復号が可能なように、互いに異なる多相変調波が時分割多重されている場合でも、各変調波について良好なキャリア再生を可能とするキャリア再生回路を提供すると共に、このキャリア再生技術を用いたデジタル信号受信装置を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記の目的を達成するために本発明は、変調方式の異なる複数のデジタル変調波が時分割多重された変調波を受信し復調するデジタル信号受信装置に用いられ、受信信号の同期検波出力からキャリア再生を行って前記複数のデジタル変調波を復調するキャリア再生回路において、前記受信信号の同期検波出力から受信キャリア対雑音電力を検出する受信キャリア対雑音電力検出手段と、前記受信信号の同期検波出力の位相を検出する位相検出手段と、前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式を検出する変調方式検出手段と、前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式に対応して設けられ、前記変調方式検出手段の検出結果に基づいて前記位相検出手段の出力から該当する変調方式のデジタル変調波のキャリア位相誤差量を検出する複数のキャリア位相誤差検出手段と、前記複数のキャリア位相誤差検出手段それぞれの位相誤差量検出出力を互いに独立して調整する複数の位相誤差量調整手段と、前記複数の位相誤差量調整手段の出力に基づいて前記受信信号の同期検波出力の位相を補正する位相補正手段とを具備し、前記受信キャリア対雑音電力検出手段の検出結果に基づいて前記複数の位相誤差量調整手段により前記複数のキャリア位相誤差検出手段から出力される各変調方式の位相誤差量を調整するようにした。
【０００８】
このように各変調方式に対応した複数のキャリア位相誤差検出結果から受信キャリア対雑音電力に応じてキャリア再生に使用する位相誤差信号を制御することにより、低Ｃ／Ｎでも安定したキャリア再生を行うことが可能となる。
【０００９】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
【００１０】
尚、ここでは、近時、運用開始が予定されているデジタルＢＳ放送波を受信する場合を例とする。図７に、デジタルＢＳ放送の変調波を示す。主信号は８ＰＳＫ、ＱＰＳＫおよびＢＰＳＫのいずれかの変調方式で伝送される。ＴＭＣＣ、フレーム同期信号及び位相基準バースト信号はＢＰＳＫ変調で伝送される。位相基準バースト信号はＴＭＣＣ部を除いて２０３シンボル間隔で伝送され、ＴＭＣＣ及びフレーム同期信号はフレーム周期で伝送される。１フレームには、主信号と位相基準バーストが（２０３＋４）×４８シンボル存在する。また、ＴＭＣＣには伝送されてくる主信号の変調方式を表す情報が含まれている。
【００１１】
図１は上記デジタルＢＳ放送波受信装置に用いられる、本発明に係るキャリア再生回路を含むデジタル復調装置の構成を示すものである。図１において、入力端子１０１に入力されたデジタルＢＳ放送波は、同期検波回路１０２、１０３に供給される。同期検波回路１０２には局部発振器１０７の出力が固定キャリアとして供給され、同期検波回路１０３には局部発振器１０７の出力が９０°移相器１０６により９０°位相回転された後、固定キャリアとして供給される。同期検波回路１０２、１０３の出力は低域フィルタ１０４、１０５を介して準同期検波出力Ｉ、ＱとしてＡ／Ｄコンバータ１０８、１０９に供給されてデジタルデータに変換され、複素乗算器１１０を通過し正確に同期検波された後、ロールオフフィルタ１１１、１１２にて波形整形され、１１１の出力はＩ１として、１１２の出力はＱ１として、それぞれ位相検出回路１１３に入力される。
【００１２】
位相検出回路１１３から得られた位相情報は、８ＰＳＫ部キャリア位相誤差検出回路１２１とＱＰＳＫ部キャリア位相誤差検出回路１２２とＢＰＳＫ部キャリア位相誤差検出回路１２３とＴＭＣＣ部キャリア位相誤差検出回路１１９とバースト部キャリア位相誤差検出回路１２０と変調方式検出回路１１８に供給される。８ＰＳＫ部キャリア位相誤差検出回路１２１とＱＰＳＫ部キャリア位相誤差検出回路１２２とＢＰＳＫ部キャリア位相誤差検出回路１２３とＴＭＣＣ部キャリア位相誤差検出回路１１９とバースト部キャリア位相誤差検出回路１２０から出力される位相誤差信号は、それぞれ対応して設けられたゲイン調整回路１２４、１２５、１２６、１２７、１２８にて適宜ゲイン調整された後、ループフィルタ１１５に供給される。
【００１３】
このループフィルタ１１５は、キャリア再生のために、各キャリア位相誤差検出出力を積分して周波数制御信号を生成するもので、その制御信号は数値制御発振器１１６に送られ、その発振周波数及び位相の制御に供される。数値制御発振器１１６の出力はデータ変換回路１１７に供給され、サイン及びコサイン特性の信号に変換されて複素乗算器１１０に戻る。この一巡のループは完全デジタル構成のＰＬＬであり、ループフィルタ１１５に完全積分系を有する回路が含まれていれば、ＰＬＬの周波数引き込み範囲は原理的に無限大であり、ＰＬＬとして理想的な動作が期待できる。尚、このＰＬＬ回路構成については、特開平６−７８００９号公報における従来の技術の項目において、図５を参照して説明されている。
【００１４】
上記変調方式検出回路１１８は、伝送されてくるシンボル系列からフレーム同期を検出し、このフレーム同期のタイミングからＴＭＣＣを復号して、伝送されてくる主信号の変調方式を検出する。また、フレーム同期タイミングから、ＢＰＳＫ伝送されてくる位相基準バーストのタイミングを再生する。これにより、時間的に変化する変調方式の伝送されてくるタイミングを検出することができる。ここで得られた変調方式の変化を示すタイミング信号は、８ＰＳＫ部キャリア位相誤差検出回路１２１とＱＰＳＫ部キャリア位相誤差検出回路１２２とＢＰＳＫ部キャリア位相誤差検出回路１２３とＴＭＣＣ部キャリア位相誤差検出回路１１９とバースト部キャリア位相誤差検出回路１２０に供給される。
【００１５】
８ＰＳＫ部キャリア位相誤差検出回路１２１には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。８ＰＳＫ部キャリア位相誤差検出回路１２１は変調方式を表すタイミング信号に示される８ＰＳＫ変調されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２４を介してループフィルタ１１５に供給される。
【００１６】
ＱＰＳＫ部キャリア位相誤差検出回路１２２には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。ＱＰＳＫ部キャリア位相誤差検出回路１２２は変調方式を表すタイミング信号に示されるＱＰＳＫ変調されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２５を介してループフィルタ１１５に供給される。
【００１７】
ＢＰＳＫ部キャリア位相誤差検出回路１２３には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。ＢＰＳＫ部キャリア位相誤差検出回路１２３は変調方式を表すタイミング信号に示されるＢＰＳＫ変調されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２６を介してループフィルタ１１５に供給される。
【００１８】
ＴＭＣＣ部キャリア位相誤差検出回路１１９には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。ＴＭＣＣ部キャリア位相誤差検出回路１１９は変調方式を表すタイミング信号に示されるＴＭＣＣ伝送されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２７を介してループフィルタ１１５に供給される。
【００１９】
バースト部キャリア位相誤差検出回路１２０には位相検出回路１１３からシンボル位相信号と変調方式検出回路１１８から変調方式を表すタイミング信号が供給されている。バースト部キャリア位相誤差検出回路１２０は変調方式を表すタイミング信号に示されるバースト伝送されている期間にシンボル位相信号からキャリア位相誤差を検出する。検出した位相誤差信号はゲイン調整回路１２８を介してループフィルタ１１５に供給される。
【００２０】
ここにおいて、高Ｃ／Ｎ時には各キャリア位相誤差検出回路１１９〜１２３で正しくキャリア位相誤差を検出することができるが、低Ｃ／Ｎ時には多相の変調方式のキャリア位相誤差検出回路で正しくキャリア位相誤差の検出ができなくなる。そのため、低Ｃ／Ｎ時には正しくキャリア再生ができなくなり、実用上問題がある。
【００２１】
そこで、本発明では、ロールオフフィルタ１１１、１１２の各Ｉ１、Ｑ１出力をＣ／Ｎ検出回路１２９に入力して受信シンボルのＣ／Ｎを検出し、そのＣ／Ｎ検出値に基づいてゲイン調整回路１２４〜１２８のゲインを調整するようにしている。
【００２２】
上記構成において、以下、その処理動作について説明する。
【００２３】
図２は、その動作説明図で、主信号が８ＰＳＫおよびＱＰＳＫで変調されている場合である。同図（ａ）は受信Ｃ／Ｎが１０ｄＢと良い場合のゲイン調整回路１２４，１２５，１２７，１２８のゲインを示している。Ｃ／Ｎ＝１０ｄＢでは８ＰＳＫおよびＱＰＳＫ変調された主信号から正しい位相誤差信号が得られるため、ゲイン調整回路１２４，１２５，１２７，１２８は所定のゲインで位相制御信号を出力する。
【００２４】
同図（ｂ）は受信Ｃ／Ｎが５ｄＢの時で、８ＰＳＫで変調された主信号からは正しい位相誤差信号が得られない場合である。正しい位相誤差信号が得られない８ＰＳＫで変調された期間は、ゲイン調整回路１２４のゲインがゼロとなるように動作するため、位相制御信号は出力されない。この時、ＰＬＬのループゲインが下がって正常なキャリア再生ができなくならないように、正しい位相誤差信号が検出できているＱＰＳＫ変調された主信号期間（ゲイン調整回路１２５）、ＴＭＣＣ期間（ゲイン調整回路１２７）及び位相基準バースト期間（ゲイン調整回路１２８）のゲインが増大する。ゲインの増加分は、正しい位相誤差信号が検出できる期間の長さに応じて決められる。例えば、正しい位相誤差信号が検出できる期間が長い場合はゲインの増加分を少なくし、正しい位相誤差信号が検出できる期間が短い場合はゲインの増加分を多くすることによってループゲインを最適に調整できる。
【００２５】
同図（ｃ）は受信Ｃ／Ｎが０ｄＢと悪く、８ＰＳＫ及びＱＰＳＫ変調された主信号から正しい位相誤差信号が得られない場合である。この場合、正しい位相誤差信号が得られない８ＰＳＫで変調された期間のゲイン調整回路１２４のゲインと、ＱＰＳＫで変調された期間のゲイン調整回路１２５のゲインとがゼロとなるように動作するため、位相制御信号は出力されない。また同図（ｂ）と同様に、正しい位相誤差信号が検出できている、ＴＭＣＣ期間（ゲイン調整回路１２７）及び位相基準バースト期間（ゲイン調整回路１２８）のゲインがさらに増大する。このように、受信Ｃ／Ｎに応じて正しく検出された位相誤差信号のみを使用して位相制御を行い、キャリア再生が正常に行えるようにループゲインの調整も行っている。
【００２６】
図３は、受信Ｃ／Ｎに応じてゲイン調整回路１２４〜１２８のゲインを調整する動作を示すものである。受信Ｃ／Ｎが８ｄＢ以上の時には、８ＰＳＫ変調された主信号、ＱＰＳＫ変調された主信号、及びＢＰＳＫ変調された主信号、ＴＭＣＣ及び位相基準バースト信号は、全て所定のゲインで動作する。受信Ｃ／Ｎが７ｄＢより下がると、８ＰＳＫ変調された主信号のゲインはゼロとなり、ＱＰＳＫおよびＢＰＳＫ変調された期間のゲインが増大する。受信Ｃ／Ｎがさらに下がり２ｄＢより悪くなると、ＱＰＳＫ変調された期間のゲインもゼロとなり、ＢＰＳＫ変調された期間のゲインはさらに増大する。受信Ｃ／Ｎが上がって行く場合は、ゲインの切替ポイントを、受信Ｃ／Ｎが下がって行く場合とはずらしてヒステリシスを持たせる。これにより、復調動作の安定化を図ることができる。
【００２７】
以上の処理により、低Ｃ／Ｎでも正しくキャリア再生を行うことができる。
【００２８】
図４は、受信Ｃ／Ｎに応じてゲイン調整回路１２４〜１２８のゲインを調整する別の動作を示すものである。受信Ｃ／Ｎが１０ｄＢ以上の時には、８ＰＳＫ変調された主信号、ＱＰＳＫ変調された主信号及びＢＰＳＫ変調された主信号、ＴＭＣＣ及び位相基準バースト信号は、全て所定のゲインで動作する。受信Ｃ／Ｎが８ｄＢより下がると、８ＰＳＫ変調された主信号のゲインはＣ／Ｎに応じて減少していく。また、ＱＰＳＫおよびＢＰＳＫ変調された期間のゲインはＣ／Ｎの劣化に伴い増大する。受信Ｃ／Ｎがさらに下がり５ｄＢより悪くなると、ＱＰＳＫ変調された期間のゲインもＣ／Ｎに応じて減少し、ＢＰＳＫ変調された期間のゲインはさらに増大する。
【００２９】
上記方法によっても先の実施形態と同様、低Ｃ／Ｎでも正しくキャリア再生を行うことができる。
【００３０】
図５は、図１の別の動作説明図である。
【００３１】
図５（ａ）は図２（ａ）と同じである。
【００３２】
図５（ｂ）は受信Ｃ／Ｎが５ｄＢの時で、８ＰＳＫで変調された主信号からは正しい位相誤差信号が得られない場合である。正しい位相誤差信号が得られない８ＰＳＫで変調された期間は、ゲイン調整回路１２４のゲインがゼロとなるように動作するため、位相制御信号は出力されない。この時、ＰＬＬのループゲインが下がって正常なキャリア再生ができなくならないように、８ＰＳＫ変調された期間の直後の位相基準バースト期間（ゲイン調整回路１２８）のゲインを増加させる。
【００３３】
図５（ｃ）は受信Ｃ／Ｎが０ｄＢと悪く、８ＰＳＫ及びＱＰＳＫ変調された主信号から正しい位相誤差信号が得られない場合である。正しい位相誤差信号が得られない８ＰＳＫで変調された期間のゲイン調整回路１２４のゲインと、ＱＰＳＫで変調された期間のゲイン調整回路１２５のゲインとがゼロとなるように動作するため、位相制御信号は出力されない。また同図（ｂ）と同様に、正しい位相誤差信号が検出できない期間の直後の位相基準バースト期間（ゲイン調整回路１２８）のゲインを増加させる。
【００３４】
図６は、図１に示す実施形態の変形例である。
【００３５】
誤り訂正回路１３０にはロールオフフィルタ１１１、１１２から出力されるＩ１、Ｑ１が供給され、復調後のシンボルの誤りを訂正する。誤りが除去されたシンボルはＩ２，Ｑ２信号として出力される。また、誤り訂正回路１３０では、復調後におけるシンボルの誤り量を検出する。ここで検出された誤り量を表す信号はＣ／Ｎ検出回路１３１に供給される。Ｃ／Ｎ検出回路１３１には、変調方式検出回路１１８から変調方式を表すタイミング信号も供給されている。誤り訂正回路１３０で検出される復調後のシンボルの誤り量は変調方式によって異なるが、変調方式がわかれば受信Ｃ／Ｎを検出することができる。Ｃ／Ｎ検出回路１３１では受信Ｃ／Ｎを検出し、検出されたＣ／Ｎを表す信号はゲイン調整回路１２４，１２５，１２６，１２７，１２８のそれぞれに供給される。
【００３６】
以下、図１に示した実施形態と同様、低Ｃ／Ｎでも正しくキャリア再生を行うことができる。
【００３７】
【発明の効果】
以上説明したように、本発明のキャリア再生回路を用いることで、低Ｃ／Ｎでもキャリア再生が可能となり、デジタルＢＳ放送を良好に受信できるようになる。
【００３８】
したがって、本発明によれば、低C／N時でも伝送シンボルの復号が可能なように、互いに異なる多相変調波が時分割多重されている場合でも、各変調波について良好なキャリア再生を可能とするキャリア再生回路を提供することができ、さらにこのキャリア再生技術を用いたデジタル信号受信装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施形態におけるキャリア再生回路を含むデジタル復調装置の構成を示すブロック図。
【図２】 同実施形態におけるゲイン調整回路の動作を示す図。
【図３】 同実施形態におけるゲイン調整回路の動作を示す図。
【図４】 同実施形態におけるゲイン調整回路の別の動作を示す図。
【図５】 同実施形態におけるゲイン調整回路のさらに別の動作を示す図。
【図６】 同実施形態の変形例を示すブロック図。
【図７】 デジタルＢＳ放送の変調波構成を示す図。
【符号の説明】
１０１…入力端子、１０２、１０３…同期検波回路、１０４、１０５…低域フィルタ、１０６…９０°移相器、１０７…局部発振器、１０８、１０９…Ａ／Ｄコンバータ、１１０…複素乗算器、１１１、１１２…ロールオフフィルタ、１１３…位相検出器、１１５…ループフィルタ、１１６…数値制御発振器、１１７…データ変換回路、１１８…変調方式検出回路、１１９…ＴＭＣＣ部キャリア位相誤差検出回路、１２０…バースト部キャリア位相誤差検出回路、１２１…８ＰＳＫ部位相誤差検出回路、１２２…ＱＰＳＫ部位相誤差検出回路、１２３…ＢＰＳＫ部位相誤差検出回路、１２４〜１２８…ゲイン調整回路、１２９…Ｃ／Ｎ検出回路、１３０…誤り訂正回路。
Claims (7)
- 変調方式の異なる複数のデジタル変調波が時分割多重された変調波を受信し復調するデジタル信号受信装置に用いられ、受信信号の同期検波出力からキャリア再生を行って前記複数のデジタル変調波を復調するキャリア再生回路において、
前記受信信号の同期検波出力から受信キャリア対雑音電力を検出する受信キャリア対雑音電力検出手段と、
前記受信信号の同期検波出力の位相を検出する位相検出手段と、
前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式を検出する変調方式検出手段と、
前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式に対応して設けられ、前記変調方式検出手段の検出結果に基づいて前記位相検出手段の出力から該当する変調方式のデジタル変調波のキャリア位相誤差量を検出する複数のキャリア位相誤差検出手段と、
前記複数のキャリア位相誤差検出手段それぞれの位相誤差量検出出力を互いに独立して調整する複数の位相誤差量調整手段と、
前記複数の位相誤差量調整手段の出力に基づいて前記受信信号の同期検波出力の位相を補正する位相補正手段とを具備し、
前記位相誤差量調整手段は、前記受信キャリア対雑音電力検出手段の検出結果に基づいて前記複数のキャリア位相誤差検出手段から出力される各変調方式の位相誤差量を調整するようにし、相数の多い変調方式から検出した位相誤差量を小さくするときに、総数の少ない変調方式から検出した位相誤差量を大きくすることを特徴とするキャリア再生回路。 - 変調方式の異なる複数のデジタル変調波が時分割多重された変調波を受信し復調するデジタル信号受信装置に用いられ、受信信号の同期検波出力からキャリア再生を行って前記複数のデジタル変調波を復調するキャリア再生回路において、
前記受信信号の同期検波出力から受信キャリア対雑音電力を検出する受信キャリア対雑音電力検出手段と、
前記受信信号の同期検波出力の位相を検出する位相検出手段と、
前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式を検出する変調方式検出手段と、
前記受信信号中の時分割多重されている複数のデジタル変調波それぞれの変調方式に対応して設けられ、前記変調方式検出手段の検出結果に基づいて前記位相検出手段の出力から該当する変調方式のデジタル変調波のキャリア位相誤差量を検出する複数のキャリア位相誤差検出手段と、
前記複数のキャリア位相誤差検出手段それぞれの位相誤差量検出出力を互いに独立して調整する複数の位相誤差量調整手段と、
前記複数の位相誤差量調整手段の出力に基づいて前記受信信号の同期検波出力の位相を補正する位相補正手段とを具備し、
前記位相誤差量調整手段は、前記受信キャリア対雑音電力検出手段の検出結果に基づいて前記複数のキャリア位相誤差検出手段から出力される各変調方式の位相誤差量を調整するようにし、相数の多い変調方式から検出した位相誤差量を小さくするときに、特定の変調方式から検出した位相誤差量を大きくすることを特徴とするキャリア再生回路。 - 前記位相誤差量調整手段は、位相誤差量の調整を前記受信キャリア対雑音電力検出手段の検出結果に連動して連続的に調整することを特徴とする請求項１または２に記載のキャリア再生回路。
- 前記デジタル信号受信装置が前記受信信号の復調出力について誤り訂正を施す誤り訂正手段を備えるとき、
前記受信キャリア対雑音電力検出手段は前記誤り訂正手段の誤り訂正量から前記同期検波出力の受信キャリア対雑音電力を検出することを特徴とする請求項１または２に記載のキャリア再生回路。 - それぞれ変調方式の異なる複数のデジタル変調波が時分割多重された複数チャンネルの変調波受信信号から任意のチャンネルの変調波を取り出す選局手段と、
この選局手段で取り出された変調波受信信号を同期検波する同期検波手段と、
この同期検波手段の出力のキャリア再生を行って、前記複数のデジタル変調波を復調するキャリア再生手段とを備え、
前記キャリア再生手段は、
前記同期検波手段の出力から受信キャリア対雑音電力を検出する受信キャリア対雑音電力検出手段と、
前記同期検波手段の出力の位相を検出する位相検出手段と、
前記同期検波手段の出力中の時分割多重されている複数のデジタル変調波それぞれの変調方式を検出する変調方式検出手段と、
前記同期検波手段の出力中の時分割多重されている複数のデジタル変調波それぞれの変調方式に対応して設けられ、前記変調方式検出手段の検出結果に基づいて前記位相検出手段の出力から該当する変調方式のデジタル変調波のキャリア位相誤差量を検出する複数のキャリア位相誤差検出手段と、
前記複数のキャリア位相誤差検出手段それぞれの位相誤差量検出出力を互いに独立して調整する複数の位相誤差量調整手段と、
前記複数の位相誤差量調整手段の出力に基づいて前記受信信号の位相を補正する位相補正手段とを備え、
前記位相誤差量調整手段は、前記受信キャリア対雑音電力検出手段の検出結果に基づいて前記複数のキャリア位相誤差検出手段から出力される各変調方式の位相誤差量を調整するようにし、相数の多い変調方式から検出した位相誤差量を小さくするときに、相数の少ない変調方式から検出した位相誤差量を大きくすることを特徴とするデジタル信号受信装置。 - それぞれ変調方式の異なる複数のデジタル変調波が時分割多重された複数チャンネルの変調波受信信号から任意のチャンネルの変調波を取り出す選局手段と、
この選局手段で取り出された変調波受信信号を同期検波する同期検波手段と、
この同期検波手段の出力のキャリア再生を行って、前記複数のデジタル変調波を復調するキャリア再生手段とを備え、
前記キャリア再生手段は、
前記同期検波手段の出力から受信キャリア対雑音電力を検出する受信キャリア対雑音電力検出手段と、
前記同期検波手段の出力の位相を検出する位相検出手段と、
前記同期検波手段の出力中の時分割多重されている複数のデジタル変調波それぞれの変調方式を検出する変調方式検出手段と、
前記同期検波手段の出力中の時分割多重されている複数のデジタル変調波それぞれの変調方式に対応して設けられ、前記変調方式検出手段の検出結果に基づいて前記位相検出手段の出力から該当する変調方式のデジタル変調波のキャリア位相誤差量を検出する複数のキャリア位相誤差検出手段と、
前記複数のキャリア位相誤差検出手段それぞれの位相誤差量検出出力を互いに独立して調整する複数の位相誤差量調整手段と、
前記複数の位相誤差量調整手段の出力に基づいて前記受信信号の位相を補正する位相補正手段とを備え、
前記位相誤差量調整手段は、前記受信キャリア対雑音電力検出手段の検出結果に基づいて前記複数のキャリア位相誤差検出手段から出力される各変調方式の位相誤差量を調整す るようにし、相数の多い変調方式から検出した位相誤差量を小さくするときに、特定の変調方式から検出した位相誤差量を大きくすることを特徴とするデジタル信号受信装置。 - 前記キャリア再生手段の復調出力について誤り訂正を施す誤り訂正手段を備えるとき、
前記受信キャリア対雑音電力検出手段は前記誤り訂正手段の誤り訂正量から前記同期検波出力の受信キャリア対雑音電力を検出することを特徴とする請求項５または６に記載のデジタル信号受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000163035A JP3971084B2 (ja) | 2000-05-31 | 2000-05-31 | キャリア再生回路とデジタル信号受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000163035A JP3971084B2 (ja) | 2000-05-31 | 2000-05-31 | キャリア再生回路とデジタル信号受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345869A JP2001345869A (ja) | 2001-12-14 |
| JP3971084B2 true JP3971084B2 (ja) | 2007-09-05 |
Family
ID=18666853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000163035A Expired - Fee Related JP3971084B2 (ja) | 2000-05-31 | 2000-05-31 | キャリア再生回路とデジタル信号受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3971084B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1989751B (zh) * | 2004-07-15 | 2011-07-13 | 汤姆森特许公司 | 改进的载波恢复的系统和方法 |
| JP4229180B2 (ja) * | 2006-12-08 | 2009-02-25 | ソニー株式会社 | 受信装置、制御方法、及びプログラム |
| JP4623182B2 (ja) * | 2008-09-24 | 2011-02-02 | ソニー株式会社 | 受信装置、受信方法、およびプログラム |
| JP5268578B2 (ja) * | 2008-11-13 | 2013-08-21 | キヤノン株式会社 | Ｏｆｄｍ信号伝送装置及びｏｆｄｍ信号伝送方法 |
| JP2012204929A (ja) * | 2011-03-24 | 2012-10-22 | Jvc Kenwood Corp | 受信装置および受信方法 |
-
2000
- 2000-05-31 JP JP2000163035A patent/JP3971084B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345869A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2074974C (en) | Demodulator for digitally modulated wave | |
| JP2879030B2 (ja) | Ｏｆｄｍ送信装置及び受信装置とｏｆｄｍ送信方法及び受信方法 | |
| JPH05347736A (ja) | 多方式対応の受信装置 | |
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| KR100394200B1 (ko) | 직교 위상 복조 회로 | |
| JPH08340359A (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| EP1931098A2 (en) | Setting the gain of a loop filter used for carrier synchronization in a receiver according to the type of quadrature modulation received | |
| JP2000115263A (ja) | ディジタル放送復調装置 | |
| JP3971084B2 (ja) | キャリア再生回路とデジタル信号受信装置 | |
| JP4484355B2 (ja) | 復調装置、放送システム及び放送受信装置 | |
| US7548281B2 (en) | Demodulator circuit for digital television and demodulation method | |
| JPH08265292A (ja) | Ｏｆｄｍ受信装置 | |
| EP1511255B1 (en) | Broadcast satellite digital broadcasting receiver | |
| EP1039710B1 (en) | Carrier reproduction circuit | |
| JP4286287B2 (ja) | 無線通信装置及び復調方法及び周波数偏差補正回路 | |
| JP3438700B2 (ja) | Ｂｓディジタル放送受信装置及びｂｓディジタル放送受信方法 | |
| EP1039711B1 (en) | Digital demodulator | |
| JP4449144B2 (ja) | キャリア再生装置およびその方法と受信装置 | |
| WO1999039486A1 (fr) | Demodulateur numerique | |
| EP0801486B1 (en) | Carrier recovery in a multicarrier receiver | |
| JP2002094585A (ja) | 受信装置、フィルタ回路制御装置およびそれらの方法 | |
| JP3750508B2 (ja) | Ａｆｃ方式 | |
| JP2000286914A (ja) | 搬送波再生装置 | |
| JP3926945B2 (ja) | キャリア再生回路及びキャリア再生方法 | |
| JP3767690B2 (ja) | ダイバーシティ受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070501 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |