JP4623182B2 - 受信装置、受信方法、およびプログラム - Google Patents

受信装置、受信方法、およびプログラム Download PDF

Info

Publication number
JP4623182B2
JP4623182B2 JP2008244786A JP2008244786A JP4623182B2 JP 4623182 B2 JP4623182 B2 JP 4623182B2 JP 2008244786 A JP2008244786 A JP 2008244786A JP 2008244786 A JP2008244786 A JP 2008244786A JP 4623182 B2 JP4623182 B2 JP 4623182B2
Authority
JP
Japan
Prior art keywords
noise
calculating
average value
phase error
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008244786A
Other languages
English (en)
Other versions
JP2010081096A (ja
Inventor
雄一 平山
克文 青木
淳 牧田
英之 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008244786A priority Critical patent/JP4623182B2/ja
Priority to US12/564,971 priority patent/US8340230B2/en
Publication of JP2010081096A publication Critical patent/JP2010081096A/ja
Application granted granted Critical
Publication of JP4623182B2 publication Critical patent/JP4623182B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Circuits Of Receivers In General (AREA)

Description

本発明は、受信装置、受信方法、およびプログラムに関し、特に、受信信号にノイズが含まれる場合に位相同期処理を保護することができるようにした受信装置、受信方法、およびプログラムに関する。
図１は、従来のデジタル放送受信機の構成例を示すブロック図である。
図１のデジタル放送受信機において、チューナ２は、アンテナ１において受信されたＲＦ（Radio Frequency）信号に対して、周波数変換、ＩＱ復調などを施し、その結果得られるＩＱ信号をA/D変換回路３に出力する。
A/D変換回路３は、チューナ２から供給されたＩＱ信号に対してA/D変換を施し、デジタルのＩＱ信号を同期回路４に出力する。
同期回路４は、A/D変換回路３から供給されるＩＱ信号に対して、周波数同期処理、クロック同期処理、フレーム同期処理などの同期処理を行い、その結果得られる各シンボルのＩＱ信号を出力する。
PLL（Phase Locked Loop）回路５は、位相誤差検出器１１、ループフィルタ１２、NCO（Numerically Controlled Oscillator）１３、および位相回転回路１４により構成される。
PLL回路５において、位相誤差検出器１１は、同期回路４から供給される各シンボルのＩＱ信号と、NCO１３からフィードバックされる位相回転量を表す信号とに基づいて、そのシンボルが本来位置する理想点からのずれ量を位相誤差として求める。
具体的には、同期回路４から既知シンボルのＩＱ信号が供給される場合、位相誤差検出器１１は、その既知シンボルのＩＱ信号に基づいて、本来位置する理想点からのずれ量を位相誤差として求める。また、同期回路４からデータシンボルのＩＱ信号が供給される場合、位相誤差検出器１１は、そのデータシンボルのＩＱ信号の硬判定を行い、その結果と硬判定前のＩＱ信号とに基づいて、位相誤差を求める。
そして、位相誤差検出器１１は、その求められた位相誤差と、NCO１３からフィードバックされる位相回転量を表す信号とに基づいて、位相回転回路１４により位相誤差が補正された後も存在する位相誤差を求める。位相誤差検出器１１により求められた位相誤差は、ループフィルタ１２に供給される。
ループフィルタ１２は、アンプ２１、アンプ２２、演算器２３、レジスタ２４、および演算器２５から構成される。ループフィルタ１２は、位相誤差検出器１１から供給される位相誤差をフィルタリングし、そのフィルタリングの結果に応じて、後述するNCO１３を制御する。
具体的には、ループフィルタ１２では、位相誤差に対して、アンプ２１とアンプ２２によって、ループゲインＧ１，Ｇ２が掛けられ、その値が演算器２３とレジスタ２４により積算される。そして、演算器２５により、そのレジスタ２４の出力値と、位相誤差に対してループゲインＧ１のみが掛けられた値との和が、位相補正量として出力される。
NCO１３は、ループフィルタ１２から供給される位相補正量に応じて、所定の位相の信号を発生し、入力シンボルの複素平面上の理想点に対する位相回転量を表す信号として、位相誤差検出器１１と位相回転回路１４に供給する。
位相回転回路１４は、NCO１３からの位相回転量を表す信号に基づいて、同期回路４から供給される各シンボルのＩＱ信号の位相を複素平面上で回転することにより、位相誤差を補正し、出力する。
誤り訂正回路６は、位相回転回路１４からのＩＱ信号に対して誤り訂正処理などを施し、その結果得られる信号を出力する。
また、QPSK（Quadrature Phase Shift Keying）変調された信号を復調する復調装置については、例えば特許文献１に記載されている。
特開昭６２−１７８０４６号公報
図１のデジタル放送受信機において、自動車のイグニッション時に発生するインパルス信号、航空管制等で使用されるレーダーパルス信号、バーストノイズなどが受信信号に含まれる場合、これらの信号（以下、受信ノイズという）が受信時の障害となることがある。
具体的には、受信ノイズが受信信号の周波数帯域に重なると、位相同期処理に悪影響を及ぼす。特にPLL回路５のループゲイン(ループ帯域)を大きく設定している場合、位相誤差検出器１１が受信ノイズの影響で誤った位相誤差を検出すると、ループフィルタ１２とNCO１３により生成される位相回転量を表す信号も誤ったものとなる。その結果、位相回転回路１４により、誤った位相回転量を表す信号に応じてＩＱ信号の位相が回転され、位相同期処理が破綻し易い状況となる。このような場合、再引き込みを行うまでの間、位相同期が外れ、連続したブロックエラーが発生してしまう。
本発明は、このような状況に鑑みてなされたものであり、受信信号にノイズが含まれる場合に位相同期処理を保護することができるようにするものである。
本発明の第１の側面は、クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、短周期の前記位相誤差の絶対値の平均値を演算する短周期演算手段と、長周期の前記位相誤差の絶対値の平均値を演算する長周期演算手段と、前記短周期演算手段により演算された前記平均値が第１の閾値より大きく、かつ、前記長周期演算手段により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出するノイズ検出手段とを備え、前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする受信装置である。
本発明の第１の側面は、受信装置が、クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出ステップと、前記位相誤差検出ステップの処理により検出された位相誤差に基づいて、位相補正量を算出する算出ステップと、短周期の前記位相誤差の絶対値の平均値を演算する短周期演算ステップと、長周期の前記位相誤差の絶対値の平均値を演算する長周期演算ステップと、前記短周期演算ステップの処理により演算された前記平均値が第１の閾値より大きく、かつ、前記長周期演算ステップの処理により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出するノイズ検出ステップとを含み、前記算出ステップでは、前記ノイズ検出ステップの処理により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする受信方法である。
本発明の第１の側面は、クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、短周期の前記位相誤差の絶対値の平均値を演算する短周期演算手段と、長周期の前記位相誤差の絶対値の平均値を演算する長周期演算手段と、前記短周期演算手段により演算された前記平均値が第１の閾値より大きく、かつ、前記長周期演算手段により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出するノイズ検出手段とを備え、前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする受信装置として、コンピュータを機能させるためのプログラムである。
本発明の第１の側面においては、クロック同期処理後の受信信号を用いて、受信信号の位相誤差が検出され、位相誤差に基づいて位相補正量が算出され、短周期の位相誤差の絶対値の平均値が演算され、長周期の位相誤差の絶対値の平均値が演算され、短周期の平均値が第１の閾値より大きく、かつ、長周期の平均値が第２の閾値より小さい場合、受信信号に含まれるノイズが検出される。但し、ノイズが検出された場合には、位相補正量の算出に用いるパラメータを変更することにより、位相補正量が小さくされる。
本発明の第２の側面は、クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、前記クロック同期処理後の受信信号の電力を計算する電力計算手段と、前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の短周期の移動平均値を演算する移動平均手段と、前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の長周期の平均値を演算する平均手段と、前記移動平均手段により演算された前記移動平均値が第１の閾値より大きく、かつ、前記平均手段により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出する第１のノイズ検出手段とを備え、前記算出手段は、前記第１のノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする受信装置である。
本発明の第２の側面は、受信装置が、クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出ステップと、前記位相誤差検出ステップの処理により検出された位相誤差に基づいて、位相補正量を算出する算出ステップと、前記クロック同期処理後の受信信号の電力を計算する電力計算ステップと、前記電力計算ステップの処理により計算された前記電力と前記電力の平均値との差分の絶対値の短周期の移動平均値を演算する移動平均ステップと、前記電力計算ステップの処理により計算された前記電力と前記電力の平均値との差分の絶対値の長周期の平均値を演算する平均ステップと、前記移動平均ステップの処理により演算された前記移動平均値が第１の閾値より大きく、かつ、前記平均ステップの処理により演算された前記平均値が第２の閾値より小さい場合、前記ノイズを検出するノイズ検出ステップとを含み、前記算出ステップでは、前記ノイズ検出ステップの処理により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする受信方法である。
本発明の第２の側面は、クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、前記クロック同期処理後の受信信号の電力を計算する電力計算手段と、前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の短周期の移動平均値を演算する移動平均手段と、前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の長周期の平均値を演算する平均手段と、前記移動平均手段により演算された前記移動平均値が第１の閾値より大きく、かつ、前記平均手段により演算された前記平均値が第２の閾値より小さい場合、前記ノイズを検出するノイズ検出手段とを備え、前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする受信装置として、コンピュータを機能させるためのプログラムである。
本発明の第２の側面においては、クロック同期処理後の受信信号を用いて、受信信号の位相誤差が検出され、検出された位相誤差に基づいて、位相補正量が算出され、クロック同期処理後の受信信号の電力が計算され、計算された電力と電力の平均値との差分の絶対値の短周期の移動平均値が演算され、計算された電力と電力の平均値との差分の絶対値の長周期の平均値が演算され、演算された移動平均値が第１の閾値より大きく、かつ、演算された平均値が第２の閾値より小さい場合、受信信号に含まれるノイズが検出される。但し、ノイズが検出された場合には、位相補正量の算出に用いるパラメータを変更することにより、位相補正量が小さくされる。
以上のように、本発明によれば、受信信号にノイズが含まれる場合に位相同期処理を保護することができる。
＜１．第１の実施の形態＞
［受信機の構成例］
図２は、本発明を適用した受信機の第１の実施の形態の構成例を示すブロック図である。
図２に示す構成のうち、図１の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図２の受信機４０の構成は、主に、ノイズ検出器５１が設けられている点、同期回路４の代わりに同期回路４１が設けられ、アンプ２１の代わりにアンプ６１が設けられている点が図１の構成と異なる。
詳細には、受信機４０においては、同期回路４１が、図１の同期回路４と同様に、A/D変換回路３から供給されるＩＱ信号に対して、周波数同期処理、クロック同期処理、フレーム同期処理などの同期処理を行い、その結果得られる各シンボルのＩＱ信号を出力する。また、同期回路４１が、フレームのヘッダのＩＱ信号を参照して、各シンボルの変調方式を検出し、PLL回路４２のノイズ検出器５１に供給する。
ノイズ検出器５１は、位相誤差検出器１１とループフィルタ５２のアンプ６１（後述する）に接続され、受信信号に受信ノイズが含まれる場合に通常より位相誤差が大きくなることを用いて、受信ノイズを検出する。
具体的には、ノイズ検出器５１は、位相誤差検出器１１から出力される位相誤差と、同期回路４１から供給される変調方式とに基づいて、受信信号に受信ノイズが含まれていることを検出する。そして、ノイズ検出器５１は、受信ノイズの検出の有無を表す検出フラグをアンプ６１に供給する。なお、ノイズ検出器５１の詳細については、後述する図３を参照して説明する。
ループフィルタ５２では、アンプ６１が、ノイズ検出器５１から供給される、検出結果として受信ノイズの検出の有りを表す検出フラグの頻度に応じて、位相補正量の算出に用いられるパラメータとしてのループゲインＧ１を変更する。
［ノイズ検出器の詳細構成例］
図３は、図２のノイズ検出器５１の詳細構成例を示すブロック図である。
図３において、ノイズ検出器５１は、変調方式判別回路８１、絶対値演算器８２、設定回路８３、単純平均回路８４および８６、比較器８５および８７、並びに、アンド回路８８により構成される。
変調方式判別回路８１は、同期回路４１から供給される変調方式が、所定の変調方式であるかどうかを判定し、その判定結果を表す判定フラグを単純平均回路８４に供給する。
絶対値演算器８２は、位相誤差検出器１１から供給される位相誤差の絶対値を演算し、単純平均回路８４に供給する。
設定回路８３は、予め記憶している、単純平均回路８４,８６による平均の範囲としてのシンボル数を単純平均回路８４,８６に供給する。なお、単純平均回路８６のシンボル数は、単純平均回路８４のシンボル数に比べて十分多い。例えば、単純平均回路８４のシンボル数は、数シンボルから数十シンボルであり、単純平均回路８６のシンボル数は、数百シンボルから数千シンボルである。また、設定回路８３は、予め記憶している、比較器８５，８７の判定に用いられる閾値を比較器８５，８７に供給する。
単純平均回路８４は、変調方式判別回路８１から供給される判定フラグに基づいて、単純平均を行うかどうかを判定する。即ち、変調方式ごとに位相誤差は異なるため、単純平均回路８４は、１種類の変調方式のシンボルに注目して単純平均を行い、受信ノイズの検出に用いられるようにする。
なお、注目される変調方式がデータシンボルの変調方式である場合、伝送時間の大半をデータシンボルが占めるため、受信ノイズを逃がすことはないが、後述するように、位相雑音が大きい環境では、受信ノイズが誤検出されることがある。
一方、注目される変調方式が既知シンボルの変調方式である場合、位相雑音が大きい環境であっても受信ノイズが高い精度で検出されるが、既知シンボルの伝送時間に占める割合は小さいため、受信ノイズを逃がすことがある。
単純平均回路８４は、単純平均を行うと判定した場合、絶対値演算器８２から供給される位相誤差の絶対値の短周期の平均値を求める。具体的には、単純平均回路８４は、設定回路８３から供給されるシンボル数ごとの、絶対値演算器８２から供給される位相誤差の絶対値の平均値を求める。
例えば、設定回路８３からのシンボル数が６４シンボルである場合、単純平均回路８４は、まず、０番目から６３番目に入力されたシンボルの位相誤差の絶対値の平均値を求める。次に、６４番目から１２７番目に入力されたシンボルの位相誤差の絶対値の平均値を求める。以降も同様にして、６４シンボルごとに位相誤差の絶対値の平均値を求める。
比較器８５は、単純平均回路８４により求められた位相誤差の絶対値の平均値が、設定回路８３から供給される閾値より大きいかどうかを判定する。位相誤差の絶対値の平均値が閾値より大きいと判定された場合、比較器８５は、位相誤差の変動のピークを検出し、ピーク検出信号をアンド回路８８に供給する。
単純平均回路８６は、設定回路８３から供給される、単純平均回路８４のシンボル数より十分多いシンボル数ごとの、単純平均回路８４により求められた位相誤差の絶対値の平均値の平均値を求める。これにより、単純平均回路８６では、単純平均回路８４に比べて十分長い周期で位相誤差の絶対値の平均値が求められる。従って、この平均値により、位相誤差のノイズフロアの大きさがわかる。
比較器８７は、単純平均回路８６により求められた位相誤差の絶対値の平均値が、設定回路８３から供給される閾値より小さいかどうかを判定する。比較器８７は、位相誤差の絶対値の平均値が閾値より小さいと判定した場合、即ちノイズフロアが小さい場合、アンド回路８８に有効信号を供給することによりピーク検出信号を有効にする。
一方、比較器８７は、位相誤差の絶対値の平均値が閾値以上であると判定した場合、即ちノイズフロアが大きい場合、アンド回路８８に有効信号を供給しないことにより、ピーク検出信号を無効にする。
アンド回路８８は、比較器８５からピーク検出信号が供給されるとともに、比較器８７から有効信号が供給された場合、受信信号に受信ノイズが含まれていることを検出し、検出結果として受信ノイズの有りを表す検出フラグをアンプ６１に供給する。また、アンド回路８８は、それ以外の場合、検出結果として受信ノイズの無しを表す検出フラグをアンプ６１に供給する。
次に、図４および図５を参照して、ノイズ検出器５１による受信ノイズの検出について説明する。
まず、図４を参照して、ノイズフロアが小さい場合について説明する。
ノイズフロアが小さい場合、即ち位相雑音が小さい場合、図４Ａに示すように、単純平均回路８４により求められた位相誤差の絶対値の平均値は、突出したピーク時だけ閾値より大きくなる。従って、比較器８５は、単純平均回路８４により求められた位相誤差の絶対値の平均値が閾値より大きいことを検出することにより、受信ノイズを正確に検出することができる。
また、この場合、図４Ｂに示すように、単純平均回路８６により求められた位相誤差の絶対値の平均値は、比較的小さい。従って、比較器８７は、単純平均回路８６により求められた位相誤差の絶対値の平均値が閾値より小さい場合、ノイズフロアが小さいと判定し、比較器８５のピーク検出信号を有効にする。これにより、ノイズフロアが小さく、受信ノイズを正確に検出することができる場合、比較器８５による検出結果が、受信ノイズの検出結果となり、その検出結果を表す検出フラグがアンプ６１に出力される。
次に、図５を参照して、ノイズフロアが大きい場合について説明する。
ノイズフロアが大きい場合、即ち位相雑音が大きい場合、図５Ａに示すように、単純平均回路８４により求められた位相誤差の絶対値の平均値は、大部分において閾値より大きくなる。従って、単純平均回路８４により求められた位相誤差の絶対値の平均値が閾値より大きい場合であっても、その平均値は受信ノイズによるピークではなく、位相雑音などによるものであることがある。その結果、比較器８５は、位相雑音などによる位相誤差の変動を、受信ノイズによる位相誤差の変動のピークとして誤検出することがある。
また、この場合、図５Ｂに示すように、単純平均回路８６により求められた位相誤差の絶対値の平均値は、比較的大きい。従って、比較器８５は、単純平均回路８６により求められた位相誤差の絶対値の平均値が閾値以上である場合、ノイズフロアが大きいと判定し、比較器８５のピーク検出信号を無効にする。これにより、ノイズフロアが大きく、受信ノイズを誤検出する可能性がある場合、比較器８５による検出結果が無効になり、検出結果として受信ノイズの検出の無しを表す検出フラグが、アンプ６１に出力される。
［受信機の動作］
次に、以上のような構成を有する受信機４０の動作について説明する。
はじめに、図６のフローチャートを参照して、受信機４０の受信処理について説明する。
各ステップの処理は、番号順に行われるだけでなく、適宜、他のステップの処理と並行して、または前後して行われる。
ステップＳ１１において、チューナ２は、アンテナ１において受信されたRF信号に対して、周波数変換、ＩＱ復調などを施し、ＩＱ信号を生成する。
ステップＳ１２において、A/D変換回路３は、チューナ２により生成されたＩＱ信号に対してA/D変換を施し、デジタルのＩＱ信号を同期回路４１に出力する。
ステップＳ１３において、同期回路４１は、A/D変換回路３から供給されるＩＱ信号に対して、周波数同期処理、クロック同期処理、フレーム同期処理などを行い、その結果得られる各シンボルのＩＱ信号を出力する。
ステップＳ１４において、同期回路４１は、フレームのヘッダのＩＱ信号を参照して、各シンボルの変調方式を検出し、PLL回路４２のノイズ検出器５１に供給する。
ステップＳ１５において、位相誤差検出器１１は、同期回路４１から供給される各シンボルのＩＱ信号と、NCO１３からフィードバックされる位相回転量を表す信号とに基づいて、そのシンボルが本来位置する理想点からのずれ量を位相誤差として求める。
ステップＳ１６において、ノイズ検出器５１は、受信ノイズを検出するノイズ検出処理を行う。このノイズ検出処理の詳細は、後述する図７のフローチャートを参照して説明する。
ステップＳ１７において、ループフィルタ５２のアンプ６１は、ノイズ検出器５１から受信ノイズの検出の有りを表す検出フラグが供給される頻度が閾値以上であるかどうかを判定する。例えば、アンプ６１は、所定の時間ごとの、受信ノイズの検出の有りを表す検出フラグが供給される回数をカウントし、そのカウント値が閾値以上であるかどうかを判定する。
ステップＳ１７でノイズ検出器５１から受信ノイズの検出の有りを表す検出フラグが供給される頻度が閾値以上であると判定された場合、ステップＳ１８において、アンプ６１は、比較的長い所定の時間だけループゲインＧ１を絞り、位相補正量を小さくする。即ち、アンプ６１は、所定の時間だけ位相誤差の検出の感度を下げる。
これにより、NCO１３が出力する位相回転量を表す信号が、受信ノイズの影響を受けないようにし、位相同期処理を保護することができる。その結果、位相同期処理が破綻せず、安定した復調同期処理を維持することができる。ステップＳ１８の処理後、処理はステップＳ１９に進む。
一方、ステップＳ１７で、ノイズ検出器５１から受信ノイズの検出の有りを表す検出フラグが供給される頻度が閾値以上ではないと判定された場合、ステップＳ１８の処理がスキップされ、処理はステップＳ１９に進む。
ステップＳ１９において、ループフィルタ５２は位相補正量を求める。具体的には、ループフィルタ５２において、アンプ６１，２２が、位相誤差に対してループゲインＧ１，Ｇ２を掛け、演算器２３とレジスタ２４が、その値を積算する。そして、演算器２５は、そのレジスタ２４の出力値と、位相誤差に対してループゲインＧ１のみが掛けられた値との和を、位相補正量として求める。
ステップＳ２０において、NCO１３は、ループフィルタ５２により求められる位相補正量に応じて、所定の位相の信号を発生し、入力シンボルの複素平面上の理想点に対する位相回転量を表す信号として、位相誤差検出器１１と位相回転回路１４に出力する。
ステップＳ２１において、位相回転回路１４は、NCO１３からの位相回転量を表す信号に基づいて、同期回路４１から供給される各シンボルのＩＱ信号の位相を複素平面で回転することにより、位相誤差を補正し、出力する。
ステップＳ２２において、誤り訂正回路６は、位相回転回路１４からのＩＱ信号に対して誤り訂正処理などを施し、その結果得られる信号を出力する。
以上の処理が、信号の受信を行っている間、受信機４０により繰り返される。
次に、図７のフローチャートを参照して、図６のステップＳ１６のノイズ検出処理について説明する。なお、シンボル数と閾値は、信号の受信開始時に、設定回路８３から単純平均回路８４および８６、並びに、比較器８５および８７に供給されているものとする。
ステップＳ４１において、ノイズ検出器５１の変調方式判別回路８１（図３）は、同期回路４１から供給される変調方式が、所定の変調方式であるかどうかを判定し、その判定結果を表す判定フラグを単純平均回路８４に供給する。
ステップＳ４２において、絶対値演算器８２は、位相誤差検出器１１から供給される位相誤差の絶対値を演算し、単純平均回路８４に供給する。
ステップＳ４３において、単純平均回路８４は、変調方式判別回路８１から供給される判定フラグに基づいて、変調方式が所定の変調方式であるかどうかを判定する。ステップＳ４３で変調方式が所定の変調方式ではないと判定された場合、単純平均回路８４は、単純平均を行わないと判定し、ノイズ検出処理を終了する。そして、処理は図６のステップＳ１７に進む。
一方、ステップＳ４３で変調方式が所定の変調方式であると判定された場合、単純平均回路８４は、単純平均を行うと判定し、処理はステップＳ４４に進む。ステップＳ４４において、単純平均回路８４は、設定回路８３から供給されるシンボル数ごとの、絶対値演算器８２から供給される位相誤差の絶対値の平均値を求める。
ステップＳ４５において、比較器８５は、単純平均回路８４により求められた位相誤差の絶対値の平均値が、設定回路８３から供給される閾値より大きいかどうかを判定する。ステップＳ４５で位相誤差の絶対値の平均値が閾値より大きいと判定された場合、ステップＳ４６において、比較器８５は、ピーク検出信号をアンド回路８８に出力し、処理はステップＳ４７に進む。
一方、ステップＳ４５で位相誤差の絶対値の平均値が閾値より大きくはないと判定された場合、ステップＳ４６の処理がスキップされ、処理はステップＳ４７に進む。
ステップＳ４７において、単純平均回路８６は、設定回路８３から供給されるシンボル数ごとの、単純平均回路８４により求められた位相誤差の絶対値の平均値の平均値を求める。
ステップＳ４８において、比較器８７は、単純平均回路８６により求められた位相誤差の絶対値の平均値の平均値が、設定回路８３から供給される閾値より小さいかどうかを判定する。ステップＳ４８で位相誤差の絶対値の平均値の平均値が閾値より小さいと判定された場合、ステップＳ４９において、比較器８７はアンド回路８８に有効信号を出力し、処理はステップＳ５０に進む。
一方、ステップＳ４８で位相誤差の絶対値の平均値の平均値が閾値より小さくはないと判定された場合、ステップＳ４９の処理がスキップされ、処理はステップＳ５０に進む。
ステップＳ５０において、アンド回路８８は、比較器８５からピーク検出信号が供給されるとともに、比較器８７から有効信号が供給されたかどうかを判定する。ステップＳ５０でピーク検出信号が供給されるとともに有効信号が供給されたと判定された場合、ステップＳ５１において、アンド回路８８は、受信ノイズの有りを表す検出フラグをアンプ６１に出力する。そして、ノイズ検出処理は終了し、処理は図６のステップＳ１７に進む。
また、ステップＳ５０でピーク検出信号が供給されるとともに有効信号が供給されていないと判定された場合、ステップＳ５２において、アンド回路８８は、受信ノイズの無しを表す検出フラグをアンプ６１に出力する。そして、ノイズ検出処理は終了し、処理は図６のステップＳ１７に進む。
なお、上述した説明では、比較器８５における閾値は、設定回路８３に予め記憶されている所定の閾値としたが、閾値は、ノイズフロアに応じて変更されるようにしてもよい。
＜２．第２の実施の形態＞
［受信機の構成例］
図８は、本発明を適用した受信機の第２の実施の形態の構成例を示すブロック図である。
図８に示す構成のうち、図１の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図８の受信機１００の構成は、主に、FIFO（First-In First-Out）メモリ１０１とノイズ検出器１０２が設けられている点、アンプ２１の代わりにアンプ１２１が設けられている点が図１の構成と異なる。
詳細には、受信機１００においては、FIFOメモリ１０１が同期回路４と、PLL回路１０３の位相誤差検出器１１の間に設けられる。FIFOメモリ１０１は、同期回路４から供給されるＩＱ信号を遅延させ、位相誤差検出器１１に供給する。なお、FIFOメモリ１０１の遅延時間は、同一のシンボルについて、ノイズ検出器１０２からの検出フラグと位相誤差検出器１１からの位相誤差が同時にアンプ１２１に入力されるように設定される。
ノイズ検出器１０２は、同期回路４とループフィルタ１１１のアンプ１２１に接続され、受信信号に受信ノイズが含まれる場合に位相同期処理前のクロック同期処理されたＩＱ信号の電力が平均電力から大きくずれることを用いて受信ノイズを検出する。
具体的には、ノイズ検出器１０２は、同期回路４から供給されるＩＱ信号の電力を求め、その電力を用いて受信ノイズを検出する。そして、ノイズ検出器１０２は、受信ノイズの検出の有無を表す検出フラグをアンプ１２１に供給する。なお、ノイズ検出器１０２の詳細については、後述する図９を参照して説明する。
ループフィルタ１１１では、アンプ１２１が、ノイズ検出器１０２から供給される、検出結果として受信ノイズの検出の有りを表す検出フラグに応じて、その検出フラグとともに入力された位相誤差に対応するシンボル区間のループゲインＧ１を変更する。
以上のように、受信機１００では、位相誤差検出器１１の前段にノイズ検出器１０２が設けられているので、FIFOメモリ１０１でＩＱ信号を遅延させることにより、ノイズ検出器１０２で受信ノイズが検出されたシンボルの位相誤差に対して、ループゲインＧ１を絞ることができる。従って、アンプ１２１では、受信ノイズが検出されたシンボル区間だけループゲインＧ１を絞ることにより、位相同期処理の破綻を防止することができる。
また、受信機１００では、ＩＱ信号の電力を用いて受信ノイズを検出するので、位相雑音が大きい場合においても、受信ノイズを検出し、位相同期処理を保護することができる。
［ノイズ検出器の詳細構成例］
図９は、図８のノイズ検出器１０２の詳細構成例を示すブロック図である。
図９において、ノイズ検出器１０２は、電力計算回路１５１、平均回路１５２、演算器１５３、絶対値演算器１５４、移動平均回路１５５、設定回路１５６、比較器１５７および１５９、平均回路１５８、アンド回路１６０、および検出保護回路１６１により構成される。
電力計算回路１５１は、演算器１７１乃至１７３により構成され、各シンボルのＩＱ信号の電力を計算する。具体的には、演算器１７１は、各シンボルのＩＱ信号のうちのＩ成分どうしを乗算し、演算器１７２は、ＩＱ信号のうちのＱ成分どうしを乗算する。演算器１７３は、演算器１７１による乗算結果と演算器１７２による乗算結果を加算し、その結果得られる各シンボルの電力を平均回路１５２と演算器１５３に供給する。
平均回路１５２は、IIR（Infinite Impulse Response）フィルタなどにより構成される。平均回路１５２は、数千シンボルごとに、演算器１７３から供給される電力の平均値を求め、演算器１５３に供給する。
演算器１５３は、演算器１７３から供給される各シンボルの電力から、平均回路１５２から供給される平均値を減算し、各シンボルの電力の平均値との差分を求める。絶対値演算器１５４は、演算器１５３により求められた差分の絶対値（以下、電力差分絶対値という）を求め、移動平均回路１５５と平均回路１５８に供給する。
移動平均回路１５５は、絶対値演算器１５４から供給される電力差分絶対値の移動平均値を求める。例えば、４シンボルの移動平均値を求める場合、移動平均回路１５５は、まず１乃至４番目に入力されたシンボルの電力差分絶対値の平均値を移動平均値として求め、次に２乃至５番目に入力されたシンボルの電力差分絶対値の平均値を移動平均値として求める。以降も同様に、１シンボルずつずらして、４シンボルごとの電力差分絶対値の平均値が求められ、移動平均値とされる。
設定回路１５６は、予め記憶されている、比較器１５７における閾値を比較器１５７に供給し、比較器１５９における閾値を比較器１５９に供給する。
比較器１５７は、移動平均回路１５５により求められた移動平均値が、設定回路１５６から供給される閾値より大きいかどうかを判定する。移動平均値が閾値より大きいと判定された場合、比較器１５７は、平均電力からのずれのピークを検出し、ピーク検出信号をアンド回路１６０に供給する。
平均回路１５８は、IRRフィルタなどにより構成され、数千シンボルごとに、絶対値演算器１５４から供給される電力差分値絶対値の平均値を求める。この電力差分絶対値の平均値により定常的な電力の振幅の変動がわかる。
比較器１５９は、平均回路１５８により求められた電力差分絶対値の平均値が、設定回路１５６から供給される閾値より小さいかどうかを判定する。比較器１５９は、電力差分値の平均値が閾値より小さいと判定した場合、即ち電力の振幅の変動が定常的に小さい場合、アンド回路１６０に有効信号を供給することによりピーク検出信号を有効にする。
一方、比較器１５９は、電力差分値の平均値が閾値以上であると判定した場合、即ち電力の振幅の変動が定常的に大きい場合、アンド回路１６０に有効信号を供給しないことにより、ピーク検出信号を無効にする。
アンド回路１６０は、比較器１５７からピーク検出信号が供給されるとともに、比較器１５９から有効信号が供給された場合、受信信号に受信ノイズが含まれていることを検出し、検出パルスを出力する。
検出保護回路１６１は、アンド回路１６０から供給される検出パルスの頻度を制限するとともに、検出パルス幅を引き伸ばす。そして、検出保護回路１６１は、その結果得られる信号を、検出結果を表す検出フラグとしてアンプ１２１に出力する。なお、検出フラグの検出パルス区間は、受信ノイズの有りという検出結果を表し、検出パルス以外の区間は、受信ノイズの無しという検出結果を表す。
以上のように、検出保護回路１６１は、検出パルスの頻度を制限するので、寄生発振のように、電力差分絶対値の平均値には表れない範囲の周波数で、電力の振幅が変動する場合に、受信ノイズの誤検出の影響を弱めることができる。
次に、図１０乃至図１２を参照して、ノイズ検出器１０２による受信ノイズの検出について説明する。
まず、図１０を参照して、同期回路４から出力されるＩＱ信号について説明する。
図１０Ａに示すように、受信信号に受信ノイズが含まれていない場合、ＩＱ信号は、複素平面において単位円上に並べられる。一方、受信信号に受信ノイズが含まれている場合、ＩＱ信号は、複素平面において、受信ノイズの部分だけが突出した単位円状に並べられる。従って、この場合、演算器１５３では、単位円から突出した部分の単位円からの最短距離（例えば、図中ｄ）が、受信ノイズの電力の平均値との差分として求められる。
次に、図１１を参照して、ＩＱ信号の電力の定常的な振幅変動が小さい場合の受信ノイズの検出について説明する。
ＩＱ信号の電力の定常的な振幅変動が小さい場合、即ち、受信信号のS/N比が高い場合、図１１Ａに示すように、移動平均回路１５５により求められた電力差分絶対値の移動平均値は、突出したピーク時だけ閾値より大きくなる。従って、比較器１５７は、移動平均回路１５５により求められた電力差分絶対値の移動平均値が閾値より大きいことを検出することにより、受信ノイズを正確に検出することができる。
また、この場合、図１１Ｂに示すように、平均回路１５８により求められた電力差分絶対値の平均値は、比較的小さい。従って、比較器１５９は、平均回路１５８により求められた電力差分絶対値の平均値が閾値より小さい場合、ＩＱ信号の電力の定常的な振幅変動が小さいと判定し、比較器１５７のピーク検出信号を有効にする。これにより、ＩＱ信号の電力の定常的な振幅変動が小さく、受信ノイズを正確に検出することができる場合、比較器１５７による検出結果が、受信ノイズの検出結果となる。
次に、図１２を参照して、ＩＱ信号の電力の定常的な振幅変動が大きい場合について説明する。
ＩＱ信号の電力の定常的な振幅変動が大きい場合、即ち受信信号のS/N比が低い場合、図１２Ａに示すように、移動平均回路１５５により求められた電力差分絶対値の移動平均値は、大部分において閾値より大きくなる。従って、移動平均回路１５５により求められた電力差分絶対値の移動平均値が閾値より大きい場合であっても、その移動平均値は受信ノイズによるピークではないことがある。その結果、比較器１５７は、受信ノイズによらない平均電力からのずれを、受信ノイズによる平均電力からのずれのピークとして誤検出することがある。
また、この場合、図１２Ｂに示すように、平均回路１５８により求められた電力差分絶対値の平均値は、比較的大きい。従って、比較器１５９は、平均回路１５８により求められた電力差分絶対値の平均値が閾値以上である場合、ＩＱ信号の電力の定常的な振幅変動が大きいと判定し、比較器１５７のピーク検出信号を無効にする。これにより、ＩＱ信号の電力の定常的な振幅変動が大きく、受信ノイズを誤検出することがある場合、比較器１５７による検出結果が無効になり、検出保護回路１６１に検出パルスが出力されない。
［受信機の動作］
次に、以上のような構成を有する受信機１００の動作について説明する。
はじめに、図１３のフローチャートを参照して、受信機１００の受信処理について説明する。
図１３のステップＳ６１乃至Ｓ６３の処理は、図６のステップＳ１１乃至Ｓ１３の処理と同様であるので、説明は省略する。
ステップＳ６４において、FIFOメモリ１０１は、同期回路４から供給されるＩＱ信号を遅延させる。ステップＳ６５において、ノイズ検出器１０２は、同期回路４から供給されるＩＱ信号を用いてノイズを検出するノイズ検出処理を行う。このノイズ検出処理の詳細は、後述する図１４のフローチャートを参照して説明する。
ステップＳ６６において、位相誤差検出器１１は、FIFOメモリ１０１からの遅延された各シンボルのＩＱ信号と、NCO１３からの位相回転量を表す信号とに基づいて、そのシンボルが本来位置する理想点からのずれ量を位相誤差として求める。
ステップＳ６７において、ループフィルタ１１１のアンプ１２１は、ノイズ検出器１０２から受信ノイズの検出の有りを表す検出フラグが供給されたかどうかを判定する。ステップＳ６７で受信ノイズの検出の有りを表す検出フラグが供給されたと判定された場合、ステップＳ６８において、アンプ１２１は、現在のシンボル期間だけループゲインＧ１を絞り、位相誤差の検出の感度を下げる。
これにより、NCO１３が出力する位相回転量を表す信号が、受信ノイズの影響を受けないようにし、位相同期処理を保護することができる。その結果、位相同期処理が破綻せず、安定した復調同期処理を維持することができる。ステップＳ６８の処理後、処理はステップＳ６９に進む。
一方、ステップＳ６７で受信ノイズの検出の有りを表す検出フラグが供給されていないと判定された場合、ステップＳ６８の処理がスキップされ、処理はステップＳ６９に進む。
ステップＳ６９乃至Ｓ７２の処理は、図６のステップＳ１９乃至Ｓ２２の処理と同様であるので、説明は省略する。
以上の処理が、信号の受信を行っている間、受信機１００により繰り返される。
次に、図１４のフローチャートを参照して、図１３のステップＳ６５のノイズ検出処理について説明する。なお、閾値は、信号の受信開始時に、設定回路１５６から比較器１５７および１５９に供給されているものとする。
ステップＳ９１において、ノイズ検出器１０２の電力計算回路１５１（図９）は、同期回路４から供給される各シンボルのＩＱ信号の電力を計算する。ステップＳ９２において、平均回路１５２は、数千シンボルごとに、電力計算回路１５１から供給される電力の平均値を求め、演算器１５３に供給する。
ステップＳ９３において、演算器１５３は、演算器１７３から供給される各シンボルの電力から、平均回路１５２から供給される平均値を減算し、各シンボルの電力の平均値との差分を求める。
ステップＳ９４において、絶対値演算器１５４は、演算器１５３により求められた差分から電力差分絶対値を求め、移動平均回路１５５と平均回路１５８に供給する。ステップＳ９５において、移動平均回路１５５は、絶対値演算器１５４から供給される電力差分絶対値の移動平均値を求める。ステップＳ９６において、比較器１５７は、移動平均回路１５５により求められた移動平均値が、設定回路１５６から供給される閾値より大きいかどうかを判定する。
ステップＳ９６で移動平均値が閾値より大きいと判定された場合、ステップＳ９７において、比較器１５７は、平均電力からのずれのピークを検出し、ピーク検出信号をアンド回路１６０に出力する。そして処理はステップＳ９８に進む。
一方、ステップＳ９６で移動平均値が閾値より大きくはないと判定された場合、ステップＳ９７の処理がスキップされ、処理はステップＳ９８に進む。
ステップＳ９８において、平均回路１５８は、数千シンボルごとに、絶対値演算器１５４から供給される電力差分値絶対値の平均値を求める。ステップＳ９９において、比較器１５９は、平均回路１５８により求められた電力差分絶対値の平均値が、設定回路１５６から供給される閾値より小さいかどうかを判定する。
ステップＳ９９で電力差分絶対値の平均値が閾値より小さいと判定された場合、ステップＳ１００において、比較器１５９は有効信号をアンド回路１６０に出力し、処理はステップＳ１０１に進む。
また、ステップＳ９９で電力差分絶対値の平均値が閾値より小さくはないと判定された場合、ステップＳ１００の処理がスキップされ、処理はステップＳ１０１に進む。
ステップＳ１０１において、アンド回路１６０は、比較器１５７からピーク検出信号が供給されるとともに、比較器１５９から有効信号が供給されたかどうかを判定する。ステップＳ１０１でピーク検出信号が供給されるとともに有効信号が供給されたと判定された場合、ステップＳ１０２において、アンド回路１６０は検出パルスを出力する。
一方、ステップＳ１０１でピーク検出信号が供給されるとともに有効信号が供給されていないと判定された場合、ステップＳ１０２の処理がスキップされ、ステップＳ１０３に進む。
ステップＳ１０３において、検出保護回路１６１は、アンド回路１６０から供給される検出パルスの頻度を制限するとともに、検出パルス幅を引き伸ばす。
ステップＳ１０４において、検出保護回路１６１は、ステップＳ１０３の処理の結果得られる信号を検出フラグとしてアンプ１２１に出力する。そして、ノイズ検出処理は終了し、処理は図１３のステップＳ６６に進む。
＜３．第３の実施の形態＞
［受信機の構成例］
図１５は、本発明を適用した受信機の第３の実施の形態の構成例を示すブロック図である。
図１５に示す構成のうち、図２や図８の構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。
図１５の受信機２００の構成は、実質的に、図２の受信機４０と図８の受信機１００が合体され、共通部分が共通化されたものである。
具体的には、図１５の受信機２００の構成は、主に、FIFOメモリ１０１並びにノイズ検出器１０２および２１１が設けられている点、同期回路４の代わりに同期回路４１が設けられ、アンプ２１の代わりにアンプ２３１が設けられている点が図１の構成と異なる。
詳細には、受信機２００においては、ノイズ検出器２１１が、位相誤差検出器１１とループフィルタ２１２のアンプ２３１に接続するだけでなく、ノイズ検出器１０２にも接続されている。ノイズ検出器２１１は、図２のノイズ検出器５１と同様に、受信信号に受信ノイズが含まれる場合に通常より位相誤差が大きくなることを用いて、受信ノイズを検出する。
但し、ノイズ検出器２１１は、ノイズ検出器１０２から受信ノイズの検出の有りを表す検出フラグが供給されるときには、受信ノイズの検出を行わない。これにより、長期間の受信ノイズの検出にはノイズ検出器２１１を用い、短期間の受信ノイズの検出にはノイズ検出器１０２を用いることができる。この理由について以下に説明する。
上述したように、ノイズ検出器１０２では、検出保護回路１６１において検出パルスの頻度を制限している。従って、受信ノイズが長期間検出される場合、即ち長期間の受信ノイズがある場合には、検出フラグは受信ノイズの検出の有りを表さなくなり、ノイズ検出器２１１が受信ノイズを検出するようになる。これに対して、受信ノイズが短期間検出される場合、即ち短期間の受信ノイズがある場合には、検出フラグが受信ノイズの検出の有りを表すため、ノイズ検出器２１１による検出は行われない。
以上のように、受信機２００では、長期間の受信ノイズの検出には、受信ノイズが検出された場合に所定の時間だけループゲインＧ１を絞るノイズ検出器２１１が用いられるので、位相同期処理を維持できる。これに対して、長期間の受信ノイズの検出に、受信ノイズが検出された場合に常にシンボル区間のループゲインＧ１を絞るノイズ検出器１０２が用いられると、ループゲインＧ１が絞り続けられることになり、位相同期処理が不安定になる。
ループフィルタ２１２では、アンプ２３１が、ノイズ検出器２１１から供給される、検出結果として受信ノイズの検出の有りを表す検出フラグの頻度に応じて、ループゲインＧ１を変更する。また、アンプ２３１は、ノイズ検出器１０２から供給される、検出結果として受信ノイズの検出の有りを表す検出フラグに応じて、ループゲインＧ１を変更する。
以上のような構成により、受信機２００は、ノイズ検出器２１１とノイズ検出器１０２の両方を用いるので、いずれか一方を用いる場合に比べて、より厳しい外乱環境（位相雑音が大きい環境、寄生発振環境など）においても、受信ノイズを検出することができる。その結果、より厳しい環境において受信ノイズが存在する場合であっても、安定した復調同期処理を維持することができる。
［受信機の動作］
次に、以上のような構成を有する受信機２００の動作について説明する。
図１６のフローチャートを参照して、受信機２００の受信処理について説明する。
図１６において、ステップＳ１２１乃至Ｓ１２４の処理は、図６のステップＳ１１乃至Ｓ１４の処理と同様であり、ステップＳ１２５乃至Ｓ１２７の処理は、図１３のステップＳ６４乃至Ｓ６６の処理と同様であるので、説明は省略する。
ステップＳ１２８において、ノイズ検出器２１１は、ノイズ検出器１０２から受信ノイズの検出の有りを表す検出フラグが供給されたかどうかを判定する。ステップＳ１２８で受信ノイズの検出の有りを表す検出フラグが供給されていないと判定された場合、ステップＳ１２９において、ノイズ検出器２１１は、図７のノイズ検出処理を行う。
ステップＳ１３０において、ループフィルタ２１２のアンプ２３１は、ノイズ検出器２１１から受信ノイズの検出の有りを表す検出フラグが供給される頻度が閾値以上であるかどうかを判定する。
ステップＳ１３０でノイズ検出器２１１から受信ノイズの検出の有りを表す検出フラグが供給される頻度が閾値以上であると判定された場合、ステップＳ１３１において、アンプ２３１は、所定の時間だけループゲインＧ１を絞り、処理はステップＳ１３３に進む。
一方、ステップＳ１３０で、ノイズ検出器２１１から受信ノイズの検出の有りを表す検出フラグが供給される頻度が閾値以上ではないと判定された場合、ステップＳ１３１の処理がスキップされ、処理はステップＳ１３３に進む。
また、ステップＳ１２８で受信ノイズの検出の有りを表す検出フラグが供給されたと判定された場合、ステップＳ１３２において、アンプ２３１は、現在のシンボル期間だけループゲインＧ１を絞り、処理はステップＳ１３３に進む。即ち、この場合、ノイズ検出器２１１によるノイズ検出処理は行われない。
ステップＳ１３３乃至Ｓ１３６の処理は、図６のステップＳ１９乃至Ｓ２２の処理と同様であるので説明は省略する。
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、専用のハードウエアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。
図１７は、上述した一連の処理をプログラムにより実行するコンピュータのハードウエアの構成例を示すブロック図である。
CPU(Central Processing Unit)３０１、ROM(Read Only Memory)３０２、RAM(Random Access Memory)３０３は、バス３０４により相互に接続されている。
バス３０４には、さらに、入出力インタフェース３０５が接続されている。入出力インタフェース３０５には、キーボード、マウスなどよりなる入力部３０６、ディスプレイ、スピーカなどよりなる出力部３０７が接続される。また、バス３０４には、ハードディスクや不揮発性のメモリなどよりなる記憶部３０８、ネットワークインタフェースなどよりなる通信部３０９、リムーバブルメディア３１１を駆動するドライブ３１０が接続される。
以上のように構成されるコンピュータでは、CPU３０１が、例えば、記憶部３０８に記憶されているプログラムを入出力インタフェース３０５及びバス３０４を介してRAM３０３にロードして実行することにより、上述した一連の処理が行われる。
CPU３０１が実行するプログラムは、例えばリムーバブルメディア３１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部３０８にインストールされる。
なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。
本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
従来のデジタル放送受信機の構成例を示すブロック図である。 本発明を適用した受信機の第１の実施の形態の構成例を示すブロック図である。 図２のノイズ検出器の詳細構成例を示すブロック図である。 ノイズフロアが小さい場合の受信ノイズの検出について説明する図である。 ノイズフロアが大きい場合の受信ノイズの検出について説明する図である。 図２の受信機の受信処理について説明するフローチャートである。 図６のステップＳ１６のノイズ検出処理について説明するフローチャートである。 本発明を適用した受信機の第２の実施の形態の構成例を示すブロック図である。 図８のノイズ検出器の詳細構成例を示すブロック図である。 同期回路から出力されるＩＱ信号について説明する図である。 電力の定常的な振幅変動が小さい場合の受信ノイズの検出について説明する図である。 電力の定常的な振幅変動が大きい場合の受信ノイズの検出について説明する図である。 図８の受信機の受信処理について説明するフローチャートである。 図１３のステップＳ６５のノイズ検出処理について説明するフローチャートである。 本発明を適用した受信機の第３の実施の形態の構成例を示すブロック図である。 図１５の受信機の受信処理について説明するフローチャートである。 コンピュータのハードウエアの構成例を示すブロック図である。
符号の説明
１１ 位相誤差検出器, ４０ 受信機, ５１ ノイズ検出器, ５２ ループフィルタ, ６１ アンプ, ８４，８６ 単純平均回路, ８８ アンド回路, １００ 受信機, １０１ FIFOメモリ, １０２ ノイズ検出器, １１１ ループフィルタ, １２１ アンプ, １５１ 電力計算回路, １５５ 移動平均回路, １５８ 平均回路, １６０ アンド回路, １６１ 検出保護回路, ２００ 受信機, ２１１ ノイズ検出器

Claims (14)

  1. クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、
    前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、
    短周期の前記位相誤差の絶対値の平均値を演算する短周期演算手段と、
    長周期の前記位相誤差の絶対値の平均値を演算する長周期演算手段と、
    前記短周期演算手段により演算された前記平均値が第１の閾値より大きく、かつ、前記長周期演算手段により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出するノイズ検出手段と
    を備え、
    前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする
    受信装置。
  2. 前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記パラメータを所定の時間だけ変更する
    請求項１に記載の受信装置。
  3. 前記受信信号の変調方式が所定の変調方式である場合、
    前記短周期演算手段は、前記短周期の前記位相誤差の絶対値の平均値を演算し、
    前記長周期演算手段は、前記長周期の前記位相誤差の絶対値の平均値を演算する
    請求項１に記載の受信装置。
  4. 前記算出手段は、前記ノイズの検出頻度が所定の閾値以上である場合、前記パラメータを変更することにより、前記位相補正量を小さくする
    請求項１に記載の受信装置。
  5. 受信装置が、
    クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出ステップと、
    前記位相誤差検出ステップの処理により検出された位相誤差に基づいて、位相補正量を算出する算出ステップと、
    短周期の前記位相誤差の絶対値の平均値を演算する短周期演算ステップと、
    長周期の前記位相誤差の絶対値の平均値を演算する長周期演算ステップと、
    前記短周期演算ステップの処理により演算された前記平均値が第１の閾値より大きく、かつ、前記長周期演算ステップの処理により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出するノイズ検出ステップと
    を含み、
    前記算出ステップでは、
    前記ノイズ検出ステップの処理により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする
    受信方法。
  6. クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、
    前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、
    短周期の前記位相誤差の絶対値の平均値を演算する短周期演算手段と、
    長周期の前記位相誤差の絶対値の平均値を演算する長周期演算手段と、
    前記短周期演算手段により演算された前記平均値が第１の閾値より大きく、かつ、前記長周期演算手段により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出するノイズ検出手段と
    を備え、
    前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする
    受信装置として、コンピュータを機能させるためのプログラム。
  7. クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、
    前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、
    前記クロック同期処理後の受信信号の電力を計算する電力計算手段と、
    前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の短周期の移動平均値を演算する移動平均手段と、
    前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の長周期の平均値を演算する平均手段と、
    前記移動平均手段により演算された前記移動平均値が第１の閾値より大きく、かつ、前記平均手段により演算された前記平均値が第２の閾値より小さい場合、前記受信信号に含まれるノイズを検出する第１のノイズ検出手段と
    を備え、
    前記算出手段は、前記第１のノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする
    受信装置。
  8. 同一の受信信号の前記位相誤差と前記ノイズの検出結果が前記算出手段に入力されるように、前記クロック同期処理後の受信信号を遅延させる遅延手段
    をさらに備える
    請求項７に記載の受信装置。
  9. 前記算出手段は、前記第１のノイズ検出手段により前記ノイズが検出された場合、前記パラメータを、そのノイズの検出結果とともに入力された前記位相誤差に対応するシンボル期間だけ変更する
    請求項８に記載の受信装置。
  10. 前記ノイズの検出の頻度を制限する制限手段
    をさらに備え、
    前記算出手段は、前記制限手段により頻度が制限された前記ノイズの検出に応じて、前記パラメータを変更することにより、前記位相補正量を小さくする
    請求項７に記載の受信装置。
  11. 前記位相誤差検出手段により検出された前記位相誤差を用いて前記ノイズを検出する第２のノイズ検出手段
    をさらに備え、
    前記第１のノイズ検出手段は、前記ノイズの検出の頻度を制限し、
    前記第２のノイズ検出手段は、前記第１のノイズ検出手段により前記ノイズが検出されない場合、前記ノイズの検出を行い、
    前記算出手段は、前記第１のノイズ検出手段または前記第２のノイズ検出手段により前記ノイズが検出された場合、前記パラメータを変更することにより、前記位相補正量を小さくする
    請求項７に記載の受信装置。
  12. 同一の受信信号の前記位相誤差と前記ノイズの検出結果が前記算出手段に入力されるように、前記クロック同期処理後の受信信号を遅延させる遅延手段
    をさらに備え、
    前記算出手段は、前記第２のノイズ検出手段により前記ノイズが検出された場合、前記パラメータを所定の時間だけ変更し、前記第１のノイズ検出手段により前記ノイズが検出された場合、前記パラメータを、そのノイズの検出結果とともに入力された前記位相誤差に対応するシンボル期間だけ変更する
    請求項１１に記載の受信装置。
  13. 受信装置が、
    クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出ステップと、
    前記位相誤差検出ステップの処理により検出された位相誤差に基づいて、位相補正量を算出する算出ステップと、
    前記クロック同期処理後の受信信号の電力を計算する電力計算ステップと、
    前記電力計算ステップの処理により計算された前記電力と前記電力の平均値との差分の絶対値の短周期の移動平均値を演算する移動平均ステップと、
    前記電力計算ステップの処理により計算された前記電力と前記電力の平均値との差分の絶対値の長周期の平均値を演算する平均ステップと、
    前記移動平均ステップの処理により演算された前記移動平均値が第１の閾値より大きく、かつ、前記平均ステップの処理により演算された前記平均値が第２の閾値より小さい場合、前記ノイズを検出するノイズ検出ステップと
    を含み、
    前記算出ステップでは、
    前記ノイズ検出ステップの処理により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする
    受信方法。
  14. クロック同期処理後の受信信号を用いて、受信信号の位相誤差を検出する位相誤差検出手段と、
    前記位相誤差検出手段により検出された位相誤差に基づいて、位相補正量を算出する算出手段と、
    前記クロック同期処理後の受信信号の電力を計算する電力計算手段と、
    前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の短周期の移動平均値を演算する移動平均手段と、
    前記電力計算手段により計算された前記電力と前記電力の平均値との差分の絶対値の長周期の平均値を演算する平均手段と、
    前記移動平均手段により演算された前記移動平均値が第１の閾値より大きく、かつ、前記平均手段により演算された前記平均値が第２の閾値より小さい場合、前記ノイズを検出するノイズ検出手段と
    を備え、
    前記算出手段は、前記ノイズ検出手段により前記ノイズが検出された場合、前記位相補正量の算出に用いるパラメータを変更することにより、前記位相補正量を小さくする
    受信装置として、コンピュータを機能させるためのプログラム。
JP2008244786A 2008-09-24 2008-09-24 受信装置、受信方法、およびプログラム Expired - Fee Related JP4623182B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008244786A JP4623182B2 (ja) 2008-09-24 2008-09-24 受信装置、受信方法、およびプログラム
US12/564,971 US8340230B2 (en) 2008-09-24 2009-09-23 Receiving device, receiving method, and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008244786A JP4623182B2 (ja) 2008-09-24 2008-09-24 受信装置、受信方法、およびプログラム

Publications (2)

Publication Number Publication Date
JP2010081096A JP2010081096A (ja) 2010-04-08
JP4623182B2 true JP4623182B2 (ja) 2011-02-02

Family

ID=42037674

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008244786A Expired - Fee Related JP4623182B2 (ja) 2008-09-24 2008-09-24 受信装置、受信方法、およびプログラム

Country Status (2)

Country Link
US (1) US8340230B2 (ja)
JP (1) JP4623182B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5841462B2 (ja) * 2012-03-08 2016-01-13 株式会社日立製作所 ゲートウェイ無線通信装置、無線通信システム、及び通信制御方法
JP6176629B2 (ja) 2013-12-03 2017-08-09 インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ 特定装置、特定方法、及び、プログラム
EP3217554B1 (en) * 2016-03-11 2019-10-02 Intel IP Corporation Apparatuses and methods for compensating phase fluctuations
KR102633143B1 (ko) * 2016-12-23 2024-02-02 삼성전자주식회사 무선 채널 분류를 기초로 디지털 루프 필터 이득을 조절하는 자동 주파수 제어기, 상기 자동 주파수 제어기를 포함하는 무선 통신 장치, 자동 주파수 제어 방법 및 무선 통신 방법
CN108111293B (zh) * 2017-12-15 2021-03-23 深圳先进技术研究院 时钟同步方法及数据传输系统
CN112462337A (zh) * 2020-02-28 2021-03-09 加特兰微电子科技(上海)有限公司 干扰信号的检测方法、抑制相互干扰的方法、抑制相互干扰的装置、传感器及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345869A (ja) * 2000-05-31 2001-12-14 Toshiba Corp キャリア再生回路とデジタル信号受信装置
JP2001358785A (ja) * 2000-06-13 2001-12-26 Matsushita Electric Ind Co Ltd 位相雑音除去装置
JP2002152294A (ja) * 2000-11-13 2002-05-24 Matsushita Electric Ind Co Ltd 復調装置および復調方法
JP2002247126A (ja) * 2001-02-20 2002-08-30 Fujitsu General Ltd ディジタル復調装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62178046A (ja) 1986-01-31 1987-08-05 Hitachi Ltd 復調器
KR0185949B1 (ko) * 1996-04-10 1999-05-15 김광호 반송파 복구장치
JPH11355372A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 周波数再生回路および周波数再生方法
JP3206553B2 (ja) * 1998-07-22 2001-09-10 日本電気株式会社 復調装置
KR100652028B1 (ko) * 1999-07-13 2006-11-30 엘지전자 주식회사 다매체 디지털 방송 수신기의 락 디텍트(ｌｏｃｋ ｄｅｔｅｃｔ)장치
EP1554726A2 (en) * 2002-10-23 2005-07-20 Matsushita Electric Industrial Co., Ltd. Frequency and phase control apparatus and maximum likelihood decoder
US7978795B2 (en) * 2007-11-27 2011-07-12 Broadcom Corporation Fast automatic gain control

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345869A (ja) * 2000-05-31 2001-12-14 Toshiba Corp キャリア再生回路とデジタル信号受信装置
JP2001358785A (ja) * 2000-06-13 2001-12-26 Matsushita Electric Ind Co Ltd 位相雑音除去装置
JP2002152294A (ja) * 2000-11-13 2002-05-24 Matsushita Electric Ind Co Ltd 復調装置および復調方法
JP2002247126A (ja) * 2001-02-20 2002-08-30 Fujitsu General Ltd ディジタル復調装置

Also Published As

Publication number Publication date
US8340230B2 (en) 2012-12-25
US20100074384A1 (en) 2010-03-25
JP2010081096A (ja) 2010-04-08

Similar Documents

Publication Publication Date Title
JP4623182B2 (ja) 受信装置、受信方法、およびプログラム
US20080101215A1 (en) Ofdm receiver and doppler frequency estimating circuit
EP1128550A2 (en) Noise reducer and noise reduction method with expanded gate pulses
US6148187A (en) Automatic frequency control method and circuit
US20120287342A1 (en) Horizontal synchronization detection device
JP6022843B2 (ja) 無線通信装置および受信信号の処理方法
JP2007089053A (ja) 無線受信装置及び無線受信方法
US8374287B2 (en) FM detector, signal interpolation method, and related program
US7424054B2 (en) Carrier recovery apparatus and methods for high-definition television receivers
CN102474497A (zh) 符号率检测器和接收装置
US8369455B2 (en) Receiving apparatus, receiving method, and program
CN104702554B (zh) 载波频率偏移校正方法
US7327658B2 (en) Wobble signal processing apparatus
TW201524164A (zh) 載波頻率偏移校正方法
JP5770077B2 (ja) 周波数オフセット除去回路及び方法並びに通信機器
JP2009021709A (ja) 無線通信機
EP1616421A1 (en) Receiver having dc offset voltage correction
JP5217401B2 (ja) 電波受信装置および電波時計
JP4969482B2 (ja) 時刻修正機能付き計時装置及び時刻修正方法
JP4813966B2 (ja) Ａｆｃ回路
JP4198484B2 (ja) 復調器および方法、受信装置
JP4506870B2 (ja) 受信装置および受信方法、並びにプログラム
JP4894822B2 (ja) 周波数補正システム及び受信機
JP3820721B2 (ja) ビット同期回路及びビット同期方法
JP5922286B2 (ja) 周波数オフセット除去回路及び方法並びに通信機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101018

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131112

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees