JPS62178046A

JPS62178046A - 復調器

Info

Publication number: JPS62178046A
Application number: JP1792186A
Authority: JP
Inventors: Yasufumi Takahashi; 康文高橋
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1986-01-31
Filing date: 1986-01-31
Publication date: 1987-08-05

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分用〕本発明は、復調器に係り、特にＬＳｉ化に好適なディジ
タルＱＰＳＫ復調方式に関する。

〔従来の技術〕

ＱＰＳＫ変調された信号に対する従来のディジタル復調
装置は、特開昭５９−２７５５１に記載のようにアナロ
グ信号をＡ／Ｄ変換し７た後に搬送波と同じ周波数の正
弦波と乗算して濾波することにより、ベースバンド信号
を得ていた。したがって従来の装置によれば、直交した
ベースバンド信号を得るためには、信号に、正弦波を乗
算して、それぞれに濾波（イ）が必要となり、ハード量
、または演算量が大きくなっていた。そのため公開公報
に記載された装置は、このハード量、演算量を減らすた
めに、装置の動作周波数と搬送波周波数、データのクロ
ック周波数がコヒーレントな関係とするものであったが
、乗算器及び濾波器を削減することに関する点について
は全く考慮されていなかった。

〔発明が解決しようとする問題点〕

従来のＱＰＳＫ復調方式は、入力信号Ｐ（ｔ）＝　Ｐｒ（ｔ）ｃｏｓｗｃｔ＋　Ｐｃ＋（ｔ）
ｓｉｎｗｃｔに対して、次のような乗算が行われる。

さらに、（１’）　、　　（２）式で表わされた信号を
低減濾波器に通してＰｒ、Ｐａの直交ベースバンド信号
を得る。前述した装置は、上記した過程をそのままディ
ジタル演算で行い、演算量を低減させることを［」的と
していた。このため低減量に限界があり伝送レートが高
い場合（数＋ｋｂｐｓ以上）には、ディジタル処理を行
うことは内鑵であった。

本発明の目的は、上記した過程を省略することにより、
演算量の大幅な低減を図り、伝達レートが高い場合でも
、ディジタル処理を可能とすることにある。

〔問題点を解決するための手段〕

本発明は、アナログ信号をディジタル信号に変換するＡ
／Ｄ変換器のサンプリング信号として、　　・位相がＯ
およびπ／ｚ（またはその奇数倍）の２つの信号として
、入力信号を別々にＡ／Ｄ変換すれば、それらは互いに
直交関係にあるという特性を用いることによって、回路
構成を部用にして、上記目的を達成しいてる。

〔作用〕

Ａ／Ｄ変換器は、入力信号ｐ（ｔ）と、サンプリング信
号５（ｔ）の乗算の操作を行うものと考えることができ
る。すなわち、Ａ／Ｄ変換器出力Ｒ（ｔ）は、Ｒ（ｔ）＝Ｐ（ｔ）・　５（ｔ）　　　　　　　　　・
・・（３）で表わされる。５（ｔ）を周期Ｔのインパル
ス波形とするとき、プーリ１級展開により、ここに、ｗｓ＝２π／Ｔ、Δｔは時間軸上の原点からの
変位量、と表わすことができる。（３）、（４）より、Ｒ（ｔ）
＝　　（ＰＩｃｏｓｗｃｔ＋Ｐｃ＋ｓｉｎｗｃｔｓ）・
・・（５）（５）式より、（ｎ’５Ｗｃ）成分Ａ（ｔ）は、Ａ　（
ｔ　）　”　　ＣＰ　＋ｃｏｓ（（ｎｌｌｓ−ｗｃ）　
ｔ−ｎｕ、Δｔ）−Ｐｏｓｊｎ（（ｎｗｓ−ｗｃ）　ｔ
−ｎｗｓ△ｔ））・・・（６）で表わされる。（６）式で、 Δ１＝０のとき、Ａ、１（ｔ）＝　　　［Ｐｒｃｏｓ（（ｎｗｇ−ｗｃ）
ｔ−ＰＱｓｊｎ（ｎｗｓ−ｗｃ）ｔコ・・・（７）１” ＋　Ｐｃ＞ｃｏｓ（（ｎｗｓ−１７ｃ）　ｔコ・・・（
８）となり（７）、（８）は互に直交関係にあることがわか
る。

〔実施例〕

以下、本発明の一実施例を第１図〜第５図により説明す
る。第１図は本発明にょるＱＰＳＫの一実施例の構成図
である。端子１に入力された信号Ｐ　（ｔ　）　＝　Ｐ
　ｒｃｏｓｗｃｔ＋　ＰＱｓｉｎ％Ｉｃｔ　　　　＋＋
　（９）は、Ａ／Ｄ変換器２，３によりディジタル信号
に変換される。４は、周波数（ｓなる信号５（ｔ）を発
生するパルス発生器であり、Ａ／Ｄ変換器３は前記５（
１）の立ち一ヒがりのタイミングで入力信号をサンプリ
ンブレ、Ａ／Ｄ変換器４は、パルスシフト回路５により
時間シフトされた信号Ｓ（し−ｔ）の立ちＬがりのタイ
ミングで入力イａ号をサンプリングする。今、３　ｆｓ
＜ｆ　ｃ＜４　ｆｓとし、Δし＝　１　／　４　ｆ　ｓ
とすれば、　（７）式より、Ａ／Ｄ変換器３の出力ＡＩ
（ｔ、）は、Ａｘ（ｔ、　）　＝　−（Ｐ＋ｃｏｓ２ｗｃｔ　−ＰＱ
ｓｉｎ２ｗｃｔ）”・（１（１）Ａ／Ｄ変換器４の出力
Ａｚ（ｔ）は（８）式から、Ａ　ｚ（ｔ　）　＝　−（
Ｐ　ｒｓｊ、ｎ２ｔｉｃｔ＋　Ｐ　ｑｃｏｓ２ｗｃｔ）
　−（ｌ）が得られる。位相回転回路６は上記（１０）
　、　（ｌ）からＷｃ成分を除去する回路であり、ＰＬ
ＩＪ２１路７は、　（１０）　、　（ｌ）のキャリア周
波数２Ｗｃと同期した信号を得る回路である。位相回転
回路６は、第２図で示された動作を行う、端子１０及び
ｌにはそれぞれＡ／Ｄ変換器２，３出力信号Ａｔ（ｔ）
。

Ａ２（ｔ）が入力される。演算器１６．１７，１８゜１
９は乗算器であり、演算器２０．２１は、それぞれ減算
器、加算器である。端子１．２．１３には、ＰＬＬ回路
により得られた信号、　ｃｏｓ２ｗｃｔ、ｓｉｎ２ｗｃ
ｔが入力されろ。出力端子１４および】５でそれぞれ得
られる出力信号Ｂｔ（ｔ：）およびＢｚ（ｔ）は、Ｂｔ
（ｔ　）　＝　Ｐ　［／　Ｔｌｚ（ｔ）＝−ＰＱ／Ｔとなり、入力信号の直交２周相成分が得られる。

第３図は、以上の過程を周波数スペクトルとして説明し
たものである。（ａ）は入力信号Ｐ（ｔ）のスペクトル
、（ｂ）は、サンプリング信号Ｓ　（ｔ　）　＋Ｓ　（
ｔ、−Ａｔ）のスペクトル、（Ｑ）はＰ　（ｔ）　Ｓ　
（ｔ）　。

Ｐ　（ｔ、　）　Ｓ　（を−Ａｔ）のスペクトルであり
、この成分のうち４ｆｓ−ｆｃの成分がＡｔ（ｔ　）　
、Ａｚ（ｔ　）である。（ｄ）はＡｘ（ｔ）、Ａ２（ｔ
）を位相回転によりベースバンドにおとす操作でありこ
れによりＢ１（ｔ）Ｂ２（ｔ）が得られる。

次に、本発明による復調器の他の実施例を第４図に示す
。端子２２に入力されたキャリア周波数７ａなる信号Ｐ
（ｔ）は、Ａ／Ｄ変換器２３によりアナログ・ディジタ
ル変換される。パルス発生器２４は、４　ｆ　ｃなる周
波数のパルスを発生し、このパルスの立ち上がりでＡ／
Ｄ変換器２３が動作する。分周器２５は、スイッチ２６
．２７を制御する信号を出力する。第５図に分周器２５
の出力タイミングとスイッチ２６および２７の出力信−
号をｎ＝１．Ｑ＝１について示す。第５図（ａ）は入力
信号のサンプリングタイミングをＯ〜１８で示しており
、（ｂ）はスイッチ２６の閉じるタイミングを、（ｅ）
はスイッチ２７の閉じるタイミングを示すスイッチ１に
より（ａ）のサンプリング点のうち０，４，８．１２・
・・が選択される。また、スイッチ２により１．．５，
９，１３・・・が選択される。これらの出力は、サンプ
リング周波数ｆｑな信号及びこれらをＡｔ、　＝　１．
　／　４　ｆ　ｓだけシフトした信号でサンプリングし
たことと同じになり、実施例１でｎ−１，に＝ｏとした
ことと同じになる。実施例１と実施例２が等価であるこ
とを一般的に証明する。４　ｎ　ｆ　ｓでサンプリング
した１信号を４ｎごとに取ることにより、結果として得
られた信号のサンプリング周波数は４ｎｆｓ／４ｎ＝ｆ
ｓとなる。また、第４図の２つのスイッチ２６．２７が
閉じる時間差Δｔは、Ｑにより決定され、その値は、Ａ
ｔ　＝　Ｑ　／　４　ｎ　ｆ　ｓ　　（Ｑ　＝　１　。

３、・・・、２ｎ＋１）となり、スイッチ２６．２７出
力信号は、図１のＡ／Ｄ変換器２，３出力と全く同じこ
とがわかる。

〔発明の効果〕

本発明によれば、信号の同相成分、直交成分を分離する
ための乗算及び、乗算により生じた高調波を除去するた
めの低ｊ或渡波器が不要となるため、ハードウェアまた
はソフトウェアの大幅な低減ができる。

【図面の簡単な説明】

第１図は、本発明の実施例１のＱＰＳＫ復調器の摺成図
、第２図は位相回転回路の構成図、第；３図は、実施例
で示した動作をｆｉ’ｌＪ波数スペグトルで示した図、
第４図は、本発明の他の実施例２のＱＰＳＫ復調器の構
成図、第５図は、実施例２の動作を示した図である。１・・・入力端子、２，３・・・Ａ／Ｄ変換器、４・・
・パルス発生３；（，５・・・パルスシフト回路、６・
・・位相回転回路、７・　Ｐｒ、Ｌ回路、８．９−・・
出力端子、１０゜１］・・・入力端子、１２．１３・・
・再生キャリア入力端子、１４．．１５・・・出力端子
、１６．１７，１８゜１９・・・乗算器、２０・・・減
算器、２１・・・加算器、２２・・・入力端子、２３・
・・Ａ／Ｄ変換ｊ４Ｈ１２４・・・パルス発生′／ｌ（
，２５・・・分周器、２６．２７・・・スイッチ、２８
・・・位相回転回路、２９・・・Ｐ　Ｌ　Ｌ回路。３０．３１・・・出力端子。ｆ＋ｌ！ａ第２　図第　３１２１％　　＋口

Claims

【特許請求の範囲】１、キャリア周波数ｆｃで直交変調または位相変調され
た信号を周波数ｆｓなるサンプリング信号ｓ（ｔ）でサ
ンプリングし、アナログ−ディジタル変換する第１のＡ
／Ｄ変換器と、（ｎ−１）ｆｓ＜ｆｅ≦ｎｆｓなる関係を満たす整数ｎに対して、 Δｔ＝（２ｋ＋１）／（４ｎｆｓ）（但しｋは整数）なる時間差をもつ信号Ｓ（ｔ−Δｔ）
をサンプリング信号とし、前記入力信号をＡ／Ｄ変換す
る第２のＡ／Ｄ変換器と、第１および第２のＡ／Ｄ変換
器出力信号の位相回転を行う位相回転回路よりより構成
される回路とを有して構成され、位相回転回路出力に前
記入力信号の同相・直交成分を得ることを特徴とした復
調器。２、上記入力信号を、第１項記載の復調器において、上
記第１および第２のＡ／Ｄ変換器はサンプリング周波数
４ｎｆｓでサンプリングするＡ／Ｄ変換器と、上記Ａ／
Ｄ変換器出力信号の標本化列に対して、４ｎｍ、及び４
ｎｍ＋ｌ、（但し、ｌ：１、３、・・・２ｎ＋１なる定
数、ｍ：整数値をとる変数）番目の信号を選択し、２信
号に分離するスイッチとで構成されたことを特徴とした
復調器。