JP2008085425A - 復調装置および方法、並びにプログラム - Google Patents

Abstract

【課題】誤り訂正された伝送制御情報の信頼度を向上させる。
【解決手段】誤り訂正符号に符号化されているTMCC情報が含まれるOFDM信号を復調する復調装置において、誤り訂正回路４８は、TMCC情報を復号することで誤り訂正し、誤訂正検出回路４９は、復号されたTMCC情報に含まれるＡ階層、Ｂ階層、およびＣ階層のそれぞれのセグメント数の総和、畳み込み符号化の符号化率、および時間インタリーブ長を、規格に定められた値と比較することにより、誤り訂正されたTMCC情報が誤っていることを検出する。本発明は、例えば、OFDM受信装置に適用することができる。
【選択図】図２

Description

本発明は、復調装置および方法、並びにプログラムに関し、特に、伝送制御情報の信頼度を向上させるようにした復調装置および方法、並びにプログラムに関する。

デジタルデータを変調する方式として、直交周波数分割多重（Orthogonal Frequency Division Multiplexing：OFDM）方式（以下、OFDM方式と称する。）と呼ばれる変調方式が知られている。

OFDM方式とは、伝送帯域内に多数の直交する副搬送波、いわゆるサブキャリアを設け、各サブキャリアの振幅および位相にPSK（Phase Shift Keying）やQAM（Quadrature Amplitude Modulation）によりデータを割り当てて、デジタル変調する方式である。

OFDM方式は、マルチパス妨害の影響を強く受ける地上波デジタル放送に適用されることが多い。OFDM方式を採用した地上波デジタル放送の規格としては、例えば、ISDB-T_SB（Integrated Services Digital Broadcasting -Terrestrial Sound Broadcasting）がある（例えば、非特許文献１を参照）。

ISDB-T_SB規格では、２０４ビットのTMCC（Transmission and Multiplexing Configuration Control）信号を差動BPSK（Binary Phase Shift Keying）変調し、OFDMシンボル中の所定のサブキャリアに伝送することが規定されている。

TMCC信号の２０４ビットの情報は、先頭から、１ビットの差動変調の基準信号、１６ビットの同期信号、３ビットのセグメント形式識別信号、１０２ビットのTMCC情報、および８２ビットのパリティビットで構成されている。基準信号は、差動変調方式の基準振幅および基準位相となる信号である。同期信号は、２０４ビットの情報単位の先頭位置を示す情報である。具体的には、Ｗ０＝“００１１０１０１１１１０１１１０”と、その反転信号であるＷ１＝“１１００１０１００００１０００１”とがフレーム単位で交互に挿入されている。セグメント形式識別信号は、伝送データが差動変調されているか同期変調されているかを示す情報である。TMCC情報は、受信した信号のキャリア変調方式、時間インタリーブ長および畳み込み符号化の符号化率等が示された情報である。パリティビットは、１０２ビットのTMCC情報に対する誤り訂正符号であり、その方式には、差集合巡回符号（２７３，１９１）の短縮符号（１８４，１０２）が採用されている。

また、TMCC信号は、１つのOFDMシンボルに対して１ビットの情報が変調されて伝送される。そのため、２０４ビットで１つの単位とされるTMCC信号は、２０４OFDMシンボル毎に１つ伝送される。ISDB-T_SB規格では、このTMCC信号を伝送する単位をOFDMフレームと呼ぶ。

したがって、ISDB-T_SB規格に対応したOFDM受信装置では、受信した送信波を復調するために、まず、TMCC信号内の同期信号を検出してOFDMフレームの同期を取り、続いて、TMCC信号内のTMCC情報を検出して各種設定情報を取り出し、装置の各種復調設定を行った後に、実体情報の復調が開始される。

また、ISDB-T_SB規格に対応したOFDM受信装置では、通常、TMCC信号内の同期ワードを検出してOFDMフレームの同期が取られるが、フレーム同期保護を安定化するため、従来、同期信号の検出結果の他に誤り訂正復号の復号結果を用いてフレーム同期保護を行う方法が提案されている（例えば、特許文献１，２を参照）。

「地上デジタル音声放送用受信装置 標準規格（望ましい仕様） ARIB STD-B30」，社団法人電波産業界 特開２００１−１３６１５８号公報 特開平１１−２９８４６７号公報

ところで、OFDM受信装置が、所望の信号に対して雑音の大きい信号、または雑音のみからなる信号であるランダム信号を受信したとき、通常は、TMCC情報の誤り訂正に失敗するが、偶然誤り訂正に成功してしまうことがある。なお、誤り訂正されたTMCC情報が誤っていることを、以下、誤訂正と称する。

しかしながら、上述した方法では、誤り訂正に成功したTMCC情報はそのまま後段の回路へ出力されてしまうので、この場合、全く意味を持たない情報が、誤り訂正に成功したものとして後段の回路に出力されてしまう。さらに、出力された情報によっては、OFDM受信装置が誤作動を起こしてしまう可能性がある。例えば、TMCC情報には、EWS（Emergency Warning System：緊急警報情報システム）の起動制御信号が含まれており、偶然にもランダム信号の誤り訂正に成功してしまった場合、EWSの起動を示す情報が後段の回路へ出力され、重大な放送トラブルを引き起こす可能性がある。

本発明は、このような状況に鑑みてなされたものであり、誤り訂正された伝送制御情報の信頼度を向上させることができるようにするものである。

本発明の一側面の復調装置は、誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する復調装置であって、前記伝送制御情報を復号することで誤り訂正する誤り訂正手段と、誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出する検出手段とを備える。

前記復調装置には、誤り訂正された前記伝送制御情報が誤っていることが検出されなかった場合、誤り訂正された前記伝送制御情報を選択し、誤り訂正された前記伝送制御情報が誤っていることが検出された場合、前のフレームの前記伝送制御情報を選択するように、後段に出力する前記伝送制御情報を選択する選択手段をさらに設けることができる。

前記復調装置には、前記伝送制御情報を保持する保持手段をさらに設け、前記選択手段には、誤り訂正された前記伝送制御情報が誤っていることが検出された場合、前記保持手段に保持されている前のフレームの前記伝送制御情報を選択させることができる。

前記復調装置には、前記選択手段により選択された前記伝送制御情報に含まれる所定の情報の内容が変更された場合、前記情報の内容が変更されてから所定数のフレームにわたって、前記選択手段により選択された前記伝送制御情報に含まれる前記情報の内容が前記変更された内容と一致したとき、内容が変更された前記情報を出力する出力手段をさらに設けることができる。

前記検出手段には、前記伝送制御情報に含まれる、前記OFDM信号のセグメント数の総数、前記OFDM信号の各階層の畳み込み符号化の符号化率、および前記OFDM信号の各階層の時間インタリーブ長のうちの少なくとも１つを、それぞれのあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出させることができる。

本発明の一側面の復調方法は、誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する復調方法であって、前記伝送制御情報を復号することで誤り訂正し、誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出するステップを含む。

本発明の一側面のプログラムは、誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する処理をコンピュータに行わせるプログラムであって、前記伝送制御情報を復号することで誤り訂正し、誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出するステップを含む。

本発明の一側面の復調装置は、伝送制御情報を復号することで誤り訂正され、誤り訂正された伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された伝送制御情報が誤っていることが検出される。

以上のように、本発明の側面によれば、誤り訂正された伝送制御情報を出力することができる。特に、本発明の側面によれば、誤り訂正された伝送制御情報の信頼度を向上させることができる。

以下に本発明の実施の形態を説明するが、本発明の構成要件と、明細書又は図面に記載の実施の形態との対応関係を例示すると、次のようになる。この記載は、本発明をサポートする実施の形態が、明細書又は図面に記載されていることを確認するためのものである。したがって、明細書又は図面中には記載されているが、本発明の構成要件に対応する実施の形態として、ここには記載されていない実施の形態があったとしても、そのことは、その実施の形態が、その構成要件に対応するものではないことを意味するものではない。逆に、実施の形態が構成要件に対応するものとしてここに記載されていたとしても、そのことは、その実施の形態が、その構成要件以外の構成要件には対応しないものであることを意味するものでもない。

本発明の一側面の復調装置は、誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する復調装置であって、前記伝送制御情報を復号することで誤り訂正する誤り訂正手段（例えば、図２の誤り訂正回路４８）と、誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出する検出手段（例えば、図２の誤訂正検出回路）とを備える。

前記復調装置には、誤り訂正された前記伝送制御情報が誤っていることが検出されなかった場合、誤り訂正された前記伝送制御情報を選択し、誤り訂正された前記伝送制御情報が誤っていることが検出された場合、前のフレームの前記伝送制御情報を選択するように、後段に出力する前記伝送制御情報を選択する選択手段（例えば、図２のセレクタ５２）をさらに設けることができる。

前記復調装置には、前記伝送制御情報を保持する保持手段（例えば、図２の情報保持回路５１）をさらに設け、前記選択手段には、誤り訂正された前記伝送制御情報が誤っていることが検出された場合、前記保持手段に保持されている前のフレームの前記伝送制御情報を選択させることができる（例えば、図４のステップＳ２３）。

前記復調装置には、前記選択手段により選択された前記伝送制御情報に含まれる所定の情報の内容が変更された場合、前記情報の内容が変更されてから所定数のフレームにわたって、前記選択手段により選択された前記伝送制御情報に含まれる前記情報の内容が前記変更された内容と一致したとき、内容が変更された前記情報を出力する出力手段（例えば、図６の後方保護回路９１）をさらに設けることができる。

前記検出手段には、前記伝送制御情報の、前記OFDM信号のセグメント数の総数、前記OFDM信号の各階層の畳み込み符号化の符号化率、および前記OFDM信号の各階層の時間インタリーブ長のうちの少なくとも１つを、それぞれのあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出させることができる（例えば、図５のステップＳ３１乃至ステップＳ４０）。

本発明の一側面の復調方法は、誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する復調方法であって、前記伝送制御情報を復号することで誤り訂正し（例えば、図４のステップＳ１７）、誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出するステップ（例えば、図４のステップＳ１８）を含む。

本発明の一側面のプログラムは、誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する処理をコンピュータに行わせるプログラムであって、前記伝送制御情報を復号することで誤り訂正し（例えば、図４のステップＳ１７）、誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出するステップ（例えば、図４のステップＳ１８）を含む。

以下、本発明の一実施の形態として、ISDB-T_SB規格のOFDM受信装置について説明をする。

図１は、本発明を適用したOFDM受信装置１の一実施の形態を示すブロック図である。

図１に示されるように、OFDM受信装置１（以下、単に、受信装置１と称する）は、アンテナ１１、チューナ１２、バンドパスフィルタ（BPF）１３、A/D（Analog/Digital）変換回路１４、DCキャンセル回路１５、デジタル直交復調回路１６、FFT演算回路１７、フレーム検出／伝送制御情報復号回路１８、同期回路１９、キャリア復調回路２０、周波数デインタリーブ回路２１、時間デインタリーブ回路２２、デマッピング回路２３、ビットデインタリーブ回路２４、デパンクチャ回路２５、ビタビ復号回路２６、バイトデインタリーブ回路２７、拡散信号除去回路２８、トランスポートストリーム生成回路２９、RS復号回路３０、およびチャンネル選択回路３１から構成される。

アンテナ１１は、OFDM送信装置から送信された送信波を受信し、RF（Radio Frequency）信号としてチューナ１２に供給する。

チューナ１２は、乗算器１２ａおよび局部発振器１２ｂからなり、アンテナ１１により受信されたRF信号をIF（Intermediate Frequency）信号に周波数変換し、BPF１３に供給する。局部発振器１２ｂから発振される受信キャリア信号の発振周波数は、チャンネル選択回路３１から供給されるチャンネル選択信号に応じて切り換えられる。

BPF１３は、チューナ１２から供給されたIF信号をフィルタリングし、A/D変換回路１４に供給する。A/D変換回路１４は、供給されたIF信号をデジタル化し、DCキャンセル回路１５に供給する。DCキャンセル回路１５は、供給されたIF信号のDC成分を除去し、デジタル直交復調回路１６に供給する。

デジタル直交復調回路１６は、所定の周波数のキャリア信号を用いて、デジタル化されたIF信号を直交復調し、ベースバンドのOFDM信号をFFT演算回路１７および同期回路１９に供給する。

ベースバンドのOFDM信号は、直交復調された結果、実軸成分のＩチャネル信号と、虚軸成分のＱチャネル信号とから構成される複素信号となる。

FFT演算回路１７は、ベースバンドのOFDM信号から有効シンボル長分の信号を抜き出し、抜き出した信号に対してFFT演算を行う。具体的には、FFT演算回路１７は、１つのOFDMシンボルからガードインターバル長分の信号を除き、残った信号に対してFFT演算を行う。FFT演算回路１７は、FFT演算を行った信号を、フレーム検出／伝送制御情報復号回路１８、同期回路１９、およびキャリア復調回路２０に供給する。

フレーム検出／伝送制御情報復号回路１８は、FFT演算回路１７により復調された信号の所定のサブキャリアからTMCC信号を抽出し、TMCC信号から同期信号を検出してOFDMフレームの境界を検出し、検出したフレームの境界位置を表すフレーム同期信号を同期回路１９等に供給する。また、フレーム検出／伝送制御情報復号回路１８は、同期を取った後のTMCC信号に含まれる伝送制御情報であるTMCC情報を差集合巡回符号で復号することで誤り訂正する。フレーム検出／伝送制御情報復号回路１８は、復号したTMCC情報を、キャリア復調回路２０、時間デインタリーブ回路２２、デマッピング回路２３、ビットデインタリーブ回路２４、デパンクチャ回路２５、およびトランスポートストリーム生成回路２９に供給して、各回路の復調や再生等の制御を行う。

同期回路１９は、ベースバンドのOFDM信号、FFT演算回路１７により復調された後の各サブキャリアに変調されていた信号、OFDMシンボルの境界、チャンネル選択回路３１から供給されるチャンネル選択信号等を用いて、FFT演算回路１７に対してFFT演算の演算範囲およびそのタイミングの同期等の各種の同期処理を行う。

キャリア復調回路２０は、FFT演算回路１７から出力された各サブキャリアから復調された後の信号に対してキャリア復調を行う。具体的には、キャリア復調回路２０は、DQPSK方式により変調された差動変調信号に対する差動復調処理、並びにQPSK，１６QAM、または６４QAMのいずれかの方式により変調された同期変調信号に対する等化処理を行う。

キャリア復調回路２０は、キャリア復調された信号を周波数デインタリーブ回路２１に供給する。周波数デインタリーブ回路２１は、供給された信号に周波数方向のデインタリーブ処理を施し、時間デインタリーブ回路２２に供給する。時間デインタリーブ回路２２は、供給された信号に時間方向のデインタリーブ処理を施し、デマッピング回路２３に供給する。

デマッピング回路２３は、キャリア復調された複素信号に対してデータの再割付処理、すなわちデマッピング処理を行い、伝送データ系列を復元する。例えばISDB-T_SB規格のOFDM信号を復調する場合、デマッピング回路２３は、QPSK，１６QAMまたは６４QAMに対応したデマッピング処理を行う。デマッピング回路２３は、復元された伝送データ系列をビットデインタリーブ回路２４に供給する。

ビットデインタリーブ回路２４は、デマッピング回路２３から供給された伝送データ系列に対して、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理を施し、デインタリーブ処理後の信号をデパンクチャ回路２５に供給する。

デパンクチャ回路２５は、ビットデインタリーブ回路２４から供給されたデインタリーブ処理後の信号に対して、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理を施し、ビタビ復号回路２６に供給する。

ビタビ復号回路２６は、供給された信号に対して、畳み込み符号化されたビット列の復号のためのビタビ復号処理を施し、ビタビ復号処理後の信号をバイトデインタリーブ回路２７に供給する。

バイトデインタリーブ回路２７は、ビタビ復号回路２６から供給された信号に対して、バイト単位でのデインタリーブ処理を施し、デインタリーブ処理後の信号を拡散信号除去回路２８に供給する。

拡散信号除去回路２８は、バイトデインタリーブ回路２７から供給された信号に対して、エネルギー拡散処理に対応したエネルギー逆拡散処理を施し、エネルギー逆拡散処理後の信号をトランスポートストリーム生成回路２９に供給する。

トランスポートストリーム生成回路２９は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路２９は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。トランスポートストリーム生成回路２９は、スムージング処理を行った伝送データ系列を、RS復号回路３０に供給する。

RS復号回路３０は、入力された伝送データ系列に対してリードソロモン復号処理を行い、MPEG（Moving Picture Experts Group）２を多重化し、伝送するための規格であるMPEG-２システムで規定されたトランスポートストリームとして出力する。

チャンネル選択回路３１は、チャンネル選択信号を生成し、BPF１３の局部発振器１２ｂ、同期回路１９、およびキャリア復調回路２０に供給する。

次に、フレーム検出／伝送制御情報復号回路１８の詳細について説明する。

図２は、フレーム検出／伝送制御情報復号回路１８の構成を示すブロック図である。

図２に示されるように、フレーム検出／伝送制御情報復号回路１８は、差動復調回路４１、ビット判定回路４２、フレーム同期判定回路４３、同期位置記憶部４４、比較回路４５、遅延回路４６、不整合信号判定部４７、誤り訂正回路４８、誤訂正検出回路４９、同期制御回路５０、情報保持回路５１、およびセレクタ５２を有している。

なお、上述したように、フレーム検出／伝送制御情報復号回路１８には、OFDMシンボルの所定のサブキャリアに変調されているＩチャネル信号およびＱチャネル信号からなるTMCC信号が入力される。

差動復調回路４１は、入力されたTMCC信号を差動復調し、元の情報ビットに対応した信号点の複素信号を生成する。差動復調回路４１は、差動復調された複素信号であるＩチャネル信号およびＱチャネル信号を、ビット判定回路４２に供給する。

ビット判定回路４２は、差動復調されたTMCC信号、すなわち複素信号であるＩチャネル信号およびＱチャネル信号に基づきビット判定を行う。すなわち、差動復調された信号のＩＱ平面上の信号点から変調されている値が“０”または“１”のいずれであるかを判定し、いずれか一方のビット値を出力する。すなわち、ビット判定回路４２は、ビットストリーム化されたTMCC信号を出力する。ビット判定回路４２は、ビットストリーム化されたTMCC信号を、フレーム同期判定回路４３および遅延回路４６に供給する。

フレーム同期判定回路４３は、ビットストリーム化されたTMCC信号に含まれている同期信号を検出して、OFDMフレームの同期位置を検出する。具体的には、フレーム同期判定回路４３は、まず、ビットストリーム化されたTMCC信号と、同期信号Ｗ０およびＷ１との相関演算を行う。すなわち、フレーム同期判定回路４３は、同期信号Ｗ０およびＷ１と、ビットストリーム内の各位置における１６ビット幅のデータ列との相関値を逐次算出する。この相関値は、同期信号Ｗ０およびＷ１と、ビット列とが一致すれば最も高くなるような値である。

また、フレーム同期判定回路４３は、算出した相関値が最大となったタイミングを表す同期位置を検出し、同期位置記憶部４４、比較回路４５、および遅延回路４６に供給する。

同期位置記憶部４４は、フレーム同期判定回路４３で検出された同期位置を記憶保持する。同期位置記憶部４４は、次のOFDMフレームの同期位置がフレーム同期判定回路４３から供給されると、保持していた同期位置を比較回路４５に出力する。

比較回路４５は、フレーム同期判定回路４３から供給された所定のOFDMフレームの同期位置と、同期位置記憶部４４から供給された１OFDMフレーム前の同期位置とを比較し、同期位置が一致しているか否かを検出する。比較回路４５は、この検出結果に基づいて、同期位置が一致している場合には“ＯＫ”、一致していない場合には“ＮＧ”を示す同期判定信号を同期制御回路５０に出力する。

遅延回路４６は、フレーム同期判定回路４３において同期位置の検出に要する所定時間だけビットストリーム化されたTMCC信号を遅延させる。遅延回路４６は、所定時間遅延させ、かつ、フレーム同期判定回路４３により同期位置が検出されたことによって同期信号Ｗ０およびＷ１と同期が取られたTMCC信号を、不整合信号判定部４７および誤り訂正回路４８に供給する。

不整合信号判定部４７は、ビットストリーム化されたTMCC信号がシステム上起こり得ない信号であるか否かを判定する。不整合信号判定部４７は、この判定結果に基づいて、システム上起こり得ない信号である場合には“ＮＧ”、そうでない場合には“ＯＫ”を示す不整合判定信号を同期制御回路５０に出力する。例えば、TMCC信号がオール０である場合には、信号断等が発生している可能性が高いため、不整合信号判定部４７は、“ＮＧ”を示す不整合判定信号を同期制御回路５０に出力する。

誤り訂正回路４８は、ビットストリーム化されたTMCC信号に含まれるTMCC情報を差集合巡回符号で復号することで誤り訂正し、復号したTMCC情報を、誤訂正検出回路４９、情報保持回路５１、およびセレクタ５２に供給する。また、誤り訂正回路４８は、誤り訂正の成否を表す誤り訂正成否信号を同期制御回路５０に供給する。誤り訂正成否信号は、誤り訂正に成功すれば“ＯＫ”、失敗すれば“ＮＧ”を示す。

誤訂正検出回路４９は、誤り訂正されたTMCC情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正されたTMCC情報が誤っていることを検出する。すなわち、誤訂正検出回路４９は、TMCC情報の誤訂正を検出する。例えば、誤訂正検出回路４９は、誤り訂正されたTMCC情報に含まれる、Ａ階層、Ｂ階層、およびＣ階層のセグメント数の総和や、それぞれの階層の畳み込み符号化の符号化率または時間インタリーブ長の値を、ISDB-T_SB規格または運用規定において定められた値と比較することにより、誤り訂正されたTMCC情報の誤訂正を検出する。

また、誤訂正検出回路４９は、誤り訂正されたTMCC情報が、ISDB-T_SB規格または運用規定に記載されている条件を満たしているか否かに応じて、同期制御回路５０に誤訂正検出信号を供給する。誤訂正検出信号は、誤り訂正されたTMCC情報が、ISDB-T_SB規格または運用規定に記載されている条件を満たしている場合、誤訂正でないことを示し、誤り訂正されたTMCC情報が、ISDB-T_SB規格または運用規定に記載されている条件を満たしていない場合、誤訂正であることを示す。

同期制御回路５０は、同期判定信号、不整合判定信号、誤り訂正成否信号、および誤訂正検出信号に基づいて、フレーム同期信号の出力および同期確立情報の出力を制御する。フレーム同期信号は、OFDMフレームの先頭位置のタイミングで“Ｈ”（ハイ）となり、その他のタイミングでは“Ｌ”（ロー）となるような、OFDMフレームの境界位置を示すフラグである。同期制御回路５０は、所定のトリガが与えられると、最初のフラグを発生し、すなわちフラグを“Ｈ”（ハイ）とし、以後は、例えば動作クロック等をカウントしていくことにより周期的にフラグを発生することにより、フレーム同期信号を生成する。また、同期確立情報は、フレーム同期信号が受信信号に同期しているか否かを外部回路に通知するための情報、すなわち、フレーム同期が確立しているか否かを示す情報である。同期確立情報は、フレーム同期が確立していれば“ＯＫ”、確立していなければ“ＮＧ”を示す。

同期制御回路５０は、誤り訂正成否信号に基づいて、TMCC情報を選択させるための選択信号をセレクタ５２に供給する。具体的には、同期制御回路５０は、誤り訂正成否信号が“ＮＧ”を示すとき、セレクタ５２に供給されるTMCC情報のうちの情報保持回路５１から供給されるTMCC情報を選択させるための選択信号をセレクタ５２に供給する。

また、同期制御回路５０は、TMCC情報の誤り訂正が誤訂正であるか否かを判定する。言い換えれば、同期制御回路５０は、誤訂正検出回路４９から供給された誤訂正検出信号が、誤訂正であることを示す信号であるか否かを判定する。誤訂正でないことを示す誤訂正検出信号が供給された場合、同期制御回路５０は、セレクタ５２に供給されるTMCC情報のうちの誤り訂正回路４８から供給されるTMCC情報を選択させるための選択信号をセレクタ５２に供給し、誤訂正であることを示す誤訂正検出信号が供給された場合、セレクタ５２に供給されるTMCC情報のうちの情報保持回路５１から供給されるTMCC情報を選択させるための選択信号をセレクタ５２に供給する。

情報保持回路５１は、誤り訂正回路４８から供給されるTMCC情報を保持する。情報保持回路５１は、次のフレームのTMCC情報が誤り訂正回路４８から供給されると、保持していたTMCC情報をセレクタ５２に供給する。

セレクタ５２は、誤り訂正されたTMCC情報が誤っていることが検出されなかった場合、誤り訂正されたTMCC情報を選択し、誤り訂正されたTMCC情報が誤っていることが検出された場合、情報保持回路５１に保持されている前フレームのTMCC情報を選択するように、後段に出力するTMCC情報を選択する。例えば、セレクタ５２は、同期制御回路５０から供給される選択信号に応じて、誤り訂正回路４８から供給されるTMCC情報または情報保持回路５１から供給される１フレーム前のTMCC情報のいずれかを選択し、キャリア復調回路２０等に供給する。

次に、誤訂正検出回路４９の詳細について説明する。

図３は、誤訂正検出回路４９の機能的構成を示すブロック図である。

図３に示されるように、誤訂正検出回路４９は、加算器７１、セグメント数判定部７２、符号化率判定部７３、時間インタリーブ長判定部７４、およびOR回路７５から構成される。

加算器７１は、復号されたTMCC情報に含まれるＡ階層のセグメント数、Ｂ階層のセグメント数、およびＣ階層のセグメント数をそれぞれ加算する。加算器７１は、算出されたセグメント数の総和をセグメント数判定部７２に供給する。

セグメント数判定部７２は、加算器７１から供給されたセグメント数の総和が、例えばISDB-T_SB規格に定められた条件の数であるか否かを判定する。具体的には、セグメント数判定部７２は、加算器７１から供給されたセグメント数の総和が１３であるか否かを判定する。セグメント数の総和が１３である場合、例えば、セグメント数判定部７２は、セグメント数の総和が１３であることを表す“０”を示す信号をOR回路７５に出力する。また、セグメント数の総和が１３でない場合、例えば、セグメント数判定部７２は、セグメント数の総和が１３でないことを表す“１”を示す信号をOR回路７５に出力する。

符号化率判定部７３は、復号されたTMCC情報に含まれるＡ階層の畳み込み符号化の符号化率、Ｂ階層の畳み込み符号化の符号化率、およびＣ階層の畳み込み符号化の符号化率が、それぞれ、例えばISDB-T_SB規格に定められた範囲の値であるか否かを判定する。具体的には、符号化率判定部７３は、Ａ階層乃至Ｃ階層の畳み込み符号化の符号化率の値が、それぞれ“０００”乃至“１００”の範囲の値であるか否かを判定する。Ａ階層乃至Ｃ階層の畳み込み符号化の符号化率が、全て“０００”乃至“１００”の範囲の値である場合、例えば、符号化率判定部７３は、Ａ階層乃至Ｃ階層の畳み込み符号化の符号化率が定義されている値であることを表す“０”を示す信号をOR回路７５に出力する。また、Ａ階層乃至Ｃ階層の畳み込み符号化の符号化率の少なくとも１つが、ISDB-T_SB規格において未定義または未使用の“１０１”乃至“１１１”の範囲の値である場合、例えば、符号化率判定部７３は、Ａ階層乃至Ｃ階層の畳み込み符号化の符号化率が定義されていない値であることを表す“１”を示す信号をOR回路７５に出力する。

時間インタリーブ長判定部７４は、復号されたTMCC情報に含まれるＡ階層の時間インタリーブ長、Ｂ階層の時間インタリーブ長、およびＣ階層の時間インタリーブ長が、それぞれ、例えばISDB-T_SB規格に定められた範囲の値であるか否かを判定する。具体的には、時間インタリーブ長判定部７４は、Ａ階層乃至Ｃ階層の時間インタリーブ長の値が、それぞれ“０００”乃至“１００”の範囲の値であるか否かを判定する。Ａ階層乃至Ｃ階層の時間インタリーブ長が、全て“０００”乃至“１００”の範囲の値である場合、例えば、時間インタリーブ長判定部７４は、Ａ階層乃至Ｃ階層の時間インタリーブ長が定義されている値であることを表す“０”を示す信号をOR回路７５に出力する。また、Ａ階層乃至Ｃ階層の時間インタリーブ長の少なくとも１つが、ISDB-T_SB規格において未定義または未使用の“１０１”乃至“１１１”の範囲の値である場合、例えば、時間インタリーブ長判定部７４は、Ａ階層乃至Ｃ階層の時間インタリーブ長が定義されていない値であることを表す“１”を示す信号をOR回路７５に出力する。

OR回路７５は、セグメント数判定部７２、符号化率判定部７３、および時間インタリーブ長判定部７４から供給される信号のうちの少なくとも１つが、“１”を示す場合、同期制御回路５０に誤訂正であることを示す誤訂正検出信号を供給する。また、OR回路７５は、セグメント数判定部７２、符号化率判定部７３、および時間インタリーブ長判定部７４から供給される信号のそれぞれが、“０”を示す場合、同期制御回路５０に誤訂正でないことを示す誤訂正検出信号を供給する。

次に、図４のフローチャートを参照して、受信装置１における、フレーム検出／伝送制御情報復号の処理について説明する。

ステップＳ１１において、差動復調回路４１は、入力されたTMCC信号を差動復調する。これにより、元の情報ビットに対応した信号点の複素信号が生成される。差動復調回路４１は、差動復調された複素信号であるＩチャネル信号およびＱチャネル信号を、ビット判定回路４２に供給する。

ステップＳ１２において、ビット判定回路４２は、差動復調されたTMCC信号、すなわち複素信号であるＩチャネル信号およびＱチャネル信号に基づきビット判定を行う。これにより、ビット判定回路４２から、ビットストリーム化されたTMCC信号がフレーム同期判定回路４３および遅延回路４６に供給される。

ステップＳ１３において、フレーム同期判定回路４３は、ビットストリーム化されたTMCC信号に含まれている同期信号を検出して、OFDMフレームの同期位置を検出する。フレーム同期判定回路４３は、検出された同期位置を同期位置記憶部４４、比較回路４５、および遅延回路４６に供給する。同期位置記憶部４４は、フレーム同期判定回路４３で検出された同期位置を記憶保持し、保持していた同期位置を比較回路４５に出力する。

ステップＳ１４において、比較回路４５は、１フレーム前の同期位置との比較を行う。具体的には、比較回路４５は、フレーム同期判定回路４３から供給された所定のOFDMフレームの同期位置と、同期位置記憶部４４から供給された１OFDMフレーム前の同期位置とを比較し、同期位置が一致しているか否かを検出する。比較回路４５は、この検出結果に基づいて、同期位置が一致している場合には“ＯＫ”、一致していない場合には“ＮＧ”を示す同期判定信号を同期制御回路５０に出力する。

ステップＳ１５において、遅延回路４６は、フレーム同期判定回路４３において同期位置の検出に要する所定時間だけビットストリーム化されたTMCC信号を遅延させる。遅延回路４６は、所定時間遅延させ、かつ、フレーム同期判定回路４３により同期位置が検出されたことによって同期信号Ｗ０およびＷ１と同期が取られたTMCC信号を、不整合信号判定部４７および誤り訂正回路４８に供給する。

ステップＳ１６において、不整合信号判定部４７は、ビットストリーム化されたTMCC信号がシステム上起こり得ない信号であるか否かを判定する。不整合信号判定部４７は、この判定結果に基づいて、システム上起こり得ない信号である場合には“ＮＧ”、そうでない場合には“ＯＫ”を示す不整合判定信号を同期制御回路５０に出力する。

ステップＳ１７において、誤り訂正回路４８は、ビットストリーム化されたTMCC信号に含まれるTMCC情報を差集合巡回符号で復号することで誤り訂正する。誤り訂正回路４８は、復号したTMCC情報を、誤訂正検出回路４９、情報保持回路５１、およびセレクタ５２に供給する。また、誤り訂正回路４８は、誤り訂正に成功した場合、“ＯＫ”を示す誤り訂正成否信号を同期制御回路５０に供給し、誤り訂正に失敗した場合、“ＮＧ”を示す誤り訂正成否信号を同期制御回路５０に供給する。

ステップＳ１８において、誤訂正検出回路４９は、誤り訂正されたTMCC情報に対して誤訂正検出処理を行う。

ここで、図５のフローチャートを参照して、ステップＳ１７に対応する、誤訂正検出処理の詳細について説明する。

ステップＳ３１において、セグメント数判定部７２は、セグメント数の総和が１３であるか否かを判定する。具体的には、加算器７１は、復号されたTMCC情報に含まれるＡ階層のセグメント数、Ｂ階層のセグメント数、およびＣ階層のセグメント数をそれぞれ加算する。加算器７１は、算出されたセグメント数の総和をセグメント数判定部７２に供給する。セグメント数判定部７２は、加算器７１から供給されたセグメント数の総和が１３であるか否かを判定する。セグメント数の総和が１３であると判定された場合、処理は、ステップＳ３２へ進む。

ステップＳ３２において、セグメント数判定部７２は、セグメント数の総和が１３であることを通知する。すなわち、セグメント数判定部７２は、セグメント数の総和が１３であることを表す“０”を示す信号をOR回路７５に出力し、処理は、ステップＳ３４へ進む。

一方、ステップＳ３１において、セグメント数の総和が１３でないと判定された場合、処理は、ステップＳ３３へ進む。

ステップＳ３３において、セグメント数判定部７２は、セグメント数の総和が１３でないことを通知する。すなわち、セグメント数判定部７２は、セグメント数の総和が１３でないことを表す“１”を示す信号をOR回路７５に出力し、処理は、ステップＳ３４へ進む。

ステップＳ３４において、符号化率判定部７３は、各階層の符号化率の値が定義されている値であるか否かを判定する。符号化率判定部７３は、TMCC情報に含まれるＡ階層乃至Ｃ階層の畳み込み符号化の符号化率が、全て“０００”乃至“１００”の範囲の値である場合、各階層の符号化率の値が定義されている値であると判定し、処理は、ステップＳ３５へ進む。

ステップＳ３５において、符号化率判定部７３は、各階層の符号化率の値が定義されている値であることを通知する。具体的には、符号化率判定部７３は、各階層の符号化率の値が定義されている値であることを表す“０”を示す信号をOR回路７５に出力し、処理は、ステップＳ３７へ進む。

一方、ステップＳ３４において、符号化率判定部７３は、Ａ階層乃至Ｃ階層の畳み込み符号化の符号化率の少なくとも１つが“０００”乃至“１００”の範囲の値でなく、ISDB-T_SB規格において未定義または未使用の“１０１”乃至“１１１”の範囲の値である場合、各階層の符号化率の値が定義されていない値であると判定し、処理は、ステップＳ３６へ進む。

ステップＳ３６において、符号化率判定部７３は、各階層の符号化率の値が定義されていない値であることを通知する。具体的には、符号化率判定部７３は、各階層の符号化率の値が定義されていない値であることを表す“１”を示す信号をOR回路７５に出力し、処理は、ステップＳ３７へ進む。

ステップＳ３７において、時間インタリーブ長判定部７４は、各階層の時間インタリーブ長の値が定義されている値であるか否かを判定する。時間インタリーブ長判定部７４は、Ａ階層乃至Ｃ階層の時間インタリーブ長が、全て“０００”乃至“１００”の範囲の値である場合、各階層の時間インタリーブ長の値が定義されている値であると判定し、処理は、ステップＳ３８へ進む。

ステップＳ３８において、時間インタリーブ長判定部７４は、各階層の時間インタリーブ長の値が定義されている値であることを通知する。具体的には、時間インタリーブ長判定部７４は、各階層の時間インタリーブ長の値が定義されている値であることを表す“０”を示す信号をOR回路７５に出力し、処理はステップＳ４０へ進む。

一方、ステップＳ３７において、時間インタリーブ長判定部７４は、Ａ階層乃至Ｃ階層の時間インタリーブ長の少なくとも１つが“０００”乃至“１００”の範囲の値でなく、ISDB-T_SB規格において未定義または未使用の“１０１”乃至“１１１”の範囲の値である場合、各階層の符号化率の値が定義されていない値であると判定し、処理は、ステップＳ３９へ進む。

ステップＳ３９において、時間インタリーブ長判定部７４は、各階層の時間インタリーブ長の値が定義されていない値であることを通知する。具体的には、時間インタリーブ長判定部７４は、各階層の時間インタリーブ長の値が定義されていない値であることを表す“１”を示す信号をOR回路７５に出力し、処理は、ステップＳ４０へ進む。

ステップＳ４０において、OR回路７５は、誤訂正検出信号を出力し、処理は、終了する。具体的には、OR回路７５は、セグメント数判定部７２、符号化率判定部７３、および時間インタリーブ長判定部７４から供給される信号のそれぞれが、“０”を示す場合、同期制御回路５０に誤訂正でないことを示す誤訂正検出信号を供給する。一方、OR回路７５は、セグメント数判定部７２、符号化率判定部７３、および時間インタリーブ長判定部７４から供給される信号のうちの少なくとも１つが、“１”を示す場合、同期制御回路５０に誤訂正であることを示す誤訂正検出信号を供給する。

このようにして、誤訂正検出回路４９は、TMCC情報についての誤り訂正の誤訂正を検出することができる。

図４のフローチャートに戻り、ステップＳ１９において、同期制御回路５０は、同期判定信号、不整合判定信号、誤り訂正成否信号、および誤訂正検出信号に基づいて、フレーム同期信号および同期確立情報の出力を制御する。

ステップＳ２０において、同期制御回路５０は、誤り訂正成否信号に基づいて、誤り訂正に成功したか否かを判定する。同期制御回路５０は、誤り訂正回路４８から供給された誤り訂正成否信号が、誤り訂正に成功したことを示す信号である場合、誤り訂正に成功したと判定し、処理は、ステップＳ２１へ進む。

ステップＳ２１において、同期制御回路５０は、誤訂正検出信号に基づいて、TMCC情報の誤り訂正が誤訂正であるか否かを判定する。同期制御回路５０は、誤訂正検出回路４９から供給された誤訂正検出信号が、誤訂正でないことを示す信号である場合、TMCC情報の誤り訂正が誤訂正でないと判定し、処理は、ステップＳ２２へ進む。

ステップＳ２２において、セレクタ５２は、復号されたTMCC情報を出力する。具体的には、同期制御回路５０は、セレクタ５２に供給されるTMCC情報のうちの誤り訂正回路４８から供給されるTMCC情報を選択させるための選択信号をセレクタ５２に供給する。セレクタ５２は、同期制御回路５０から供給される選択信号に基づいて、誤り訂正回路４８から供給されるTMCC情報および情報保持回路５１から供給される１フレーム前のTMCC情報のうち、誤り訂正回路４８から供給されるTMCC情報を選択する。セレクタ５２は、選択した誤り訂正回路４８から供給されるTMCC情報をキャリア復調回路２０等に供給し、処理は終了する。

一方、ステップＳ２０において、同期制御回路５０は、誤り訂正回路４８から供給された誤り訂正成否信号が、誤り訂正に失敗したことを示す信号である場合、誤り訂正に失敗したと判定し、処理は、ステップＳ２３へ進む。

また、ステップＳ２１において、同期制御回路５０は、誤訂正検出回路４９から供給された誤訂正検出信号が、誤訂正であることを示す信号である場合、TMCC情報の誤り訂正が誤訂正であると判定し、処理は、ステップＳ２３へ進む。

ステップＳ２３において、セレクタ５２は、保持されているTMCC情報を出力する。具体的には、同期制御回路５０は、セレクタ５２に供給されるTMCC情報のうちの情報保持回路５１から供給されるTMCC情報を選択させるための選択信号をセレクタ５２に供給する。セレクタ５２は、同期制御回路５０から供給される選択信号に基づいて、誤り訂正回路４８から供給されるTMCC情報および情報保持回路５１から供給される１フレーム前のTMCC情報のうち、情報保持回路５１から供給される１フレーム前のTMCC情報を選択する。セレクタ５２は、選択した１フレーム前のTMCC情報をキャリア復調回路２０等に供給し、処理は終了する。

このようにして、受信装置１は、誤り訂正に失敗した場合、または誤り訂正には成功したものの誤訂正であった場合には、前のフレームのTMCC情報を出力することができる。

以上のように、受信装置１は、誤り訂正されたTMCC情報が規格を満たしていないことを検出することで、より信頼度の高いTMCC情報を出力することができる。

このようにすることで、OFDM受信装置において、所望の信号に対して雑音の大きい信号、または雑音のみからなる信号に対して、偶然誤り訂正に成功してしまった場合でも、誤訂正であると判断することにより、誤作動を防止することができる。

上述した説明では、TMCC情報の誤訂正の検出に、セグメント数の総和、階層ごとの畳み込み符号化の符号化率、および階層ごとの時間インタリーブ長を用いる実施の形態を示したが、セグメント数の総和、畳み込み符号化の符号化率、または時間インタリーブ長のうちのいずれか１つまたは２つを用いるようにしてもよい。また、TMCC情報の他の値に基づいて、TMCC情報の誤訂正を検出するようにしてもよい。

また、図６に示されるように、TMCC情報に含まれる情報の信頼性をさらに向上させるために、フレーム検出／伝送制御情報復号回路１８において、セレクタ５２の後段に後方保護回路９１を設けるようにしてもよい。

図６に示されるようにフレーム検出／伝送制御情報復号回路１８を構成した場合、セレクタ５２は、選択したTMCC情報に含まれる情報のうちの所定の情報を後方保護回路９１に供給し、その他の情報をそのままキャリア復調回路２０等に供給する。

後方保護回路９１は、セレクタ５２から供給されたTMCC情報に含まれる所定の情報の内容が変更された場合、その情報の内容が変更されてから所定数のフレームにわたって、セレクタ５２から供給されたTMCC情報の内容が変更された内容と一致したとき、内容が変更された情報を出力を開始する。また、後方保護回路９１は、変更後の情報が所定数のフレームにわたって一致しないとき、内容が変更された情報は正しくない情報と判断され、変更後の情報を切替えずに、前のフレームまでの変更前の情報を後段に出力する。さらに、後方保護回路９１は、セレクタ５２から供給されるTMCC情報に含まれる情報が変更されない場合、その情報をそのまま後段に出力する。

このようにして、後方保護回路９１は、前のフレームから内容が変更された情報が、所定数の連続したフレームにおいて一致することを確認する、いわゆる後方保護を行う。

図７は、受信装置１における、後方保護の処理を説明するフローチャートである。

ステップＳ５１において、後方保護回路９１は、所定のフレームのTMCC情報に含まれる情報をセレクタ５２から取得する。

ステップＳ５２において、後方保護回路９１は、変更されている情報があるか否かを判定する。後方保護回路９１は、取得した情報のうち、１フレーム前から内容が変更されている情報がある場合、変更されている情報があると判定し、処理は、ステップＳ５３へ進む。

ステップＳ５３において、後方保護回路９１は、変更後の情報が所定数のフレームにわたって一致しているか否かを判定する。すなわち、ステップＳ５２において情報の内容が変更されてから所定数のフレームにわたって、セレクタ５２から供給されたTMCC情報の内容が変更された内容と一致していると判定された場合、処理は、ステップＳ５４へ進む。

ステップＳ５４において、後方保護回路９１は、変更後の情報の出力を開始し、処理は終了する。

一方、ステップＳ５３において、変更後の情報が所定数のフレームにわたって一致していないと判定された場合、処理は、ステップＳ５５へ進む。

ステップＳ５５において、後方保護回路９１は、変更後の情報に切替えずに、変更前の情報の出力を継続し、処理は終了する。

一方、ステップＳ５２において、後方保護回路９１は、取得した情報のうち、１フレーム前から変更されている情報がない場合、処理は、ステップＳ５６へ進む。ステップＳ５６において、後方保護回路９１は、取得した情報をそのまま後段に出力し、処理は終了する。

このようにして、後方保護回路９１は、TMCC情報に対して後方保護の処理を行う。

例えば、後方保護回路９１は、所定のフレームのTMCC情報に含まれるEWSの起動制御信号が“０”から“１”に切り替わった場合、その後、例えば５フレーム分のEWSの起動制御情報が全て“１”を示すか否かを検出する。５フレーム分のEWSの起動制御情報が全て“１”を示した場合、後方保護回路９１は、EWSの起動制御信号を“１”に切替えて後段へ出力する。また、５フレーム分のTMCC情報に含まれるEWSの起動制御信号の全てが“１”を示さなかった場合、後方保護回路９１は、EWSの起動制御信号を“１”に切替えずに、“０”としたまま後段へ出力する。

このようにして、受信装置１は、システムの動作に対して重要な役割を果たしている所定の情報について、後方保護の処理を行うことによって、より信頼度の高いTMCC情報を出力することができる。

以上のように、誤り訂正するようにした場合には、誤り訂正された伝送制御情報を出力することができる。また、伝送制御情報を復号することで誤り訂正し、誤り訂正された伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された伝送制御情報が誤っていることを検出するようにした場合には、誤り訂正された伝送制御情報の信頼度を向上させることができる。

以上においては、本発明をOFDM受信装置に適用した実施の形態について説明したが、本発明は、誤り訂正を行う復調装置に適用することができる。

図８は、上述した一連の処理をプログラムにより実行するパーソナルコンピュータの構成の例を示すブロック図である。CPU（Central Processing Unit）１０１は、ROM（Read Only Memory）１０２、または記憶部１０８に記憶されているプログラムに従って各種の処理を実行する。RAM（Random Access Memory）１０３には、CPU１０１が実行するプログラムやデータなどが適宜記憶される。これらのCPU１０１、ROM１０２、およびRAM１０３は、バス１０４により相互に接続されている。

CPU１０１にはまた、バス１０４を介して入出力インターフェース１０５が接続されている。入出力インターフェース１０５には、キーボード、マウス、マイクロホンなどよりなる入力部１０６、ディスプレイ、スピーカなどよりなる出力部１０７が接続されている。CPU１０１は、入力部１０６から入力される指令に対応して各種の処理を実行する。そして、CPU１０１は、処理の結果を出力部１０７に出力する。

入出力インターフェース１０５に接続されている記憶部１０８は、例えばハードディスクからなり、CPU１０１が実行するプログラムや各種のデータを記憶する。通信部１０９は、インターネットやローカルエリアネットワークなどのネットワークを介して外部の装置と通信する。

また、通信部１０９を介してプログラムを取得し、記憶部１０８に記憶してもよい。

入出力インターフェース１０５に接続されているドライブ１１０は、磁気ディスク、光ディスク、光磁気ディスク、あるいは半導体メモリなどのリムーバブルメディア１１１が装着されたとき、それらを駆動し、そこに記録されているプログラムやデータなどを取得する。取得されたプログラムやデータは、必要に応じて記憶部１０８に転送され、記憶される。

コンピュータにインストールされ、コンピュータによって実行可能な状態とされるプログラムを格納するプログラム格納媒体は、図８に示すように、磁気ディスク（フレキシブルディスクを含む）、光ディスク（CD-ROM(Compact Disc-Read Only Memory),DVD(Digital Versatile Disc)を含む）、光磁気ディスク（MD（Mini-Disc）を含む）、もしくは半導体メモリなどよりなるパッケージメディアであるリムーバブルメディア１１１、または、プログラムが一時的もしくは永続的に格納されるROM１０２や、記憶部１０８を構成するハードディスクなどにより構成される。プログラム格納媒体へのプログラムの格納は、必要に応じてルータ、モデムなどのインターフェースである通信部１０９を介して、ローカルエリアネットワーク、インターネット、デジタル衛星放送といった、有線または無線の通信媒体を利用して行われる。

なお、本明細書において、プログラム格納媒体に格納されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。

また、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。

本発明を適用したOFDM受信装置の一実施の形態を示すブロック図である。 図１のOFDM受信装置内のフレーム検出／伝送制御情報復号回路の構成を示すブロック図である。 図２の誤訂正検出回路の機能的構成を示すブロック図である。 フレーム検出／伝送制御情報復号の処理を説明するフローチャートである。 誤訂正検出処理を説明するフローチャートである。 後方保護の処理を行う構成を示すブロック図である。 後方保護の処理を説明するフローチャートである。 パーソナルコンピュータの構成を説明するブロック図である。

符号の説明

１ OFDM受信装置， １８ フレーム検出／伝送制御情報復号回路， ４１ 差動復調回路， ４２ ビット判定回路， ４３ フレーム同期判定回路， ４４ 同期位置記憶部， ４５ 比較回路， ４６ 遅延回路， ４７ 不整合信号判定部， ４８ 誤り訂正回路， ４９ 誤訂正検出回路， ５０ 同期制御回路， ５１ 情報保持回路， ５２ セレクタ， ７１ 加算器， ７２ セグメント数判定部， ７３ 符号化率判定部， ７４ 時間インタリーブ長判定部， ７５ OR回路， ９１ 後方保護回路

Claims (7)

1. 誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する復調装置において、
   前記伝送制御情報を復号することで誤り訂正する誤り訂正手段と、
   誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出する検出手段と
   を備える復調装置。
2. 誤り訂正された前記伝送制御情報が誤っていることが検出されなかった場合、誤り訂正された前記伝送制御情報を選択し、誤り訂正された前記伝送制御情報が誤っていることが検出された場合、前のフレームの前記伝送制御情報を選択するように、後段に出力する前記伝送制御情報を選択する選択手段をさらに備える
   請求項１に記載の復調装置。
3. 前記伝送制御情報を保持する保持手段をさらに備え、
   前記選択手段は、誤り訂正された前記伝送制御情報が誤っていることが検出された場合、前記保持手段に保持されている前のフレームの前記伝送制御情報を選択する
   請求項２に記載の復調装置。
4. 前記選択手段により選択された前記伝送制御情報に含まれる所定の情報の内容が変更された場合、前記情報の内容が変更されてから所定数のフレームにわたって、前記選択手段により選択された前記伝送制御情報に含まれる前記情報の内容が前記変更された内容と一致したとき、内容が変更された前記情報を出力する出力手段をさらに備える
   請求項２に記載の復調装置。
5. 前記検出手段は、前記伝送制御情報の、前記OFDM信号のセグメント数の総数、前記OFDM信号の各階層の畳み込み符号化の符号化率、および前記OFDM信号の各階層の時間インタリーブ長のうちの少なくとも１つを、それぞれのあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出する
   請求項１に記載の復調装置。
6. 誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する復調方法において、
   前記伝送制御情報を復号することで誤り訂正し、
   誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っていることを検出する
   ステップを含む復調方法。
7. 誤り訂正符号に符号化されている伝送制御情報がフレーム毎に含まれるOFDM信号を復調する処理をコンピュータに行わせるプログラムにおいて、
   前記伝送制御情報を復号することで誤り訂正し、
   誤り訂正された前記伝送制御情報に含まれる値をあらかじめ定められた値と比較することにより、誤り訂正された前記伝送制御情報が誤っている
   ことを検出する
   ステップを含むプログラム。

Images