以下、本発明の実施の形態について、図面を参照して詳細に説明する。なお、本発明は以下の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で、任意に変更可能であることはいうまでもない。
以下、本発明の実施の形態として、本発明を適用したISDB−T規格のOFDM受信装置について説明をする。
本発明は、例えば図1に示すような構成のOFDM受信装置10に適用される。
図1に示すOFDM受信装置10は、アンテナ11と、チューナ12と、バンドパスフィルタ(BPF)13と、A/D変換回路14と、DCキャンセル回路15と、デジタル直交復調回路16と、FFT演算回路17と、フレーム検出/伝送制御情報復号回路18と、同期回路19と、キャリア復調回路20と、周波数デインタリーブ回路21と、時間デインタリーブ回路22と、デマッピング回路23と、ビットデインタリーブ回路24と、デパンクチャ回路25と、ビタビ復号回路26と、バイトデインタリーブ回路27と、拡散信号除去回路28と、トランスポートストリーム生成回路29と、RS復号回路30と、チャンネル選択回路31とを備えている。
OFDM送信装置から送信された送信波は、OFDM受信装置10のアンテナ11により受信され、RF信号としてチューナ12に供給される。
アンテナ11により受信されたRF信号は、乗算器12a及び局部発振器12bからなるチューナ12によりIF信号に周波数変換され、BPF13に供給される。局部発振器12bから発振される受信キャリア信号の発振周波数は、チャンネル選択回路31から供給されるチャンネル選択信号に応じて切り換えられる。
チューナ12から出力されたIF信号は、BPF13によりフィルタリングされた後、A/D変換回路14によりデジタル化される。デジタル化されたIF信号は、DCキャンセル回路15によりDC成分が除去され、デジタル直交復調回路16に供給される。
デジタル直交復調回路16は、所定の周波数(キャリア周波数)のキャリア信号を用いて、デジタル化されたIF信号を直交復調し、ベースバンドのOFDM信号を出力する。ベースバンドのOFDM信号は、直交復調された結果、実軸成分(Iチャンネル信号)と、虚軸成分(Qチャンネル信号)とから構成される複素信号となる。デジタル直交復調回路16から出力されるベースバンドのOFDM信号は、FFT演算回路17及び同期回路19に供給される。
FFT演算回路17は、ベースバンドのOFDM信号に対してFFT演算を行い、各サブキャリアに直交変調されている信号を抽出して出力する。FFT演算回路17は、1つのOFDMシンボルから有効シンボル長分の信号を抜き出し、抜き出した信号に対してFFT演算を行う。すなわち、FFT演算回路17は、1つのOFDMシンボルからガードインターバル長分の信号を除き、残った信号に対してFFT演算を行う。
FFT演算回路17により抽出された各サブキャリアに変調されていた信号は、実軸成分(Iチャンネル信号)と虚軸成分(Qチャンネル信号)とから構成される複素信号である。FFT演算回路17により抽出された信号は、フレーム検出/伝送制御情報復号回路18、同期回路19及びキャリア復調回路20に供給される。
フレーム検出/伝送制御情報復号回路18は、FFT演算回路17により復調された信号の所定のサブキャリアからTMCC信号を抽出し、TMCC信号から同期信号を検出してOFDMフレームの境界を検出し、検出したフレームの境界位置を表すフレーム同期信号を同期回路19等に供給する。また、フレーム検出/伝送制御情報復号回路18は、同期を取った後のTMCC信号に含まれるTMCC情報(伝送制御情報)を差集合巡回符号で誤り訂正復号する。フレーム検出/伝送制御情報復号回路18は、復号したTMCC情報を、キャリア復調回路20、時間デインタリーブ回路22、デマッピング回路23、ビットデインタリーブ回路24、及び、トランスポートストリーム生成回路29に供給して、各回路の復調や再生等の制御を行う。
同期回路19は、ベースバンドのOFDM信号、FFT演算回路17により復調された後の各サブキャリアに変調されていた信号、OFDMシンボルの境界、チャンネル選択回路31から供給されるチャンネル選択信号等を用いて、FFT演算回路17に対してFFT演算の演算範囲及びそのタイミング等の同期処理等の各種の同期処理を行う。
キャリア復調回路20は、FFT演算回路17から出力された各サブキャリアから復調された後の信号が供給され、その信号に対してキャリア復調を行う。具体的には、キャリア復調回路20は、差動変調信号(DQPSK)に対する差動復調処理、及び、同期変調信号(QPSK、16QAM、64QAM)に対する等化処理を行う。
キャリア復調された信号は、周波数デインタリーブ回路21によって周波数方向のデインタリーブ処理がされ、続いて、時間デインタリーブ回路22によって時間方向のデインタリーブ処理がされた後、デマッピング回路23に供給される。
デマッピング回路23は、キャリア復調された信号(複素信号)に対してデータの再割付処理(デマッピング処理)を行い、伝送データ系列を復元する。例えばISDB-TSB規格のOFDM信号を復調する場合であれば、デマッピング回路23は、QPSK、16QAM又は64QAMに対応したデマッピング処理を行う。
デマッピング回路23から出力された伝送データ系列は、ビットデインタリーブ回路24、デパンクチャ回路25、ビタビ復号回路26、バイトデインタリーブ回路27、拡散信号除去回路28を通過することにより、多値シンボルの誤り分散のためのビットインタリーブに対応したデインタリーブ処理、伝送ビットの削減のためのパンクチャリング処理に対応したデパンクチャリング処理、畳み込み符号化されたビット列の復号のためのビタビ復号処理、バイト単位でのデインタリーブ処理、エネルギ拡散処理に対応したエネルギ逆拡散処理が行われ、トランスポートストリーム生成回路29に入力される。
トランスポートストリーム生成回路29は、例えばヌルパケット等の各放送方式で規定されるデータを、ストリームの所定の位置に挿入する。また、トランスポートストリーム生成回路29は、断続的に供給されてくるストリームのビット間隔を平滑化して時間的に連続したストリームとする、いわゆるスムージング処理を行う。スムージング処理がされた伝送データ系列は、RS復号回路30に供給される。
RS復号回路30は、入力された伝送データ系列に対してリードソロモン復号処理を行い、MPEG-2システムズで規定されたトランスポートストリームとして出力する。
つぎに、フレーム検出/伝送制御情報復号回路18についてさらに説明する。
図2に、フレーム検出/伝送制御情報復号回路18のブロック構成図を示す。
このフレーム検出/伝送制御情報復号回路18は、図2に示すように、上記FFT演算回路17からTMCC信号(I,Q信号)が供給される復調部40、上記復調部40により復調されたTMCC信号が供給されるTMCCデータ保持部44、外部制御部46からリファレンスデータが供給されるリファレンスデータ保持部48、上記復調部40により復調されたTMCCデータが直接及び上記TMCCデータ保持部44を介して供給される第1のフレーム同期制御部50、上記復調部40により復調されたTMCC信号が上記TMCCデータ保持部44を介して供給されるとともに上記外部制御部46からリファレンスデータが上記リファレンスデータ保持部48を介して供給される上記第2のフレーム同期制御部60、上記第1のフレーム同期制御部50と第2のフレーム同期制御部60によりそれぞれ生成された同期信号を切り換えるセレクタ71及び伝送パラメータを選択的に出力するセレクタ72を備えるセレクタブロック70などからなる。
上記復調部40は、図3に示すように、上記FFT演算回路17からTMCC信号(I,Q信号)が入力される差動復調回路41とビット判定回路42からなる。上記差動復調回路41は、入力されたTMCC信号を差動復調し、元の情報ビットに対応した信号点の複素信号(I,Q信号)を生成する。差動復調された信号(I,Q信号)は、ビット判定回路42に供給される。ビット判定回路42は、差動復調された信号(I,Q信号)に基づきビット判定を行う。すなわち、差動復調された信号のIQ平面上の信号点から変調されている値が“0”又は“1”のいずれであるかを判定し、いずれか一方のビット値を出力する。したがって、ビット判定回路42からは、ビットストリーム化されたTMCC信号が出力されることとなる。
上記復調部40のビット判定回路42から出力されるビットストリーム化されたTMCC信号は、第1のフレーム同期制御部50に直接供給されるとともに、TMCCデータ保持部44を介して上記第1のフレーム同期制御部50及び第2のフレーム同期制御部60に供給される。
上記第1のフレーム同期制御部50は、受信したデジタル放送信号から上記復調部40により復調したTMCCデータと上記TMCCデータ保持部44に保持されたTMCCデータから同期ワードを検出してフレーム同期を確立するものであって、例えば、図4に示すように、上記復調部40のビット判定回路42から出力されるビットストリーム化されたTMCC信号が直接入力されるフレーム同期判定回路51、このフレーム同期判定回路51の判定出力が供給される同期位置記憶部52及び比較回路53、上記復調部40のビット判定回路42から出力されるビットストリーム化されたTMCC信号が上記TMCCデータ保持部44を介して供給される不整合信号判定部54及び誤り訂正回路55、上記比較回路53、不整合信号判定部54及び誤り訂正回路55の出力が供給される同期制御回路56などからなる。
上記第1のフレーム同期制御部50において、フレーム同期判定回路51は、ビットストリーム化されたTMCC信号に含まれている同期ワードを検出して、OFDMフレームの同期位置を検出する。具体的には、フレーム同期判定回路51は、まず、ビットストリーム化されたTMCC信号と、同期ワード(W0,W1)との相関演算を行う。すなわち、同期ワード(W0,W1)と、ビットストリーム内の各位置における16ビット幅のデータ列との相関値を逐次算出する。この相関値は、同期ワード(W0,W1)と、ビット列とが一致すれば最も高くなるような値である。つぎに、フレーム同期判定回路51は、算出した相関値が最大となったタイミングを表す同期位置を検出する。検出した同期位置は、同期位置記憶部52、比較回路53、及び、TMCCデータ保持部44に供給される。
同期位置記憶部52は、フレーム同期判定回路51で検出された同期位置を記憶保持する。次のOFDMフレームの同期位置がフレーム同期判定回路51から供給されると、同期位置記憶部52は、保持していた同期位置を上記TMCCデータ保持部44に供給する。
比較回路53は、フレーム同期判定回路51から供給されたあるOFDMフレームの同期位置と、同期位置記憶部52から供給された1OFDMフレーム前の同期位置とを比較し、同期位置が一致しているか否かを検出する。比較回路53は、この検出結果に基づき、同期位置が一致している場合には“OK”、一致していない場合には“NG”を示す同期判定信号を同期制御回路56に出力する。
ここで、上記TMCCデータ保持部44は、DBPSK変調されたTMCCキャリアを上記復調部40で復調したTMCCデータを保持する手段として機能するもので、例えばシフトレジスタにて構成される。上記TMCCデータ保持部44を構成するシフトレジスタは、上記第1のフレーム同期制御部50を機能させるために必要な情報量を確保するために、例えばシフトレジスタ長が220bitあり、第2のフレーム同期制御部60の機能を実現するために用いられる情報量は203bit(1フレーム)である。
上記復調部40はシンボル単位で出力されるTMCCデータをビットシリアルにシフトレジスタ構成されたTMCCデータ保持部44へ入力する。各レジスタに保持されたTMCCデータを抽出し、これを相関計算部61へ入力している。入力データは、相関に必要な分(実装では203bit)だけでよいが、実装上シフトレジスタに保持されているすべてのデータを渡して相関計算部61で必要な分を選別している。
上記TMCCデータ保持部44は、シフトレジスタの代わりにRAMを用いて構成することもできる。
上記TMCCデータ保持部44は、上記フレーム同期判定回路51において同期位置の検出に要する時間だけTMCC信号(ビットストリーム)を遅延し、且つ、フレーム同期判定回路51から供給された同期位置により同期が取られたTMCC信号を不整合信号判定部54及び誤り訂正回路55に供給する。
不整合信号判定部54は、ビットストリーム化されたTMCC信号がシステム上起こり得ない信号であるか否かを判定する。不整合信号判定部54は、この判定結果に基づき、システム上あり得ない信号である場合には“NG”、そうでない場合には“OK”を示す不整合判定信号を同期制御回路56に出力する。例えば、TMCC信号がオール0である場合には、信号断等の可能性が高いため、不整合信号判定部54は、“NG”を示す不整合判定信号を同期制御回路56に出力する。
誤り訂正回路55は、ビットストリーム化されたTMCC信号に含まれるTMCC情報を差集合巡回符号で誤り訂正復号し、復号したTMCC情報をキャリア復調回路20等に出力する。また、誤り訂正回路55は、誤り訂正の成否を表す誤り訂正成否信号を同期制御回路56に出力する。誤り訂正成否信号は、誤り訂正に成功すれば“OK”、失敗すれば“NG”を示す。
同期制御回路56は、同期判定信号、不整合判定信号、及び、誤り訂正成否信号に基づき、フレーム同期信号の出力及び同期確立情報の出力を制御する。フレーム同期信号は、OFDMフレームの先頭位置のタイミングで“H”(ハイ)となり、その他のタイミングでは“L”(ロー)となるような、OFDMフレームの境界位置を周期的に発生するフラグである。同期制御回路56は、あるトリガが与えられると、最初のフラグを発生し(フラグを“H”(ハイ)とし)、以後は例えば動作クロック等をカウントしていくことにより周期的にフラグを発生して、フレーム同期信号を生成していく。また、同期確立情報は、フレーム同期信号が受信信号に同期している否かを外部回路に通知するための情報、すなわち、フレーム同期が確立しているか否かを示す情報である。同期確立情報は、フレーム同期が確立していれば“OK”、確立していなければ“NG”を示す。
同期制御回路56では、図5に示すような状態遷移図を有するステートマシーン80により、フレーム同期信号の出力及び同期確立情報の出力を制御する。以下、このステートマシーン80について説明する。
状態0〜状態2は、OFDMフレームの同期が確立していない後方保護状態である。同期制御回路56は、状態0〜状態2のときには、フレーム同期信号を出力せず、さらに、同期確立信号を“NG”としてフレーム同期が確立していないことを外部に通知する。
状態3は、同期が確立している完全同期状態である状態3(0,0)と、同期が確立している前方保護状態である状態3(0,1)、状態3(0,2)、状態3(1,0)、状態3(2,0)、状態3(1,1)とからなる。この状態3では、図5に示すように、同期保護段数2、誤り保護段数2の略三角形状の状態遷移図にしたがって状態が遷移する。同期制御回路56は、状態3のときには、フレーム同期信号を出力し、さらに、同期確立信号を“OK”としてフレーム同期が確立していることを外部に通知する。
ステートマシーン80では、図6のフローチャートに示すような条件により、状態0〜状態3の各状態間の遷移を行う。
まず、ステートマシーン80は、同期制御回路56がリセットされると、初期状態である状態0に遷移する(ステップS1)。そして、フレーム同期判定回路43に1ODFMフレーム分のビットが蓄積されると(ステップS2)、相関値計算状態である状態1に遷移する(ステップS3)。
つぎに、フレーム同期判定回路51が相関値を計算し、相関値の最大値を検出すると(ステップS4)、ステートマシーン80は、同期引き込み状態である状態2に遷移する(ステップS5)。この際、TMCCデータ保持部44は、ODFMフレームの先頭位置を相関値が最大となる位置までシフトさせることによりODFMフレームの同期を取る(ステップS6)。
状態2のときに、ステートマシーン80は、不整合判定信号及び誤り訂正成否信号を判別する(ステップS7,8)。ステートマシーン80は、誤り訂正成否信号が“NG”を示しているか、誤り訂正成否信号は“OK”を示しているものの不整合判定信号が“NG”を示している場合には、再び状態1に遷移する。一方、誤り訂正成否信号及び不整合判定信号のいずれも“OK”を示している場合には、完全同期状態である状態3(0,0)に遷移し、TMCC情報を出力する(ステップS9)。
続いて、フレーム同期判定回路51が相関値を計算し、相関値の最大値を検出すると(ステップS10)、ステートマシーン80は、同期判定信号及び誤り訂正成否信号を判別する(ステップS11,13)。ステートマシーン80は、同期判定信号が“NG”を示している場合には、第1の計数値である同期保護段数に1を加算し、誤り訂正成否信号が“NG”を示している場合には、第2の計数値である誤り保護段数に1を加算する(ステップS12,14)。
その後、ステートマシーン80は、同期保護段数と誤り保護段数との重み付け和である前方保護段数を計算し(ステップS15)、その前方保護段数を閾値と比較することにより、保護範囲内であるか否かを判別する(ステップS16)。この閾値は、重み付け和が閾値以下である場合には、対応する状態が状態3の中に存在し、重み付け和が閾値よりも大きい場合には、対応する状態が状態3の中に存在しないような値に設定される。ステートマシーン80は、判別の結果、状態2のときに、ステートマシーン80は、不整合判定信号及び誤り訂正成否信号を判別する(ステップS6,7)。ステートマシーン80は、誤り訂正成否信号が“NG”を示しているか、誤り訂正成否信号は“OK”を示しているものの不整合判定信号が“NG”を示している場合には、再び状態1に遷移する。一方、誤り訂正成否信号及び不整合判定信号のいずれも“OK”を示している場合には、完全同期状態である状態3(0,0)に遷移する(ステップS9)。
続いて、フレーム同期判定回路51が相関値を計算し、相関値の最大値を検出すると(ステップS10)、ステートマシーン50は、同期判定信号及び誤り訂正成否信号を判別する(ステップS11,13)。ステートマシーン80は、同期判定信号が“NG”を示している場合には、第1の計数値である同期保護段数に1を加算し、誤り訂正成否信号が“NG”を示している場合には、第2の計数値である誤り保護段数に1を加算する(ステップS12,14)。
その後、ステートマシーン80は、同期保護段数と誤り保護段数との重み付け和である前方保護段数を計算し(ステップS15)、その前方保護段数を閾値と比較することにより、保護範囲内であるか否かを判別する(ステップS16)。この閾値は、重み付け和が閾値以下である場合には、対応する状態が状態3の中に存在し、重み付け和が閾値よりも大きい場合には、対応する状態が状態3の中に存在しないような値に設定される。ステートマシーン80は、判別の結果、保護範囲内である場合には現在の同期保護段数及び誤り保護段数に対応した状態に遷移する。すなわち、現在の同期保護段数がi、誤り保護段数がjである場合には、状態3(i,j)に遷移する。一方、保護範囲内でない場合、すなわち、現在の同期保護段数i、誤り保護段数jに対応した状態3(i,j)が存在しない場合には、同期を外して状態1に遷移する。
なお、状態3の各状態において、同期判定信号及び誤り訂正成否信号の双方が“OK”を示している場合には、同期保護段数及び誤り保護段数を0に初期化し、完全同期状態である状態3(0,0)に遷移する。
保護範囲内である場合には現在の同期保護段数及び誤り保護段数に対応した状態に遷移する。すなわち、現在の同期保護段数がi、誤り保護段数がjである場合には、状態3(i,j)に遷移する。一方、保護範囲内でない場合、すなわち、現在の同期保護段数i、誤り保護段数jに対応した状態3(i,j)が存在しない場合には、同期を外して状態1に遷移する。
なお、状態3の各状態において、同期判定信号及び誤り訂正成否信号の双方が“OK”を示している場合には、同期保護段数及び誤り保護段数を0に初期化し、完全同期状態である状態3(0,0)に遷移する。さらに、誤り訂正正否信号がOK”を示しているため、TMCC情報を更新する。
以上のように、同期制御回路56内のステートマシーン80では、同期保護段数と誤り保護段数とを独立に設定し、前方同期保護制御を行っている。
ここで、上述したステートマシーン80では、同期保護段数と誤り保護段数とをそれぞれ2段に設定したが、OFDMフレームのフレーム構造の強さや誤り訂正の能力に応じて、それぞれ任意の段数に設定することができる。これにより、同期制御回路56は、より安定したフレーム同期保護を実現することができる。また、OFDM受信装置10の受信状態、ビット誤り率、或いは固定受信・移動受信の別によって、同期保護段数及び誤り保護段数を可変にすることで、さらに安定したフレーム同期保護を実現することができる。
なお、上述の説明では、状態3の各状態間の制御において、同期判定信号及び誤り訂正成否信号のいずれか一方のみが“OK”を示している場合には状態を遷移させないものとしたが、同期判定信号及び誤り訂正成否信号の内、“OK”を示した方の保護段数から1を減算し、対応する状態に遷移するようにしてもよい。
ここで、フレーム同期制御では、毎シンボルTMCCデータが入力されるが、どのシンボルがフレームの先頭(シンボル番号=0)であるかを判定し、また、どのようなTMCC情報を受信したかを判定する。これらが両方成立したとき、「フレーム同期を確立した」と呼ぶ。
上記第1のフレーム同期制御部50では、信頼性の高いフレーム同期を行うことができるが、フレーム同期が確立するまでに時間が掛かる。フレーム同期が確立する(フレームの先頭(シンボル番号0)を受信するタイミングでなんらかのフレーム同期が成立したフラグ(以下、フレーム同期フラグ、もしくは単に同期フラグと呼ぶ)を出力する)までに必要なシンボル数(フレーム数)は、最短で407シンボル(約2フレーム、1フレームは204シンボル)、最長で610シンボル(約3フレーム)、平均で508.5シンボル(約2.5フレーム)である。フレーム同期が成立しない限り後段処理ができないので、デジタル放送受信装置の動作開始から最終的なデータが正常に出力されるようになるまでの時間にフレーム同期時間は大きく影響する。
そこで、このフレーム検出/伝送制御情報復号回路18では、第2のフレーム同期制御部60により、相関を用いて高速にフレーム同期を行うにしている。
すなわち、予想されるTMCC情報の少なくとも一部の1つ以上のリファレンスデータを保持するとリファレンスデータ保持部48に保持しておき、上記TMCCデータ保持部44に保持されたTMCCデータと上記リファレンスデータ保持部48に保持されたリファレンスデータとの相関を第2のフレーム同期制御部60により求めてフレーム同期を高速に行い、上記第2のフレーム同期制御部60によるフレーム同期が確立された時点で、上記セレクタブロック70のセレクタ71により上記第1のフレーム同期制御部40による同期制御から上記第2のフレーム同期制御部60によるに同期制御から切り換える。
上記第2のフレーム同期制御部60は、図7に示すように、上記復調部40により復調されたTMCC信号が上記TMCCデータ保持部44を介して供給されるとともに上記外部制御部46からリファレンスデータが上記リファレンスデータ保持部48を介して供給される相関計算部61、この相関計算部61の出力が供給されるフレーム同期判定部62、このフレーム同期判定部62の出力及び上記外部制御部46からのリファレンスデータが上記リファレンスデータ保持部48を介して供給される伝送パラメータ選択部63などからなる。
ここで、上記TMCCデータ保持部44では、上記復調部40により復調されたTMCCデータが1シンボル入力されるたびにデータをシフトし、シンボル毎のTMCCデータが保持される。
また、上記リファレンスデータ保持部48は、予想されるTMCC情報の少なくとも一部の1つ以上のリファレンスデータを保持するものであって、例えば、3つのリファレンス(host_tmcc_bitseq, cand1_tmcc_bitseq,cand2_tmcc_bitseq, いずれも187bit)を保持している。host_tmcc_bitseqは、受信装置起動時に毎回ホスト(外部制御部46)が設定することを想定する。cand1_tmcc_bitseq,cand2_tmcc_bitseqは、host_tmcc_bitseqが受信したTMCCデータとの合致しなかった場合、すなわち、相関値が低かった場合に備え、通常運用されている(されると予想される)TMCC情報をデフォルトで保持(ホストで再設定可)したデータである。個々のリファレンスデータの具体的な中身は、フレームの先頭に配置されている差動基準1bit、同期ワード16bitを除いたすべてのTMCC情報フレームである。同期ワードは既知情報であるためリファレンスに含める必要はない。相関計算部61では、データのどの部分との相関を取るかを選べるように設定できるが、この設定次第では、必ずしも187bitすべてを設定する必要はない。例えば、通常予想されるカレント情報のみの設定でも十分効果が得られるが、TMCC情報フレームの末尾のパリティに相当する部分を設定することにより、TMCCデータの入力開始がフレームのどの位置から行われても、ほぼ1フレームを受信するまでにフレーム同期を確立することができる。正確には、フレームの末尾の相関に用いる情報量に依存する。実装では情報量がデフォルト16bitで許容誤り0、すなわち16bitすべてが合致したら同期したとみなす設定となっている。ホストが値を設定できるレジスタモジュールから相関計算部61へ入力することによって、上記相関計算部61で計算に必要な情報を適宜選別している。
なお、上記第1のフレーム同期制御部40は、上記リファレンスデータ保持部48に与えるデータを取得するための機能を備えており、この機能により得られたデータを次回のリファレンスデータとして用いることができる。上記第1のフレーム同期制御部40において、安定したフレーム同期状態のとき、所望のタイミングでトリガが発動(fsync_word_cap_en)させ、そこからリファレンスデータとして有効なビット数分だけ、受信したTMCCデータ(rcvd_tmcc_bitseq)を出力する。このときのトリガをかける主な条件としては、安定同期状態である、DSCC(差集合巡回符号)デコーダーで誤り訂正を行わなかった、である。
そして、上記第2のフレーム同期制御部60では、図8に示すように、上記TMCCデータ保持部44に上記TMCCデータが1シンボル入力されるたびに、相関計算部61において、リファレンスデータ保持部48に保持されているリファレンスデータの数だけ相関計算を行い、上記相関計算部61により算出した相関値が閾値を超えたと判定した時点でフレーム同期判定部62からフレーム同期信号を出力する。また、フレーム同期が確立したときに用いたリファレンスデータから伝送パラメータを伝送パラメータ選択部63により抽出して出力する。
この第2のフレーム同期制御部60では、図9に示すように、上記TMCCデータ保持部44に上記TMCCデータが1シンボル入力されるたびに、相関計算部61において、リファレンスデータ保持部48に保持されているリファレンスデータの数だけ相関計算を行い、フレーム同期判定部62で相関値に応じたフレーム制御を行う。なお、すべてのリファレンスデータとの相関を取ってもよい。また、優先順位の高い順に相関を取って、高い相関を検出した時点でフレーム同期を確立したとして、相関計算を終了するようにしてもよい。
ここで、上記第2のフレーム同期制御部60では、リファレンスデータ保持部48に複数保持したリファレンスデータと入力されたTMCCデータとの相関計算からフレーム同期を判定するが、正しいタイミングでフレーム同期フラグを送出できたとしても、伝送パラメータが間違えたものであったら、後段は正しい処理ができないので、伝送パラメータ選択部63は、相関が取れたときのリファレンスデータの中から、後段に必要な情報(通常はカレント情報)を抜き出し、それを後段に送出する。
すなわち、このOFDM受信装置10では、毎シンボル復調部40から、TMCCデータが第1のフレーム同期制御部50と第2のフレーム同期制御部60に入力され、第2のフレーム同期制御部60では、図10に示すように、毎シンボルTMCCデータが入力されるたびに、リファレンスデータ保持部48とのパターンマッチを相関計算部61において行い、その相関値が閾値以上であれば、シンボル番号(=0)が確定、及び受信したTMCC情報を確定し、フレーム同期の確定となる。
ここで、相関を用いた同期制御では、例えば図10に示すように、ノイズにより誤りを生じたシンボル(網掛け処理を施したビット)があったとしても、すなわち、多少ノイズが入ったとしても、相関対象ビット数が十分大きければ、閾値を低めにしても、信頼性の高い同期確立を行うことができる。
一方、第1のフレーム同期制御部50は、毎シンボル入力されるTMCCデータに対して同期ワードを検出し、且つ検出した同期ワード位置から予想される、誤り保護がかけられた情報位置で誤り訂正に成功したらフレーム同期を確立している。
通常、上記2つのフレーム同期制御部50,60はそのアルゴリズムの特徴から、図11に示すように、相関を用いた第2のフレーム同期制御部60によるフレーム同期の確立が速く、動作開始初期はこの第2のフレーム同期制御部60により生成されたフレーム同期信号、及びTMCC情報が出力される。のちに、第1のフレーム同期制御部50によるフレーム同期が確立し、信頼性の高い第1のフレーム同期制御部50の出力に切り換える、という動作を行う。
上記リファレンスデータ保持部48は、204ビットの情報で一単位とされたTMCC信号(B0〜B203)から1ビットの差動変調の基準信号(B0)及び16ビットの同期信号(B1〜B16)を除いた、3ビットのセグメント形式識別(B17〜B19)、102ビットのTMCC情報(B20〜B121)、及び、82ビットのパリティビット(B122〜B203)からなる187ビット(B17〜B203)のリファレンスデータが外部制御部46から与えられる場合には、上記リファレンスデータをそのまま保持するが、上記リファレンスデータ保持部48にエンコーダの機能を搭載することにより、例えば、187ビット(B17〜B203)のリファレンスデータのうちの82ビットのパリティビット(B122〜B203)を除き、TMCC情報(B20〜B121)のカレント情報(B27〜B66)以外の情報を固定情報として、40ビットのカレント情報(B27〜B66)のみを外部制御部64から上記リファレンスデータ保持部48に与え、上記40ビットのカレント情報(B27〜B66)からエンコードした187ビットのリファレンスデータを保存したり、あるいは、上記TMCC情報のカレント情報(B27〜B66)及びネクスト情報(B67〜B106)以外の情報を固定情報として、上記40ビットのカレント情報(B27〜B66)とともに、40ビットのネクスト情報(B67〜B106)としてカレント情報のコピー又は固定値(例えばオール1)を選択的に与えるようにして、カレント情報とネクスト情報からエンコードした187ビットのリファレンスデータを保存するようにしてもよい。
すなわち、運用上、3ビットのセグメント形式識別情報(B17〜B19)は、テレビジョン放送及びラジオ放送ともに固定値[000]であり、102ビットのTMCC情報(B20〜B121)のうち、システム識別情報(B20〜B21)は、テレビジョン放送では固定値[00]で、ラジオ放送では固定値[10]であり、伝送パラメータ切り替え指標(B22〜B25)は、固定値[1111]であり、緊急警報放送用起動フラグ(B26)は、通常、テレビジョン放送及びラジオ放送ともに固定値[0]であり、連結送信位相補正量情報(B107〜B109)は、テレビジョン放送及びラジオ放送ともに固定値[111]であり、リザーブ情報(B110〜B121)は、テレビジョン放送及びラジオ放送ともに固定値[111111111111]であり、187ビット(B17〜B203)のリファレンスデータのうちの82ビットのパリティビット(B122〜B203)は、102ビットのTMCC情報(B20〜B121)に対する誤り訂正符号であり、TMCC情報(B20〜B121)から生成することができるので、 エンコーダの機能を搭載したリファレンスデータ保持部48では、187ビット(B17〜B203)のリファレンスデータのうちの82ビットのパリティビット(B122〜B203)を除き、TMCC情報(B20〜B121)のカレント情報(B27〜B66)以外の情報(B20〜B26,B27〜B121)を固定情報として、40ビットのカレント情報(B27〜B66)のみが外部制御部64から与えられる場合、与えられた40ビットのカレント情報(B27〜B66)と固定情報(B20〜B26,B27〜B121)に基づいて82ビットのパリティビット(B122〜B203)を生成することができ、上記与えられた40ビットのカレント情報(B27〜B66)を187ビット(B17〜B203)のリファレンスデータにエンコードして保存することができる。
同様に、エンコーダの機能を搭載したリファレンスデータ保持部48では、187ビット(B17〜B203)のリファレンスデータのうちの82ビットのパリティビット(B122〜B203)を除き、TMCC情報のカレント情報(B27〜B66)及びネクスト情報(B67〜B106)以外の情報を固定情報として、外部制御部64から、上記40ビットのカレント情報(B27〜B66)とともに、40ビットのネクスト情報(B67〜B106)としてカレント情報のコピー又は固定値(例えばオール1)が選択的に与えられる場合、与えられた40ビットのカレント情報(B27〜B66)とカレント情報(B27〜B66)と、固定情報(B20〜B26,B67〜B121)に基づいて82ビットのパリティビット(B122〜B203)を生成することができ、上記与えられた40ビットのカレント情報(B27〜B66)とカレント情報(B27〜B66)を187ビット(B17〜B203)のリファレンスデータにエンコードして保存することができる。
外部制御部64は、40ビットのネクスト情報(B67〜B106)としてカレント情報のコピー又は固定値(例えばオール1)を選択的に与える場合、上記カレント情報のコピー又は固定値(例えばオール1)のどちらをネクスト情報(B67〜B106)として用いたら、同期がとれるなど良好な受信状態が得られるかを判定して、良好な受信状態が得られる上記カレント情報のコピー又は固定値(例えばオール1)の何れかを選択してネクスト情報(B67〜B106)として、エンコーダの機能を搭載したリファレンスデータ保持部48に与える。
なお、外部制御部46は、リファレンスにすべてのデータを入力せずに一部分のデータ(例えばカレント情報のみ)のみしか入力しないことが想定されるので、そのような場合にも、カレント情報のみで相関をとることで相関を用いたフレーム同期制御が有効となる。さらに、フレームの下位数ビット(本形態では16bit)の相関計算を行うことで動作開始から最短で16シンボル(=16bit)のTMCCデータが入力された時点でフレーム同期を確立することができる。
ここで、上記相関計算部61は、相関値の算出方法にパターンマッチを採用している。この相関計算部61は、フレーム同期高速化用として実装した第1の相関計算部と当該第1の相関計算部以外のTMCC情報の部分と受信データとの第2の相関計算部から構成されている。なお、この相関計算部61が2つに分かれているのは実装上の理由であり、1つの相関計算部で構成できる。
第1の相関計算部では、TMCC情報フレームの末尾に当たるパリティと受信データとの相関(パターンマッチ)を計算している。これにより、図10に示すように、受信開始時にフレームの末尾から開始されたとしても、この計算部で出力された相関値が充分信頼性の得られるものならば、即座に同期を確立できる。逆に、この計算部がなかった場合、フレームの末尾から入力を開始された場合、そのフレームでは同期できず、その次以降のフレームで同期を確立することとなる。
また、第2の相関計算部は、大きく分けて同期ワードとの相関計算部とそれ以外の相関計算部に分けられる。これは、毎フレーム同期ワードのビットが反転するという規格上の理由により、同期ワード以外の毎フレーム同じビットとなる情報と相関計算を分けていることによる。同期ワードとの相関値はcor_oneside2_sel、同期ワード以外との相関結果はtmcc_cor_add8である。2つの結果を合わせたトータルの相関結果はtotal_corr_valueである。
この相関計算部61では、第2の相関計算部において、TMCCデータが毎シンボル入力されるたびに、TMCCデータ保持部44から抜き出したデータ(tmcc_csr[219:17])と、リファレンスデータ保持部48に保持した1つ以上のリファレンスデータの内の1つtmccparamsとの相関を取っている。tmccparamsは、タイミング制御によりリファレンスデータであるhost_tmcc_bitseq、cand1_tmcc_bitseq、cand2_tmcc_bitseqと変化していきそのたびに相関計算を行う。また、同じ内容のリファレンスデータであっても、相関計算を行うデータの領域に応じて複数回の相関計算を行っている。データの領域は、6パターン設けてあり、相関計算を行いたい情報領域の指定にbitmask_tmccparamsを用いており、不要な情報をマスクしている。結局、1シンボル入力されるたびに1つの相関器で(リファレンスデータ数(3)×相関対象の領域パターン(6))=18回の相関計算を行い、リソースの共有を図っている。
なお、相関計算の種類に応じて、同じ数の相関器を構成することも可能である。この場合、構成量は増加するが、タイミング制御を考慮する必要はなく、また供給されるクロックが遅い場合などに有効な手段である。また、1つのリファレンスデータに対して、相関対象データに応じて複数回の相関計算を行っているが、単純にパターンマッチを行うのではなく、各情報の相関値に重み付けを行うことも考えられる。すなわち、より重要な情報、信頼性の高い情報領域に高い相関値を与える。例えば、外部制御部46はカレント情報のみしかリファレンスデータとして与えない、とわかっている場合に、カレント情報に相当する部分の相関計算は、他のデータより大きな相関値を与えることで、より信頼性のあるフレーム同期を行うことが可能である。相関評価は、本形態にて用いたEXORや、上記の重み付け和以外にも、絶対値和、2乗和を用いる方法が考えられる。
また、フレーム同期判定部62には、大きく分けて、2つの機能がある。1つは相関計算部61により出力された相関値を評価することで前段階のフレーム同期判定を行う機能である。また、他の1つは、前段階のフレーム同期判定結果と、フレームの規則性、すなわち204シンボル毎にフレームの先頭がくる、という情報を考慮した後段階の最終的なフレーム同期確立を行う機能である。前段階のフレーム同期の判定方法として、相関計算部61で出力された相関値が閾値以上であったら、TMCC情報フレームの区切りとみなしフレーム同期を確立する、という方法を実装している。判定部が2つに分かれているが、1つにまとめることが可能である。
前段階のフレーム同期判定部では、相関計算部61で出力された相関値total_corr_valueと閾値current_thrsh1がフレーム同期判定部に入力される。この前段階のフレーム同期判定部では、total_corr_valueがcurrent_thrsh1以上の場合、フレームの区切りと判定し、フレーム同期を確立、corr_okフラグを立てる。corr_okフラグはフレームの区切りを表すフラグでタイミング制御部を経て、frameendフラグ(≒フレーム先頭位置検出フラグ)を立てる。
また、後段階のフレーム同期判定部では、前段階処理で得られた、frameendフラグを今度は、フレームにまたがって評価している。ここでは、前回frameendが入力されたタイミングから204シンボル数え、204シンボル後にframeendが入力されなかったら、自動で同期フラグを生成している。こうすることで、ノイズの多い環境などで、前フレームではframeendフラグを生成することができたのに、現フレームでは、ノイズが多すぎてframeendフラグが生成されない、といった場合に、同期フラグを自動補完することで、後段のタイミング処理を維持することができる。
上記フレーム同期判定部62の動作を図12のタイミングチャートに示す。
ここで、前段階のフレーム同期判定部は、1シンボル中での処理を図13に示すように、1シンボル入力されるたびに複数回の相関計算を行っている。そのため、total_corr_valueは、各相関計算結果により、異なるデータとなる。それに応じて、相関値current_thrsh1を、その相関計算に応じた所望の閾値にしなければならないが、これはタイミング制御部により同期して、2つの値が対応するようになっている。また、相関計算の順序は、
host_tmcc_bitseqとの187bit相関 ⇒
cand1_tmcc_bitseqとの187bit相関 ⇒
cand2_tmcc_bitseqとの187bit相関 ⇒
host_tmcc_bitseqとの104bit相関 ⇒
cand1_tmcc_bitseqとの104bit相関 ⇒
・・・
cand1_tmcc_bitseqとの16bit相関 ⇒
cand2_tmcc_bitseqとの16bit相関
と、優先順位にしたがって合計18回の計算を行っている。また、一番最初に閾値を超えた計算結果を後段階のフレーム同期判定部で用いており、仮に後の相関計算で相関値が閾値を超えたとしても無視される。
さらに、各レベルのパターンマッチングの対象となるTMCC情報を図14に示すように、各リファレンスにおける相関計算対象のビット数は、187bit、104bit、104bit、64bit、24bit、16bitとレベル6からレベル1までの6レベル(レベルが大きいほど信頼性が高い)あり、それぞれどのレベルを有効なものとするかを外部から設定できる(ctl_fend_det_min_level, ctl_fend_det_max_level)ようになっている。この設定値に基づきタイミング制御部で無用な前段階処理結果をマスクしている。後段階のフレーム同期判定部では、前段階処理のフレーム同期判定部からframeendが入力されると、同期フラグ(acc_framend)を送出すると同時に204シンボルカウンタがカウントアップを開始する。カウント値が204−>0になったとき、frameendが入力されなかったら自動補完で同期フラグを生成するようになっている。また、0以外でframeendが入力された場合は、同期フラグを送出すると同時にカウンタをリセットし、また0からカウントアップを開始する。
なお、前段処理においては、204シンボル間相関結果を記憶しておき、その中で相関結果が最大となったシンボルタイミングをフレームの先頭位置とする、という処理が考えられる。また、あるフレームで相関値が閾値を超えたとき、その次以降のフレームとの相関計算には、相関が取れたときのレベル以上のものだけを有効とする、という方法が有効である。
ここで、上記第2のフレーム同期制御部60では、フレーム同期を確立するまでに必要なシンボル数(フレーム数)は、最短でフレーム末尾の相関対象シンボル数、最長で(1フレーム+フレーム末尾の相関対象シンボル数−1)、平均で((1フレーム+2フレーム末尾の相関対象シンボル数−1)/2)となる。実装例では、フレーム末尾の相関対象シンボル数を16としており、この場合のフレーム同期が確立するまでに必要なシンボル数(フレーム数)は、最短で16シンボル、最長で219シンボル、平均で117.5シンボル(約0.6フレーム)となり、従来方式より約1.9フレーム速くフレーム同期を確立できる。また、相関対象とするシンボル数を増やすことで、よりフレーム同期の信頼性を増すことが可能となり、ノイズレベルが高い状態でも安定してフレーム同期を確立できる。また、受信するTMCC情報を事前に予想し、1つ以上のリファレンスデータを用意することで、送信側でのTMCC情報の変更に対しても柔軟に対応できる。また、通常、受信したTMCC情報は選局したチャンネルに応じて異なるが、受信したTMCC情報をそのまま外部制御部へ出力することにより、外部制御部は次回同チャンネルの選局時にこのTMCC情報をリファレンスデータとして入力することができる。このとき、受信したTMCC情報中の差集合巡回符号化により誤り保護されている部分に誤りがあった場合、次回選局時のリファレンスデータとして適当でないTMCC情報を出力することになるので、受信したTMCC情報に対し、復号部で復号時に誤り訂正を行わなかったというフラグが成立したときのみTMCC情報を出力することが望ましい。
また、受信TMCC情報とリファレンスデータとの相関を用いたフレーム同期方式は、誤りの入った受信TMCC情報に対して相関値が低くなることが予想され、また、受信TMCC情報がリファレンスデータのどれにも合致しないような場合、フレーム同期の確立が困難、もしくは不可能になるので、上記第1のフレーム同期制御部50のような、同期ワードを検出する、差集合巡回復号化に成功するなどを条件としたより信頼性のあるフレーム同期の確立を行う方式と併用することが望ましい。こうすることで、動作開始時には、受信TMCC情報とリファレンスデータとの相関を用いたフレーム同期方式を用いて即座にフレーム同期の確立を行い、上記第1のフレーム同期制御部50でフレーム同期が成立したら上記第1のフレーム同期制御部50に切り替えることにより、高速であり、且つ信頼性の高いフレーム同期を行うことができる。
ここで、以上説明した実施の形態では、図7に示されるように、相関計算部61において1つの相関器でタイミング制御をかけて、1シンボルデータが入力されるたびに複数回の相関計算を行っている(時分割処理)が、必ずしも時分割処理でなくともよい。例えば、図15に示すように相関計算部61に必要な相関計算の数だけ相関器61a,61b・・・61nを複数用意することも考えられる。本実施の形態のような時分割処理の場合、優先順位の高いリファレンスデータとの相関が取れた時点で、優先順位の低いリファレンスデータとの相関値の如何にかかわらず、フレーム同期を確立したとみなすことにしている(先優先)が、図15に示す相関器61a,61b・・・61nを複数用いた方式では、先優先方式を取ることができず、信頼度に応じたフレーム同期判定を行う必要がある。
また、図2に示したフレーム検出/伝送制御情報復号回路18ように、予想されるTMCC情報の少なくとも一部の1つ以上のリファレンスデータをリファレンスデータ保持部48に保持しておき、受信したデジタル放送信号から復調したTMCCデータから同期ワードを検出してフレーム同期を確立する第1のフレーム同期制御部50による同期制御と、上記受信したデジタル放送信号から復調したTMCCデータと予想されるTMCC情報の少なくとも一部の1つ以上のリファレンスデータとの相関を求めてフレーム同期を確立する第2のフレーム同期制御部60による同期を行い、上記第1のフレーム同期制御部50によるフレーム同期が確立された時点で、セレクタブロック70により上記第2のフレーム同期制御部60から上記第1のフレーム同期制御部50による同期制御に切り換えるにあたり、上述のOFDM受信装置10では、例えば、外部制御部46からリファレンスデータ保持部48に40ビットのカレント情報として各階層の伝送パラメータが与えられ、リファレンスデータとして上記リファレンスデータ保持部48に保持され、図16に示すように、上記第1のフレーム同期制御部50と第2のフレーム同期制御部60によりそれぞれ生成された伝送パラメータを選択的に出力するセレクタ72の出力段に、上記第2のフレーム同期制御部60により制御されるセレクタ73を設け、上記セレクタ72から出力される伝送パラメータと上記リファレンスデータ保持部48から出力されるリファレンスデータとを上記セレクタ73により切り換えて、上記第2のフレーム同期制御部60によりフレーム同期を確立するまでの間、上記リファレンスデータ保持部48から出力されるリファレンスデータを暫定的な伝送パラメータとして後段に与えるようにしてもよい。
10 OFDM受信装置、11 アンテナ、12 チューナ、12a 乗算器、12b 局部発振器、13 バンドパスフィルタ(BPF)、14 A/D変換回路、15 DCキャンセル回路、16 デジタル直交復調回路、17 FFT演算回路、18 フレーム検出/伝送制御情報復号回路、19 同期回路、20 キャリア復調回路、21 周波数デインタリーブ回路、22 時間デインタリーブ回路、23 デマッピング回路、24 ビットデインタリーブ回路、25 デパンクチャ回路、26 ビタビ復号回路、27 バイトデインタリーブ回路、28 拡散信号除去回路、29 トランスポートストリーム生成回路、30 RS復号回路、31 チャンネル選択回路、40 復調部、41 差動復調回路、42 ビット判定回路、44 TMCCデータ保持部、46 外部制御部、48 リファレンスデータ保持部、50 第1のフレーム同期制御部、51 フレーム同期判定回路、52 同期位置記憶部、53 比較回路、54 不整合信号判定部、55 誤り訂正回路、56 同期制御回路、60 第2のフレーム同期制御部、61 相関計算部、61a,61b・・・61n 相関器、62 フレーム同期判定部、63 伝送パラメータ選択部、71 セレクタ、72 セレクタ、73 セレクタ、70 セレクタブロック、80 ステートマシーン