JP4709738B2 - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP4709738B2 JP4709738B2 JP2006356368A JP2006356368A JP4709738B2 JP 4709738 B2 JP4709738 B2 JP 4709738B2 JP 2006356368 A JP2006356368 A JP 2006356368A JP 2006356368 A JP2006356368 A JP 2006356368A JP 4709738 B2 JP4709738 B2 JP 4709738B2
- Authority
- JP
- Japan
- Prior art keywords
- symbol
- signal
- circuit
- detection
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2668—Details of algorithms
- H04L27/2673—Details of algorithms characterised by synchronisation parameters
- H04L27/2675—Pilot or known symbols
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
本発明は、移動体通信システムや無線LANシステム等に適用されるOFDM方式に好適な受信装置に関する。
近年、デジタルテレビジョン放送が開始されている。欧州と日本においては、地上波テレビジョン放送システムの伝送方式としてOFDM(Orthogonal Frequency Division Multiplexing)変調方式が採用されている。OFDM方式は、広域信号を互いに直交する多数の搬送波で伝送することにより、地上波テレビジョン放送において必須の伝送条件であるマルチパス伝播路における遅延干渉特性を改善できる利点を有している。
日本のデジタル放送では、ISDB−T方式が採用されている。ISDB−T方式においては、MPEG2規格で規定されたTS(トランスポートストリーム)に、誤り訂正符号化、インタリーブ符号化、デジタル変調等の信号処理が施され、更に、OFDM変調されて出力される。
ISDB−T方式では、周波数領域ではキャリア本数108個のOFDMシンボルを1ブロックとし、モードに応じて1,2,4個のブロックで1セグメントを構成する。即ち、1セグメントのキャリア本数は、108、216又は432本である。ISDB−T方式では、13セグメント分の帯域で伝送を行う。
また、ISDB−T方式では、時間領域では、204個のOFDMシンボルで1フレームを構成する。そして、フレーム単位で、TSの伝送やエネルギ拡散処理が行われる。
また、ISDB−T方式では、伝送特性が異なる複数の階層を同時に伝送する階層伝送が可能である。各階層は、1つ又は複数のOFDMセグメントにより構成され、階層毎にキャリア変調方式、内符号の符号化率、時間インターリーブ長等のパラメータを指定することが可能である。
このような階層に関する情報やフレーム同期信号は、TMCCによって伝送される。TMCCは、各シンボルの1ブロック毎に挿入される。即ち、TMCC用に各ブロックの1キャリアが割り当てられ、1シンボル中にBPSK変調による1ビットのTMCC情報が含まれる。従って、各ブロックにおいて1フレーム毎に204ビットのTMCC情報が伝送されることになる。
OFDMフレーム中の204ビットのTMCC情報のうちの16ビットが同期信号である。受信機においては、この同期信号を検出することで、フレーム同期の確立を行う。ISDB−T方式では、エネルギが特定周波数に集中するのを防ぐために、エネルギ拡散処理が行われる。エネルギ拡散処理は、PN(擬似乱数)発生器を用いて、データに疑似乱数を付加することで行われる。この疑似乱数発生の初期値はフレーム先頭で与えられるようになっている。疑似乱数の値が分からなければ復号を行うことはできないので、フレーム途中で同期信号を検出しても、同期が確立するのは、その同期信号を検出した次のフレーム先頭からである。
このため、ISDB−T方式では、同期確立に比較的長時間を要するという欠点がある。
そこで、特許文献1では、フレーム途中で同期信号を検出すると、この位置における疑似乱数発生の値を算出することで、同期検出直後のシンボルから、復号を可能にする技術が開示されている。しかしながら、デジタル放送においては、上述したように、複数のモード、複数の階層の設定があり、全ての設定に対応させて疑似乱数の値を求めるためには、極めて膨大な演算量及びメモリ容量が必要となる。
なお、ISDB−T方式では、2種類の異なるパターンの同期信号が、1フレームおきに交互に用いられている。従って、完全な同期確立には2フレーム以上の時間が必要である。そこで、特許文献2の提案においては、信頼性の算出を行うことで、1フレームだけで同期確立を成功させる技術が開示されている。しかしながら、特許文献2の提案においても、フレームの途中で同期信号を検出したとしても、同期を確立できるのは、エネルギ拡散処理の初期値が与えられる、フレーム先頭からである。
特開2002−84255号公報
特開2005−65219号公報
本発明は、簡単な構成で同期確立に要する時間を短縮することができる受信装置を提供することを目的とする。
本発明の一態様の受信装置は、デジタル放送を受信する受信手段と、前記受信手段によって受信した受信信号を復調して複数シンボルを有するフレーム単位の信号を出力する復調手段と、前記復調手段からのフレーム単位の信号中のシンボル位置を検出する検出手段と、前記復調手段からのフレーム単位の信号をシンボル位置に応じて復号する復号手段と、前記復号手段における復号のシンボル位置を規定するカウント出力を出力するシンボルカウンタと、前記検出手段が検出したシンボル位置と前記シンボルカウンタのカウント値とに基づいて、前記シンボルカウンタのカウント動作を制御する制御手段とを具備したことを特徴とする。
本発明によれば、簡単な構成で同期確立に要する時間を短縮することができるという効果を有する。
以下、図面を参照して本発明の実施の形態について詳細に説明する。
(第1の実施の形態)
図1は本発明の第1の実施の形態に係る受信装置を示すブロック図である。
図1は本発明の第1の実施の形態に係る受信装置を示すブロック図である。
図1において、受信回路10には、ベースバンドのOFDM信号が入力される。このOFDM信号は、例えば、図示しないアンテナで受信されたOFDM信号をチューナで選局し、直交検波することによって得られる。受信回路11は、ベースバンドのOFDM信号からガードインターバルを除去し、FFT(高速フーリエ変換)処理によって、時間領域のOFDM信号を周波数領域のOFDMシンボルに変換する。このOFDMシンボルが復調回路11に供給される。
復調回路11は、入力されたOFDMシンボルから元のデータを復元する。例えば、OFDMシンボルの各サブキャリアはPSK変調又はQAM変調等の変調方式によって変調されており、復調回路11はこれらの変調方式に対応した復調処理によって元のデータを復元する。
復調回路11の出力は復号回路12に供給される。復号回路12は、送信側において施された誤り訂正処理である内符号化処理及び外符号化処理並びにエネルギ拡散処理の逆処理を行って、OFDM信号によって伝送された信号を復元する。内符号化処理及び外符号化処理としては、畳み込み符号化処理及びRS符号化処理等が採用される。なお、一例としてこれらの符号化をとりあげたが、これに限定されるものではない。
また、復調回路11の出力はTMCC検出回路13にも供給される。TMCC検出回路13は、復調回路11の出力からOFDMフレーム毎に挿入されているTMCCを検出する。
図2は横軸にキャリア番号(周波数領域)をとり縦軸にシンボル番号(時間領域)をとって、OFDMフレームの構成を示す説明図である。図2はARIB規格のSTD−B31「地上デジタルテレビジョン放送伝送方式」に記載されたものである。図2の例は、変調方式としてQAM変調を採用した場合の例である。図2に示すように、1フレーム中の1キャリアがTMCCの伝送に用いられている。なお、図中の斜線は、SP(スキャッタードパイロット)シンボルを示している。
また、下記表1はOFDMフレーム中の204ビットのTMCC(B0〜B204)の構成を示している。
[表1]
┌─────────┬──────────────────────────┐
│B0 │ 差動復調の基準 │
├─────────┼──────────────────────────┤
│B1〜B16 │ 同期信号(w0=0011010111101110,w1=1100101000010001)│
├─────────┼──────────────────────────┤
│B17〜B19 │ セグメント形式識別 │
├─────────┼──────────────────────────┤
│B20〜B121 │ TMCC情報 │
├─────────┼──────────────────────────┤
│B122〜B203│ パリティビット │
└─────────┴──────────────────────────┘
TMCC検出回路13によって検出されたTMCCのうち同期信号はフレーム同期検出回路14に供給される。表1に示すように、各フレーム中のB1〜B16の16ビットが同期信号である。フレーム同期検出回路14は、OFDMフレーム中のTMCCの各ビットから、表1のB1〜B16で規定されたパターンと同一のパターンを同期信号として検出する。フレーム同期検出回路14は、OFDMフレームのフレーム途中において同期パターンを検出することになる。フレーム同期検出回路14はフレーム同期信号の検出結果を疑似乱数発生部15に出力する。
┌─────────┬──────────────────────────┐
│B0 │ 差動復調の基準 │
├─────────┼──────────────────────────┤
│B1〜B16 │ 同期信号(w0=0011010111101110,w1=1100101000010001)│
├─────────┼──────────────────────────┤
│B17〜B19 │ セグメント形式識別 │
├─────────┼──────────────────────────┤
│B20〜B121 │ TMCC情報 │
├─────────┼──────────────────────────┤
│B122〜B203│ パリティビット │
└─────────┴──────────────────────────┘
TMCC検出回路13によって検出されたTMCCのうち同期信号はフレーム同期検出回路14に供給される。表1に示すように、各フレーム中のB1〜B16の16ビットが同期信号である。フレーム同期検出回路14は、OFDMフレーム中のTMCCの各ビットから、表1のB1〜B16で規定されたパターンと同一のパターンを同期信号として検出する。フレーム同期検出回路14は、OFDMフレームのフレーム途中において同期パターンを検出することになる。フレーム同期検出回路14はフレーム同期信号の検出結果を疑似乱数発生部15に出力する。
図3は図1中の復号回路12及び疑似乱数発生部15の具体的な構成を示すブロック図である。
復調回路11からのデータは、復号回路12のビタビ復号回路21に与えられる。ビタビ復号回路21は、送信側において畳み込み符号化された信号のビタビ復号を行う。ビタビ復号回路21の出力は、加算器24に与えられる。加算器24には、後述するPN発生回路31から、疑似乱数値が与えられる。加算器24は、同期確立後の疑似乱数値とビタビ復号回路21の出力との加算処理によって、エネルギ逆拡散処理を行う。従って、復号回路12におけるエネルギ拡散処理は、フレーム同期の検出によって可能となる。
加算器24の出力はデインターリーブ回路24に与えられる。デインターリーブ回路24は、送信側におけるインターリーブ処理の逆処理を行う。デインターリーブ回路24の出力はRS復号回路25に与えられる。RS復号回路25は、伝送中の誤りを訂正し元のデータを復元して、復号データとして出力する。
本実施の形態においては、復号回路12において用いられる疑似乱数値は、疑似乱数発生部15によって得られるようになっている。
フレーム同期検出回路14からのフレーム同期信号の検出結果は、疑似乱数発生部15の制御回路32に供給される。疑似乱数発生部15には疑似乱数値を発生するPN発生回路31が設けられている。PN発生回路31は、制御回路32から初期値が与えられて、クロック入力毎に疑似乱数値を発生するようになっている。通常、PN発生回路31に、フレーム先頭タイミングで、送信側と同じ初期値を設定し、シンボル周期のクロックを与えることで、PN発生回路31からエネルギ逆拡散処理に必要な疑似乱数値を発生させることができる。
PN発生回路31にはシンボルカウンタ33からクロックが与えられる。シンボルカウンタ33は、制御回路32に制御されて、OFDMシンボル周期の信号をカウントする。即ち、フレーム同期確立後におけるシンボルカウンタ33のカウント値は、OFDMシンボル番号に一致する。シンボルカウンタ33は、カウント毎にクロックをPN発生回路31に出力する。
本実施の形態においては、制御回路32は、フレーム同期信号が入力されるまでは、PN発生回路31を自走させる。即ち、フレーム同期検出回路14によるフレーム同期信号の検出の有無に拘わらず、制御回路32はシンボルカウンタ33に例えばシンボル周期のクロックを発生させる。従って、フレーム同期検出回路14によるフレーム同期信号の検出までは、シンボルカウンタ33のカウント値は、OFDMシンボル番号とは一致しない。
本実施の形態においては、制御回路32は、フレーム同期信号の検出の有無に拘わらず、PN発生回路31に初期値を与えると共に、PN発生回路31への初期値設定のタイミングで、シンボルカウンタ33にカウントを開始させる。制御回路32は、フレーム同期検出回路14からフレーム同期信号の検出結果が与えられると、OFDMフレーム中のフレーム同期信号の位置(シンボル番号)と、シンボルカウンタ33のカウント値とを一致させるように、シンボルカウンタ33のカウント速度を高速又は低速(停止を含む)にする。
例えば、シンボルカウンタ33のカウント値がフレーム同期信号のシンボル番号に比べて小さい場合であっても、大きい場合であっても、制御回路32は、シンボルカウンタ33を高速又は低速にカウントアップさせて、例えば1〜数シンボル期間以内に、カウント値をシンボル番号に一致させる。シンボルカウンタ33はカウントアップ毎にクロックをPN発生回路31に供給しており、PN発生回路31は、クロック入力毎に疑似乱数値を発生する。こうして、PN発生回路31からの疑似乱数値は、フレーム同期信号の検出から1〜数シンボル期間以内に、入力データのシンボル番号に対応した値となる。
次に、このように構成された実施の形態の動作について図4及び図5を参照して説明する。図4は疑似乱数発生部の動作を説明するための説明図であり、図5その動作フローを示すフローチャートである。図4(a)は初期値設定タイミングからのシンボルカウンタ33のカウント値を示し、図4(b)は受信データのシンボル番号を示し、図4(c)は同期信号の検出タイミングを示している。なお、図4の例は、図2とは異なり、同期信号のパターンの最後のシンボル番号が129番である場合の例を示している。
受信回路10には、ベースバンドのOFDM信号が入力される。受信回路11は、ベースバンドのOFDM信号からガードインターバルを除去し、FFT(高速フーリエ変換)処理によって、時間領域のOFDM信号を周波数領域のOFDMシンボルに変換する。このOFDMシンボルが復調回路11に供給される。復調回路11は、入力されたOFDMシンボルから元のデータを復元する。復調回路11からはOFDMフレームが復号回路12に供給される。復号回路12のビタビ復号回路21は、復調回路11の出力をビタビ復号して、エネルギ逆拡散処理を行う加算器24に復号データを出力する。
いま、例えば、図1の受信装置の電源投入やチャンネル切換え直後等のように、受信したOFDM信号に対する同期が確立していないものとする。疑似乱数発生部15の制御回路32は、図5のステップS1においてPN発生回路31の自走制御を行う。即ち、制御回路32は、電源投入やチャンネル切換え直後からPN発生回路31に初期値を設定すると共に、初期値設定タイミングでシンボルカウンタ33にカウント動作を開始させる。
シンボルカウンタ33のカウント値は制御回路32に与えられ、また、カウントアップ毎に、PN発生回路31にはクロックが供給される。PN発生回路31は、このクロック毎に疑似乱数値を発生する。なお、この状態では、シンボルカウンタ33のカウント値は、受信中のOFDMフレームのシンボル番号に一致しておらず、加算器24は、PN発生回路31からの疑似乱数値を用いてエネルギ逆拡散処理を行うことはできない。
一方、TMCC検出回路13には、復調回路11からOFDMフレームが供給されており、TMCC検出回路13は、OFDMフレーム毎に挿入されているTMCCを検出してフレーム同期検出回路14に供給する。フレーム同期検出回路14は、TMCC中に含まれる同期信号を検出すると、検出結果を制御回路32に出力する。
制御回路32は、ステップS2において、同期信号が検出されたか否かを判定する。同期信号が検出されると、制御回路32は、シンボルカウンタ33のカウント値が受信中のOFDMフレームのシンボル番号に短時間で一致するように、シンボルカウンタ33のカウント動作を高速又は低速にする(ステップS3)。
いま、例えば、図4に示すように、シンボルカウンタ33のカウント値が61から62に切換るタイミングで、同期信号が検出されたものとする。制御回路32は、シンボルカウンタ33を制御して、カウント動作を高速にする。これにより、シンボルカウンタ33のカウントアップを高速となり、例えば図4に示すように、OFDMフレームの1シンボル期間において、シンボルカウンタ33のカウント値が、受信中のOFDMシンボルのシンボル番号(131)に到達する。
制御回路32は、フレーム同期信号の検出結果とシンボルカウンタ33のカウント値の比較によって、受信中のOFDMフレームのシンボル番号とシンボルカウンタ33のカウント値とが一致するか否かを判定している(ステップS4)。シンボルカウンタ33の高速カウントアップによって、シンボルカウンタ33のカウント値がシンボル番号に一致すると、制御回路32は、以後、シンボルカウンタ33にシンボル周期の信号を与えて、図4に示すように、シンボル周期でカウントアップさせる(ステップS5)。
シンボルカウンタ33は、高速カウント時においても、カウント毎にクロックをPN発生回路31に供給している。PN発生回路31は、クロック入力毎に疑似乱数値を発生しており、PN発生回路31の疑似乱数値は、同期信号の検出から1シンボル期間で、シンボル番号131に対応した値に変化する。
こうして、加算器24は、同期信号の検出から極めて短時間に、エネルギ逆拡散処理が可能となる。加算器24はビタビ復号回路21の出力とPN発生回路31からの疑似乱数値との加算により、エネルギ逆拡散処理を行う。加算器24の出力はデインターリーブ回路24によってデインターリーブされ、RS復号回路25によってRS復号されて、復号データとして出力される。
このように、本実施の形態においては、シンボルカウンタのカウント動作を高速又は低速にすることによって、フレーム同期信号の検出から短時間にシンボルカウント値を、受信中のOFDM信号のシンボル番号に一致させており、短時間でPN発生回路からエネルギ逆拡散処理を可能にする疑似乱数値を発生させている。これにより、フレーム同期信号の検出から極めて短時間にフレーム同期を確立することができる。
なお、図4の例においては、シンボルカウンタ33のカウント値がシンボル番号よりも小さい状態で同期信号を検出する例について説明したが、シンボルカウンタ33のカウント値がシンボル番号よりも大きい状態で同期信号を検出する例も同様に制御可能である。この場合でも、シンボルカウンタを高速又は低速カウント動作させることで、短時間にカウント値をシンボル番号に一致させることができる。なお、低速(停止を含む)カウント動作させる場合には、カウント値がシンボル番号よりも小さい場合には、シンボル番号がカウント値に到達するまでに所定の時間を要する。これに対し、高速動作させれば、カウント値とシンボル番号との大小に拘わらず、カウント動作の速度次第で、十分に短時間にフレーム同期を確立することができる。
(第2の実施の形態)
図6は本発明の第2の実施の形態を示すブロック図である。図6において図1と同一の構成要素には同一符号を付して説明を省略する。
図6は本発明の第2の実施の形態を示すブロック図である。図6において図1と同一の構成要素には同一符号を付して説明を省略する。
第1の実施の形態においては、OFDMフレームのTMCC内のフレーム同期信号を検出することで、PN発生回路を制御した。しかし、フレーム同期信号は1OFDMフレーム内で1回しか送信されないことから、チャンネル切換えのタイミング等によっては受信直後のOFDMフレームからフレーム同期信号を検出することができないことがある。この場合には、次のOFDMフレームを受信するまで、同期が確立されない。そこで、本実施の形態においては、TMCCから同期信号以外の特定のパターンを検出することで、短時間に同期の確立を達成するようになっている。
本実施の形態においては、パターン検出回路16を付加すると共に、フレーム同期検出回路14に代えてフレーム同期検出回路41を採用した点が第1の実施の形態と異なる。パターン検出回路16は、TMCC中の特定のパターンを検出して、検出結果をフレーム同期検出回路41に供給するようになっている。
下記表2はTMCC情報の具体的なビット割り当てを示すものである。
[表2]
┌─────────┬──────────────────────┐
│ビット割当て │ 説明 │
├─────────┼──────────────────────┤
│B20−B21 │ システム識別 │
├─────────┼──────────────────────┤
│B22−B25 │ 伝送パラメータ切替指標 │
├─────────┼──────────────────────┤
│ B26 │ 緊急警報放送用起動フラグ │
├─────────┼───────┬──────────────┤
│ B27 │ │ 部分受信フラグ │
├─────────┤ ├──────────────┤
│B28−B40 │ │ A階層伝送パラメータ情報 │
├─────────┤ カレント情報├──────────────┤
│B41−B53 │ │ B階層伝送パラメータ情報 │
├─────────┤ ├──────────────┤
│B54−B66 │ │ C階層伝送パラメータ情報 │
├─────────┼───────┼──────────────┤
│ B67 │ │ 部分受信フラグ │
├─────────┤ ├──────────────┤
│B68−B80 │ │ A階層伝送パラメータ情報 │
├─────────┤ ネクスト情報├──────────────┤
│B91−B93 │ │ B階層伝送パラメータ情報 │
├─────────┤ ├──────────────┤
│B94−B106 │ │ C階層伝送パラメータ情報 │
├─────────┼───────┴──────────────┤
│B107−B109│ 連結送信位相補正量 │
├─────────┼──────────────────────┤
│B110−B121│ リザーブ │
└─────────┴──────────────────────┘
この表2のC階層伝送パラメータ情報は、C階層での伝送を行う場合に使用されるものである。現在、C階層での伝送は殆ど行われておらず、C階層伝送パラメータ情報は、全て“1”である。例えば、パターン検出回路16は、TMCC中に13個のビットが連続して“1”である場合には、そのビットは、TMCC中の54番目から66番目までのビットB54−B66であるものと判断して、B54−B66を検出したことを示す検出結果をフレーム同期検出回路41に出力する。フレーム同期検出回路41は、同期信号の検出結果又はパターン検出回路16の検出結果を疑似乱数発生部15の制御回路32に供給するようになっている。疑似乱数発生部15の制御回路32は、フレーム同期信号の検出結果だけでなく、パターン検出回路16からの検出結果に基づいてシンボルカウンタ33を制御する。
次に、このように構成された実施の形態の動作について図7の説明図を参照して説明する。図7(a)は受信中のTMCCを示し、図7(b)は受信データのシンボル番号を示し、図7(c)はパターン検出回路による所定パターンの検出タイミングを示している。
TMCC検出回路13からのTMCCはフレーム同期検出回路41に供給されると共に、パターン検出回路16にも供給される。パターン検出回路16は、TMCC中の既知のパターンを検出して、検出結果をフレーム同期検出回路41に出力する。フレーム同期検出回路41は、フレーム同期信号の検出結果又はパターン検出回路16からの検出結果を疑似乱数発生部15に出力する。
制御回路32は、フレーム同期信号の検出結果又はパターン検出回路16からの検出結果に基づいてシンボルカウンタ33を制御する。制御回路32がフレーム同期信号の検出結果を用いる場合の制御方法は、第1の実施の形態と同様である。
いま、例えば、TMCC中の同期信号直後のタイミングでチャンネル切換えが行われたものとする。この場合には、チャンネル切換え直後において、フレーム同期検出回路41による同期信号の検出は行われない。C階層伝送パラメータ情報が使用されていない場合には、TMCC中の54番目−66番目のビットB54−B66は全て“1”であり、パターン検出回路16は13個以上のビットが“1”であることを検出すると、TMCC中の54番目−66番目のビットB54−B66を検出したことを示す検出結果を出力する(図7(c)参照)。
この検出結果がフレーム同期検出回路41を介して制御回路32に供給される。なお、この場合には、フレーム同期検出回路41からの検出結果がTMCC中のいずれのシンボル位置のパターンの検出結果であるかを示す情報も制御回路32に供給される。制御回路32は、シンボルカウンタ33を制御して、カウント動作を高速にする。これにより、シンボルカウンタ33を高速にカウントアップさせ、シンボルカウンタ33のカウント値を、例えばOFDMフレームの1シンボル期間で、受信中のOFDMシンボルのシンボル番号(67)に一致させる。
制御回路32は、シンボルカウンタ33の高速カウントアップによって、シンボルカウンタ33のカウント値がシンボル番号に一致すると、以後、シンボルカウンタ33にシンボル周期の信号を与えて、シンボル周期でカウントアップさせる。こうして、加算器24は、同期信号の検出から極めて短時間に、エネルギ逆拡散処理が可能となる。
他の作用は第1の実施の形態と同様である。
このように本実施の形態においては、フレーム同期信号だけでなく、TMCCの既知のパターンを用いて受信データのシンボル番号を判定しており、疑似乱数値を短時間でシンボル番号に応じたものにすることができる。これにより、フレーム同期信号直後にチャンネルが切換った場合等においても、確実に同期確立に要する時間を短縮することができる。
なお、本実施の形態においては、フレーム同期検出と所定パターンの検出の両方の検出を行うものとして説明したが、フレーム同期検出を省略して所定パターンの検出のみによって、受信データのシンボル番号を判定するようにしてもよい。また、C階層伝送パラメータ情報のパターンを検出する例を説明したが、既知のパターンであれば、TMCC中のいずれのパターンを検出するようにしてもよい。
(第3の実施の形態)
図8は本発明の第3の実施の形態を示すブロック図である。図8において図6と同一の構成要素には同一符号を付して説明を省略する。
図8は本発明の第3の実施の形態を示すブロック図である。図8において図6と同一の構成要素には同一符号を付して説明を省略する。
第2の実施の形態においては、フレーム同期信号の検出に時間を要する場合には、OFDMフレームのTMCC内の所定のパターンを検出することで、PN発生回路を制御した。しかし、所定のパターンの前後のシンボルによっては、所定のパターンを誤検出する可能性がある。そこで、本実施の形態においては、所定の間隔で挿入されているパイロット(SP)信号を利用することで、所定パターンを確実に検出して、短時間に同期の確立を達成するものである。
本実施の形態においては、SP検出回路17を付加すると共に、フレーム同期検出回路41に代えてフレーム同期検出回路42を採用した点が第2の実施の形態と異なる。SP検出回路17は、OFDMフレーム中のシンボルパイロット(SP)信号を検出して、検出結果をフレーム同期検出回路42に供給するようになっている。フレーム同期検出回路42は、同期信号の検出結果又はパターン検出回路16及びSP検出回路17の出力に基づく検出結果を疑似乱数発生部15の制御回路32に供給するようになっている。なお、この場合には、フレーム同期検出回路42は、出力する検出結果がOFDMフレーム中のいずれのシンボル番号を特定するものであるかを示す情報も制御回路32に供給する。
SP信号は、図2の斜線に示すように、OFDMフレーム内に、TMCCとは無関係に、例えば、4シンボル単位で挿入されている。SP信号は、BPSK変調によって変調されている。また、SP信号は、固定値に設定されている。従って、SP信号が4シンボル単位中のいずれの位置のシンボルで伝送されているかを特定することができる。他の3シンボルと異なる値のシンボルについては、例えば、キャリア番号1のキャリアであれば、0番目、4番目、8番目、…、200番目のいずれかであることが分かる。
SP検出回路17は、SP信号の検出結果をフレーム同期検出回路42に出力する。フレーム同期検出回路42は、同期信号の検出結果を出力するか、又は、パターン検出回路16の検出結果に一致しているか又は最も近い位置のSP信号の検出結果を疑似乱数発生部15の制御回路32に出力するようになっている。制御回路32は、フレーム同期検出回路14からの検出結果だけでなく、パターン検出回路16及びSP検出回路17からの検出結果に基づいてシンボルカウンタ33を制御する。
次に、このように構成された実施の形態の動作について図9の説明図を参照して説明する。図9(a)は受信中のTMCCを示し、図9(b)は受信データのシンボル番号を示し、図9(c)はSP検出回路によるSPの検出タイミングを示している。
本実施の形態においては、復調回路11からのOFDMフレームは、SP検出回路17にも供給される。SP検出回路17は、OFDMフレーム中に挿入されているSP信号を検出し、検出結果をフレーム同期検出回路42に出力する。
チャンネル切換えタイミングによっては、フレーム同期検出回路42において同期信号を検出する前に、パターン検出回路16によるパターン検出が行われることがある。この場合には、フレーム同期検出回路42は、パターン検出回路16の出力を用いる。
例えば、TMCCの121番目のシンボルから所定シンボル数だけ前のパターンが既知のパターン(例えば“1”の連続)であるものとする。ところが、図9に示すように、122番目のシンボルが“1”の場合には、フレーム同期検出回路42は、既知のパターンの検出位置を特定することができない。これに対し、SP検出回路17の検出結果は、OFDMフレーム中の4シンボル毎のいずれかのシンボルである。例えば、SP検出回路17によって検出されたシンボルが2番目、6番目、…、122番目、126番目、130番目、…のいずれかのシンボルであるものとする。
フレーム同期検出回路42は、パターン検出回路16の出力及びSP検出回路17の出力から、受信シンボルのシンボル番号を特定する。即ち、フレーム同期検出回路42は、パターン検出回路16の出力から、受信シンボルが121番目のシンボル近傍のシンボルであるものと判定する。更に、フレーム同期検出回路42は、SP検出回路17の出力から、パターン検出回路16の検出タイミングに近いタイミングのSP信号が、121番目のシンボル位置に近い、SP信号のシンボル位置、即ち、122番目のシンボル位置であるものと判定する。こうして、フレーム同期検出回路42は、SP信号の検出タイミングにおいて、122番目のシンボル位置を規定する検出結果を制御回路32に出力する。
これにより、制御回路32は、受信データのシンボル番号を把握し、このシンボル番号に一致させるように、シンボルカウンタ33を高速にカウントアップさせる。制御回路32は、シンボルカウンタ33の高速カウントアップによって、シンボルカウンタ33のカウント値がシンボル番号に一致すると、以後、シンボルカウンタ33にシンボル周期の信号を与えて、シンボル周期でカウントアップさせる。こうして、加算器24は、同期信号の検出から極めて短時間に、エネルギ逆拡散処理が可能となる。
他の作用は第2の実施の形態と同様である。
このように本実施の形態においては、TMCCの既知のパターンの前後のシンボルによっては、正確にパターンの検出を行うことができない場合でも、所定シンボル毎に挿入されるSP信号を利用することで、受信データのシンボル番号を確実に検出しており、疑似乱数値を短時間でシンボル番号に応じたものにすることができる。
なお、本実施の形態においても、フレーム同期検出を省略して所定パターンの検出及びSP信号の検出のみによって、受信データのシンボル番号を判定するようにしてもよい。
また、上記第2及び第3の実施の形態においては、フレーム同期信号の検出の前に、パターン検出回路によってパターン検出が行われた場合にはその検出結果を利用する例について説明したが、引き込み時のみパターン検出回路の出力を用い、以後、フレーム同期信号の検出結果のみを用いるようにしてもよい。
11…復調回路、12…復号回路部、13…TMCC検出回路、14…フレーム同期検出回路、15…疑似乱数発生部、24…加算器、31…PN発生回路、32…制御回路、33…シンボルカウンタ。
Claims (5)
- デジタル放送を受信する受信手段と、
前記受信手段によって受信した受信信号を復調して複数シンボルを有するフレーム単位の信号を出力する復調手段と、
前記復調手段からのフレーム単位の信号中のシンボル位置を検出する検出手段と、
前記復調手段からのフレーム単位の信号をシンボル位置に応じて復号する復号手段と、
前記復号手段における復号のシンボル位置を規定するカウント出力を出力するシンボルカウンタと、
前記検出手段が検出したシンボル位置と前記シンボルカウンタのカウント値とに基づいて、前記シンボルカウンタのカウント動作を制御する制御手段と
を具備したことを特徴とする受信装置。 - 前記復号手段は、
前記シンボルカウンタのカウント出力に基づく疑似乱数値を発生する疑似乱数発生手段と、
前記復調手段からのフレーム単位の信号と前記疑似乱数値との加算を行う加算手段と
を具備したことを特徴とする請求項1に記載の受信装置。 - 前記フレーム単位の信号は、伝送方式信号を含み、
前記検出手段は、前記伝送方式信号中の同期信号及び既知パターンのうちの少なくとも一方を用いて、前記シンボル位置を検出する
ことを特徴とする請求項1に記載の受信装置。 - 前記フレーム単位の信号は、所定のシンボル周期で挿入されたパイロット信号を含み、
前記検出手段は、前記シンボル位置の検出に前記既知パターンを用いる場合には、前記既知パターンの検出結果を前記パイロット信号によって補正して、前記シンボル位置の検出結果とする
ことを特徴とする請求項3に記載の受信装置。 - 前記検出手段は、引き込み時のみ前記既知パターンを用いて前記シンボル位置を特定し、以後前記同期信号を用いて前記シンボル位置を特定する
ことを特徴とする請求項3又は4のいずれか一方に記載の受信装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356368A JP4709738B2 (ja) | 2006-12-28 | 2006-12-28 | 受信装置 |
US11/964,212 US7885356B2 (en) | 2006-12-28 | 2007-12-26 | Receiver and receiving method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006356368A JP4709738B2 (ja) | 2006-12-28 | 2006-12-28 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008167311A JP2008167311A (ja) | 2008-07-17 |
JP4709738B2 true JP4709738B2 (ja) | 2011-06-22 |
Family
ID=39685799
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006356368A Expired - Fee Related JP4709738B2 (ja) | 2006-12-28 | 2006-12-28 | 受信装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7885356B2 (ja) |
JP (1) | JP4709738B2 (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8750091B2 (en) * | 2008-03-31 | 2014-06-10 | Qualcomm Incorporated | Apparatus and methods for update of symbol information |
JP4567088B2 (ja) * | 2008-09-01 | 2010-10-20 | 三菱電機株式会社 | Ofdm信号受信装置および受信方法 |
JPWO2010067829A1 (ja) * | 2008-12-12 | 2012-05-24 | パナソニック株式会社 | 受信装置および受信方法 |
JP2010268226A (ja) * | 2009-05-14 | 2010-11-25 | Toshiba Corp | 放送受信装置 |
JP5630646B2 (ja) * | 2010-10-19 | 2014-11-26 | ソニー株式会社 | 送信装置及びその送信方法、並びに、受信装置 |
TWI470980B (zh) * | 2012-12-26 | 2015-01-21 | Mstar Semiconductor Inc | 解碼方法及多媒體播放系統 |
CN103916717B (zh) * | 2013-01-06 | 2017-04-19 | 晨星软件研发(深圳)有限公司 | 解码方法及多媒体播放系统 |
US9686115B1 (en) * | 2016-05-26 | 2017-06-20 | Ali Corporation | Method and circuit for detecting TMCC signal |
US10285120B2 (en) | 2016-12-02 | 2019-05-07 | Qualcomm Incorporated | Techniques and apparatuses for common search space determination |
US10541771B2 (en) * | 2016-12-02 | 2020-01-21 | Qualcomm Incorporated | Techniques for transmitting or using a pull-in signal to locate a synchronization channel |
US10270573B2 (en) | 2017-05-16 | 2019-04-23 | Qualcomm Incorporated | Techniques and apparatuses for reusing remaining minimum system information configuration bits to signal a synchronization signal block location |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084255A (ja) * | 2000-06-27 | 2002-03-22 | Nippon Hoso Kyokai <Nhk> | デジタル伝送方法と受信機 |
JP2005065219A (ja) * | 2003-07-30 | 2005-03-10 | Matsushita Electric Ind Co Ltd | フレーム同期検出回路、フレーム同期検出方法、制御情報検出回路、制御情報復号方法、受信装置 |
JP2005184493A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | エネルギー拡散回路、パケット番号算出回路、及び受信装置 |
JP2005286763A (ja) * | 2004-03-30 | 2005-10-13 | Fujitsu Ltd | 受信装置 |
JP2008099263A (ja) * | 2006-09-13 | 2008-04-24 | Sony Corp | フレーム同期制御装置及びフレーム同期制御方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5860136A (en) * | 1989-06-16 | 1999-01-12 | Fenner; Peter R. | Method and apparatus for use of associated memory with large key spaces |
KR100351833B1 (ko) * | 2000-10-20 | 2002-09-11 | 엘지전자 주식회사 | 디지털 tv 수신기 |
KR100498485B1 (ko) * | 2003-02-05 | 2005-07-01 | 삼성전자주식회사 | 디지털 텔레비전 수신기의 vsb 동기 신호 검출 회로 |
-
2006
- 2006-12-28 JP JP2006356368A patent/JP4709738B2/ja not_active Expired - Fee Related
-
2007
- 2007-12-26 US US11/964,212 patent/US7885356B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002084255A (ja) * | 2000-06-27 | 2002-03-22 | Nippon Hoso Kyokai <Nhk> | デジタル伝送方法と受信機 |
JP2005065219A (ja) * | 2003-07-30 | 2005-03-10 | Matsushita Electric Ind Co Ltd | フレーム同期検出回路、フレーム同期検出方法、制御情報検出回路、制御情報復号方法、受信装置 |
JP2005184493A (ja) * | 2003-12-19 | 2005-07-07 | Matsushita Electric Ind Co Ltd | エネルギー拡散回路、パケット番号算出回路、及び受信装置 |
JP2005286763A (ja) * | 2004-03-30 | 2005-10-13 | Fujitsu Ltd | 受信装置 |
JP2008099263A (ja) * | 2006-09-13 | 2008-04-24 | Sony Corp | フレーム同期制御装置及びフレーム同期制御方法 |
Also Published As
Publication number | Publication date |
---|---|
US20080192845A1 (en) | 2008-08-14 |
US7885356B2 (en) | 2011-02-08 |
JP2008167311A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4709738B2 (ja) | 受信装置 | |
KR102476060B1 (ko) | 컨볼루션 인터리빙을 포함하는 송신기 및 수신기와 대응하는 방법들 | |
JP4245602B2 (ja) | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 | |
CN110086742B (zh) | 用于恢复接收信号中的有效载荷数据的接收器和方法 | |
CN113411170B (zh) | 从信号恢复有效载荷数据的接收机及方法 | |
EP1808026A1 (en) | Tps decoder in an orthogonal frequency division multiplexing receiver | |
US11051249B2 (en) | Wake-up signal transmission | |
US7433425B1 (en) | Adaptive signal tuning for digital radio receivers operating, in FM bands | |
JP2009502077A (ja) | Dvb‐h信号受信方法及びdvb‐h受信機 | |
US9350472B2 (en) | Apparatus and method for transmitting and receiving broadcast signals | |
JP4978387B2 (ja) | フレーム同期制御装置及びフレーム同期制御方法 | |
JP2016122934A (ja) | 送信装置、受信装置、デジタル放送システム及びチップ | |
US7509565B2 (en) | Wireless access modem having downstream channel resynchronization method | |
JP2007142917A (ja) | デジタル復調装置、その制御方法、その制御用プログラム、その制御用プログラムを記録した記録媒体及びデジタル受信装置 | |
WO2013023602A1 (zh) | 一种交织和解交织比特流的方法以及交织器与解交织器 | |
JP2008098852A (ja) | スケルチ装置及びスケルチ制御方法 | |
WO2011083773A1 (ja) | マルチキャリア変調信号受信装置及び集積回路 | |
JP2008148230A (ja) | 放送受信装置と放送受信方法 | |
JP4541291B2 (ja) | デジタル復調装置、デジタル受信装置、デジタル復調装置の制御方法、デジタル復調装置の制御プログラム、及び、この制御プログラムを記録した記録媒体 | |
JP4366945B2 (ja) | ビタビ復号装置及び方法並びにofdm復調装置 | |
CN106031063B (zh) | 发送设备、接收设备及其控制方法 | |
JP2007028200A (ja) | フレーム同期保護制御装置及び方法 | |
JP2010141424A (ja) | 受信装置 | |
JP7284843B2 (ja) | 通信システムの復号加速方法、受信側装置及び非一時的なコンピュータ可読媒体 | |
JP2015103930A (ja) | Ofdm変調方式の送信装置、受信装置、及び伝送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090312 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110217 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110318 |
|
LAPS | Cancellation because of no payment of annual fees |