CN110365331A - 一种用于集成锁相环的锁定检测装置 - Google Patents
一种用于集成锁相环的锁定检测装置 Download PDFInfo
- Publication number
- CN110365331A CN110365331A CN201910615402.5A CN201910615402A CN110365331A CN 110365331 A CN110365331 A CN 110365331A CN 201910615402 A CN201910615402 A CN 201910615402A CN 110365331 A CN110365331 A CN 110365331A
- Authority
- CN
- China
- Prior art keywords
- frequency
- phase
- lock
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 22
- 239000000872 buffer Substances 0.000 claims abstract description 16
- 230000000694 effects Effects 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 210000001367 artery Anatomy 0.000 claims 1
- 230000010355 oscillation Effects 0.000 claims 1
- 210000003462 vein Anatomy 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- 230000010354 integration Effects 0.000 abstract 1
- 238000007689 inspection Methods 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开一种用于集成锁相环的锁定检测装置,所述装置包括:倍频/分频器(1)、鉴频鉴相器(2)、电荷泵(3)、环路滤波器(4)、压控振荡器(5)、多模分频器(6)、模数转换器(7)、数字控制器(8)、输出缓冲器(9),整个电路采用集成电路工艺单芯片集成实现。该电路通过对压控振荡器(5)控制电压的检测并转换为数字信号,可实现对锁相环锁定状态的判断。本发明系统简易,集成度高,采用片内简单的方法实现了锁相环锁定状态判断,具有体积小、成本低、功耗小、通用性强等优点,具有非常大的实用和市场推广价值。
Description
技术领域
本发明涉及无线通信应用中的锁相环频率合成器领域,尤其涉及一种用于集成锁相环的锁定检测装置,该发明利用片内模数转换器,能够实现对锁相环锁定状态的精确检测。
背景技术
锁定检测用于指示锁相环锁定状态,在无线收发系统工作中起着非常重要的作用。一般情况下,只有当锁相环完成锁定时,起产生的稳定频率信号才能够用于收发系统。传统的锁定检测方法一般采用对鉴频鉴相器的两个输入信号进行比较来生成锁定信号,但该方法只能判断锁相环是否锁定,对于锁定在何种状态下无法给出更多的信息。一个比较常见的问题是,用于多个子频带的压控振荡器,可能有多个子频带都能锁定在同一个频点,然而,锁定后的控制电压大小不同,这会导致压控振荡器的相位噪声性能出现差别;最好的锁定状态,其压控振荡器的控制电压应当处于控制范围的中间位置。采用本专利中所实现的锁定检测方法即可避免传统锁定检测方法的弊端。
发明内容
本发明的目的在于提供一种用于集成锁相环的锁定检测装置,解决目前锁相环锁定检测电路只能判断锁相环是否锁定,而对于锁定在何种状态下无法给出更多的信息的问题。
本发明提出一种用于集成锁相环的锁定检测装置,其特征在于,其包括:倍频/分频器、鉴频鉴相器、电荷泵、环路滤波器、压控振荡器、多模分频器、模数转换器、数字控制器(8)、输出缓冲器;其中,倍频/分频器的输入端与外部参考信号FREF连接;鉴频鉴相器的一个输入端与倍频/分频器的输出端连接,另一个输入端与多模分频器的输出端连接;电荷泵的输入端与鉴频鉴相器的输出端连接,输出端与环路滤波器的输入端连接;环路滤波器的输入端与电荷泵的输出端连接,输出端与压控振荡器的输入端连接;压控振荡器的输入端与环路滤波器的输出端连接,输出端与多模分频器的输入端、输出缓冲器的输入端连接;多模分频器的输入端与压控振荡器的输出端连接,输出端与鉴频鉴相器的输入端连接;模数转换器的输入端与环路滤波器的输出端连接,输出端与数字控制器的输入端连接;数字控制器的输入来自片外,输出端与多模分频器的输入端连接,并将LOCKOUT信号送往片外;输出缓冲器用于对压控振荡器的输出信号进行缓冲,并输出到片外。
其中,倍频/分频器用于对对输入的参考信号FREF进行倍频/分频处理,生成鉴频鉴相器所需要的鉴相频率。
其中,鉴频鉴相器,用于对输入的鉴相信号和来自多模分频器的分频输出信号FDIV的频率和相位进行比较;鉴频鉴相器根据两个输入信号的频率差及相位差产生相应的脉冲电压信号,该脉冲电压信号控制电荷泵充放、电电流的开关,由此产生脉冲电流信号对环路滤波器进行充、放电。
其中,电荷泵受鉴频鉴相器的输出信号控制,产生充、放电电流,对环路滤波器进行充、放电,从而改变环路滤波器的输出电压。
其中,环路滤波器,用于将电荷泵的充、放电电流转化为控制压控振荡器的模拟电压;其作用是对压控振荡器的输出频率进行调节。
其中,压控振荡器受所述环路滤波器产生的模拟电压的控制,生成所需的锁相环锁定频率。
其中,多模分频器,用于控制锁相环环路的分频比,最终决定锁相环的锁定频率,多模分频器的工作状态受到数字控制器的控制,多模分频器的输出为其输入信号经过分频后的信号。
其中,模数转换器,用于对环路滤波器产生的模拟信号进行采样和模数转换,送往数字控制器。
其中,数字控制器的作用是产生分频比的控制信号,输出缓冲器的控制信号,以及产生锁定检测指示信号。
其中,数字控制器内部设置两个数值D0和D1,D1>D0;当模数转换器的输出结果在D0和D1之间时,认为锁相环锁定状态良好,将LOCKOUT置为1;否则认为未锁定,将LOCKOUT置为0;D0和D1可设计为可配置,根据不同的应用情况进行更改。
附图说明
图1为本发明提供的一种基于锁相环的相位控制电路。
1.倍频/分频器 2.鉴频鉴相器 3.电荷泵 4.环路滤波器 5.压控振荡器 6.多模分频器 7.模数转换器 8.数字控制器 9.输出缓冲器
具体实例方式
以下结合附图对本发明的具体实施方式作出详细说明。
图1所示,本发明提出一种用于集成锁相环的锁定检测装置,包括:倍频/分频器1、鉴频鉴相器2、电荷泵3、环路滤波器4、压控振荡器5、多模分频器6、模数转换器7、数字控制器8、输出缓冲器9。
其中,倍频/分频器1的输入端与外部参考信号FREF连接;鉴频鉴相器2的一个输入端与倍频/分频器1的输出端连接,另一个输入端与多模分频器6的输出端连接;电荷泵3的输入端与鉴频鉴相器2的输出端连接,输出端与环路滤波器4的输入端连接;环路滤波器4的输入端与电荷泵3的输出端连接,输出端与压控振荡器5的输入端连接;压控振荡器5的输入端与环路滤波器4的输出端连接,输出端与多模分频器6的输入端、输出缓冲器9的输入端连接;多模分频器6的输入端与压控振荡器5的输出端连接,输出端与鉴频鉴相器2的输入端连接;模数转换器7的输入端与环路滤波器4的输出端连接,输出端与数字控制器8的输入端连接;数字控制器8的输入来自片外,输出端与多模分频器6的输入端连接,并将LOCKOUT信号送往片外;输出缓冲器9,用于对压控振荡器5的输出信号进行缓冲,并输出到片外。倍频/分频器1用于对输入的参考信号FREF进行倍频/分频处理,并将生成的鉴相频率输出给鉴频鉴相器2。鉴频鉴相器2用于对输入的鉴相信号和来自多模分频器6的分频输出信号FDIV的频率和相位进行比较。电荷泵3受鉴频鉴相器2的输出脉冲信号控制,产生充、放电电流,进而对环路滤波器4进行充、放电操作。该脉冲电压信号控制电荷泵3充放、电电流的开关,由此产生脉冲电流信号对环路滤波器4进行充、放电。
环路滤波器4用于将电荷泵3的充、放电电流转化为控制压控振荡器5的模拟电压。压控振荡器5受上述环路滤波器4产生的模拟电压的控制,生成所需的锁相环锁定频率。多模分频器6用于控制锁相环环路的分频比,最终决定锁相环的锁定频率。多模分频器6的工作状态受到数字控制器8的控制,多模分频器6的输出为其输入信号经过分频后的信号。
模数转换器7用于对环路滤波器4产生的模拟信号进行采样和模数转换。数字控制器8用于产生各电路模块的控制信号,以及对模数转换器7产生的数字信号进行判断并生成锁定检测信号LOCKOUT输出到片外。数字控制器8输出缓冲器9的控制信号,输出缓冲器9用于对压控振荡器5的输出信号进行缓冲,并输出到片外。
该用于集成锁相环的锁定检测方法的工作过程如下:
倍频/分频器1对FREF进行倍频/分频处理,生成鉴相频率。鉴频鉴相器2根据来自倍频/分频器1和多模分频器6的两个输入信号的频率差及相位差产生相应的脉冲电压信号,以此来驱动电荷泵3对环路滤波器4进行充、放电,从而改变环路滤波器4的输出电压,压控振荡器5根据环路滤波器4输出的控制电压产生系统所期望的频率信号。多模分频器6对压控振荡器5的输出信号进行分频,反馈给鉴频鉴相器进行频率和相位的差的处理。数字控制器8产生分频比控制信号并送往多模分频器6,同时根据模数转换器7的转换结果进行分析后输出LOCKOUT信号到片外。
数字控制器8内部设置两个数值D0和D1(D1>D0)。当模数转换器7的输出结果在D0和D1之间时,认为锁相环锁定状态良好,将LOCKOUT置为1;否则认为未锁定,将LOCKOUT置为0。D0和D1可设计为可配置,根据不同的应用情况进行更改。
这样,通过简单判别,即可实现对锁相环锁定状态的实时反映。
显然,上述实施例仅仅是为清楚地说明所作的举例,而非对实施方式的限定。对于所属技术领域的普通技术人员来说,在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍属于本发明创造的保护范围之中。
Claims (10)
1.一种用于集成锁相环的锁定检测装置,其特征在于,其包括:倍频/分频器(1)、鉴频鉴相器(2)、电荷泵(3)、环路滤波器(4)、压控振荡器(5)、多模分频器(6)、模数转换器(7)、数字控制器(8)、输出缓冲器(9);
其中,倍频/分频器(1)的输入端与外部参考信号FREF连接;鉴频鉴相器(2)的一个输入端与倍频/分频器(1)的输出端连接,另一个输入端与多模分频器(6)的输出端连接;电荷泵(3)的输入端与鉴频鉴相器(2)的输出端连接,输出端与环路滤波器(4)的输入端连接;环路滤波器(4)的输入端与电荷泵(3)的输出端连接,输出端与压控振荡器(5)的输入端连接;压控振荡器(5)的输入端与环路滤波器(4)的输出端连接,输出端与多模分频器(6)的输入端、输出缓冲器(9)的输入端连接;多模分频器(6)的输入端与压控振荡器(5)的输出端连接,输出端与鉴频鉴相器(2)的输入端连接;模数转换器(7)的输入端与环路滤波器(4)的输出端连接,输出端与数字控制器(8)的输入端连接;数字控制器(8)的输入来自片外,输出端与多模分频器(6)的输入端连接,并将LOCKOUT信号送往片外;输出缓冲器(9),用于对压控振荡器(5)的输出信号进行缓冲,并输出到片外。
2.根据权利要求1所述的用于集成锁相环的锁定检测装置,其特征在于,倍频/分频器(1)用于对对输入的参考信号FREF进行倍频/分频处理,生成鉴频鉴相器(2)所需要的鉴相频率。
3.根据权利要求2所述的用于集成锁相环的锁定检测装置,其特征在于,鉴频鉴相器(2)用于对输入的鉴相信号和来自多模分频器(6)的分频输出信号FDIV的频率和相位进行比较;鉴频鉴相器(2)根据两个输入信号的频率差及相位差产生相应的脉冲电压信号,该脉冲电压信号控制电荷泵(3)充放、电电流的开关,由此产生脉冲电流信号对环路滤波器(4)进行充、放电。
4.根据权利要求3所述的用于集成锁相环的锁定检测装置,其特征在于,电荷泵(3)受鉴频鉴相器(2)的输出信号控制,产生充、放电电流,对环路滤波器(4)进行充、放电,从而改变环路滤波器(4)的输出电压。
5.根据权利要求4所述的用于集成锁相环的锁定检测装置,其特征在于,环路滤波器(4),用于将电荷泵(3)的充、放电电流转化为控制压控振荡器(5)的模拟电压;其作用是对压控振荡器(5)的输出频率进行调节。
6.根据权利要求5所述的用于集成锁相环的锁定检测装置,其特征在于,压控振荡器(5)受所述环路滤波器(4)产生的模拟电压的控制,生成所需的锁相环锁定频率。
7.根据权利要求6所述的用于集成锁相环的锁定检测装置,其特征在于,多模分频器(6),用于控制锁相环环路的分频比,最终决定锁相环的锁定频率,多模分频器(6)的工作状态受到数字控制器(8)的控制,多模分频器(6)的输出为其输入信号经过分频后的信号。
8.根据权利要求7所述的用于集成锁相环的锁定检测装置,其特征在于,模数转换器(7),用于对环路滤波器(4)产生的模拟信号进行采样和模数转换,送往数字控制器(8)。
9.根据权利要求8所述的用于集成锁相环的锁定检测装置,其特征在于,数字控制器(8)的作用是产生分频比的控制信号,输出缓冲器(9)的控制信号,以及产生锁定检测指示信号。
10.根据权利要求9所述的用于集成锁相环的锁定检测装置,其特征在于,数字控制器(8)内部设置两个数值D0和D1,D1>D0;当模数转换器(7)的输出结果在D0和D1之间时,认为锁相环锁定状态良好,将LOCKOUT置为1;否则认为未锁定,将LOCKOUT置为0;D0和D1设计为可配置,根据不同的应用情况进行更改。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910615402.5A CN110365331B (zh) | 2019-07-09 | 一种用于集成锁相环的锁定检测装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910615402.5A CN110365331B (zh) | 2019-07-09 | 一种用于集成锁相环的锁定检测装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110365331A true CN110365331A (zh) | 2019-10-22 |
CN110365331B CN110365331B (zh) | 2024-06-04 |
Family
ID=
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113405579A (zh) * | 2021-06-21 | 2021-09-17 | 江南大学 | 一种面向多检测场景的微波传感器检测电路及其设计方法 |
CN114785341A (zh) * | 2022-06-16 | 2022-07-22 | 成都金诺信高科技有限公司 | 一种用于多输入的锁相环参考源切换方法及锁相环 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101588176A (zh) * | 2009-06-18 | 2009-11-25 | 广州润芯信息技术有限公司 | 具有环路增益校正功能的锁相环频率综合器 |
US20110148485A1 (en) * | 2009-12-21 | 2011-06-23 | Electronics And Telecommunications Research Institute | Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain |
US8384453B1 (en) * | 2012-03-27 | 2013-02-26 | Cadence Design Systems, Inc. | Frequency adjustment in a control system |
CN103873051A (zh) * | 2014-03-25 | 2014-06-18 | 北京经纬恒润科技有限公司 | 一种锁相环锁定指示电路及锁相环 |
CN107634761A (zh) * | 2017-09-29 | 2018-01-26 | 中国科学院半导体研究所 | 一种数字锁相环频率综合装置 |
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101588176A (zh) * | 2009-06-18 | 2009-11-25 | 广州润芯信息技术有限公司 | 具有环路增益校正功能的锁相环频率综合器 |
US20110148485A1 (en) * | 2009-12-21 | 2011-06-23 | Electronics And Telecommunications Research Institute | Phase-locked loop circuit comprising voltage-controlled oscillator having variable gain |
US8384453B1 (en) * | 2012-03-27 | 2013-02-26 | Cadence Design Systems, Inc. | Frequency adjustment in a control system |
CN103873051A (zh) * | 2014-03-25 | 2014-06-18 | 北京经纬恒润科技有限公司 | 一种锁相环锁定指示电路及锁相环 |
CN107634761A (zh) * | 2017-09-29 | 2018-01-26 | 中国科学院半导体研究所 | 一种数字锁相环频率综合装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113405579A (zh) * | 2021-06-21 | 2021-09-17 | 江南大学 | 一种面向多检测场景的微波传感器检测电路及其设计方法 |
CN114785341A (zh) * | 2022-06-16 | 2022-07-22 | 成都金诺信高科技有限公司 | 一种用于多输入的锁相环参考源切换方法及锁相环 |
CN114785341B (zh) * | 2022-06-16 | 2022-10-11 | 成都金诺信高科技有限公司 | 一种用于多输入的锁相环参考源切换方法及锁相环 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106357266B (zh) | 锁定检测电路、方法及锁相电路 | |
CN104113303B (zh) | 50%占空比时钟产生电路 | |
EP2482460B1 (en) | Locking system and method thereof | |
CN106059574A (zh) | 用于数字化相位差的电路、pll电路及用于其的方法 | |
TW201743563A (zh) | 次取樣動作偵測器 | |
US20070040614A1 (en) | Circuit arrangement for detection of a locking condition for a phase locked loop, and a method | |
US8354866B2 (en) | PLL start-up circuit | |
CN108306638A (zh) | 一种适用于电荷泵锁相环的可配置锁定检测电路 | |
JP2014533879A (ja) | 無線周波数ランプ用のrfシステム | |
CN1697325B (zh) | 用于锁相环的数字锁定检测器 | |
CN101588177A (zh) | 数字锁定指示器、锁相环频率综合器及无线收发机 | |
CN106301357A (zh) | 一种全数字锁相环 | |
CN109150171A (zh) | 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路 | |
CN107565956A (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
US20080273628A1 (en) | Data sampling circuit and data sampling method | |
CN110365331A (zh) | 一种用于集成锁相环的锁定检测装置 | |
US10394191B1 (en) | Time-to-digital converter | |
CN103986460B (zh) | 一种使用无锁定指示锁相环的SoC片内时钟生成电路 | |
CN105915214B (zh) | 锁相环控制电路及方法 | |
JP2809541B2 (ja) | コーデック | |
CN109787625A (zh) | 一种基于双pll的系统超频引起的电压毛刺保护系统 | |
CN110365331B (zh) | 一种用于集成锁相环的锁定检测装置 | |
CN110166045B (zh) | 一种提取信号变化沿的快照电路 | |
CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 | |
KR100209739B1 (ko) | 주파수 발생장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant |