CN101588177A

CN101588177A - 数字锁定指示器、锁相环频率综合器及无线收发机

Info

Publication number: CN101588177A
Application number: CNA2009103034831A
Authority: CN
Inventors: 黄水龙; 王小松; 张海英
Original assignee: Institute of Microelectronics of CAS
Current assignee: Institute of Microelectronics of CAS
Priority date: 2009-06-22
Filing date: 2009-06-22
Publication date: 2009-11-25

Abstract

本发明公开了一种数字锁定指示器，包括依次连接的或门、延时电路、触发器组、选择器及控制器。本发明还公开了一种锁相环频率综合器，包括依次连接的鉴相鉴频器、电荷泵、环路滤波器、压控振荡器、分频器及数字锁定指示器；所述数字锁定指示器包括依次连接的或门、延时电路、触发器组、选择器及控制器。本发明还公开了一种无线收发机，包括锁相环频率综合器，所述锁相环频率综合器包括数字锁定指示器，所述数字锁定指示器包括依次连接的或门、延时电路、触发器组、选择器及控制器。通过本发明，使得锁定指示器的精度可调，对参考频率不敏感，能有效克服电荷泵泄露电流的影响，消除了由于周跳而造成的误锁定指示现象。

Description

数字锁定指示器、锁相环频率综合器及无线收发机

技术领域

本发明涉及通信领域，特别涉及一种数字锁定指示器、锁相环频率综合器及无线收发机。

背景技术

锁相环频率综合器是无线收发机设计中的一个关键模块，它输出一系列高精度频率信号，为收发机的频率变换提供本振信号。常用的锁相环频率综合器结构如图1所示，由依次连接的鉴相鉴频器1、电荷泵2、环路滤波器3、压控振荡器4和连接在鉴相鉴频器1输入端和压控振荡器4输出端之间的分频器5构成。鉴相鉴频器1比较分频器5输出和参考信号之间的相差和频差，产生U和D脉冲控制电荷泵2；电荷泵2提供充电或放电电流到具有低通特性的环路滤波器3；环路滤波器3消除电流脉冲中的高频部分，产生VCO的控制电压；VCO输出正比于控制电压的射频信号；分频器5产生所需要的分频比；三线接口6为各模块提供数字控制字。

锁定指示器用来提示用户或者电子控制器什么时候获得相位锁定，是锁相环频率综合器中必不可少的一个辅助模块。目前已有两种结构类型的锁定指示器：模拟锁定指示器和数字锁定指示器。模拟锁定指示器对泄露电流不敏感，适合应用在参考频率比较高的场合，但是需要外挂滤波器，滤波器设计繁琐，锁定和失锁指示反应缓慢，且不适合和基带集成。数字锁定指示器具有反应迅速，设计简单的特点，容易应用在跟基带集成的场合，是未来的发展趋势，但是数字锁定指示器的精度依赖于参考频率，受限于泄露电流，在出现周跳现象时不能正常工作，且延时电路依赖无源器件产生，不能实现完全数字化。

发明内容

本发明的目的之一是提供一种对参考频率不敏感，有效克服电荷泵泄露电流的影响的数字锁定指示器、锁相环频率综合器及无线收发机。

本发明提供一种数字锁定指示器，包括或门、延时电路、触发器组、选择器、可编程分频器及控制器；

所述或门，接收鉴相鉴频器输出的信号，产生参考频率和反馈频率之间的相差信号，将所述相差信号输至所述延时电路；

所述延时电路，接收所述相差信号，产生延时信号，并将所述相差信号和所述延时信号输至所述触发器组；

所述触发器组，接收所述相差信号和所述延时信号，对所述相差信号进行量化，其中，所述延时信号作为触发器组的时钟信号；

所述选择器，对所述量化后的相差信号进行选择，并将选择的量化后的相差信号输至所述控制器；

所述控制器，接收所述选择器输出的量化后的相差信号，并根据该相差信号确定锁相环是否锁定，和根据该相差信号判定锁相环是否失锁。

本发明还提供一种锁相环频率综合器，包括依次连接的鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和连接在鉴相鉴频器输入端和压控振荡器输出端之间的分频器及数字锁定指示器；所述数字锁定指示器包括：或门、延时电路、触发器组、选择器及控制器；

本发明还提供一种无线收发机，包括锁相环频率综合器，所述锁相环频率综合器包括数字锁定指示器，所述数字锁定指示器包括或门、延时电路、触发器组、选择器及控制器；

通过本发明，使得锁定指示器对参考频率不敏感且精度可调，有效克服了电荷泵泄露电流的影响，并消除了由于周跳引起的误锁定指示现象。

附图说明

图1是现有技术中锁相环频率综合器的电路结构示意图；

图2是本发明实施例提供的具有数字锁定指示器的锁相环频率综合器结构示意图；

图3是图2中的延时电路的结构示意图；

图4是图2中的选择器电路的结构示意图；

图5是图2中的控制器时序状态示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

如图2所示，本发明实施例提供的锁相环频率综合器，包括：依次连接的鉴相鉴频器1、电荷泵2、环路滤波器3、压控振荡器4和连接在鉴相鉴频器输入端和压控振荡器4输出端之间的分频器5，三相接口6及数字锁定指示器7；其中，数字锁定指示器7包括：或门701、多组延时电路702、多组D触发器组703、选择器704、控制器705及可编程分频器706。下面对数字锁定指示器7的各个组成部分进行详细说明。

或门701，接收鉴相鉴频器1输出的有方向的相差信号，产生参考频率fref和反馈频率fdiv之间无方向的相差信号(该相差是fref信号和fdiv信号之间的实际相差和鉴相鉴频器1反向路径复位延时的和)，将相差信号输至延时电路702。其中，鉴相鉴频器1的输出分为两路：一路直接用来控制电荷泵2的电流，另外一路通过或门701产生一个参考信号和反馈信号之间的无方向相差信号。或门701的输出负载随着D触发器703数量的增加而增加，在参考信号频率较高时，需要在或门701与触发器组703的触发端之间插入缓存器以便减轻或门701的输出负载。

延时电路702，接收或门701输出的无方向的相差信号，产生延时信号，并将无方向的相差信号和延时信号输至D触发器组703。延时电路702的具体作用和结构将结合图3进行具体说明。

D触发器组703，接收延时电路702输出的无方向的相差信号和延时信号，对无方向的相差信号进行数字化(即宽度量化)。D触发器的时钟输入为延时后的相差信号，触发端输入为无方向的相差信号。D触发器组对无方向的相差信号量化，产生一组高低电平信号，高电平表明相差宽度大于延时电路702指定的延时宽度，低电平表明相差宽度小于延时电路702指定的延时宽度。在锁定时，D触发器组703输出将可能出现一个或者几个置高的输出。在失锁时，D触发器组703可能出现输出全部置高或者部分置高的现象。

选择器704，对D触发器组703量化后的相差信号进行选择，并根据寄存器(寄存器通过三线接口6进行设置)中的控制字来选择经过D触发器组703量化后的相差信号，并将选择的相差信号输至控制器705。

控制器705，接收选择器704输出的量化后的相差信号，并根据连续几个周期内选择器704输出的量化后的相差信号(如图5所示的，对应着两个延时的Y1和Y2)来确定锁相环是否锁定。同时，当锁相环综合器锁定后，根据选择器704输出的量化后的相差信号判定锁相环是否失锁。控制器705具体是如何确定锁相环是否锁定及判定锁相环是否失锁将结合图5进行具体说明。

如图3所示，延时电路702由反相器链构成。整个反相器链的延时长度等于N ns，N的长度根据具体实际应用情况决定。延时的控制主要是改变反相器的mos管的宽长比来实现。该反相器链有n-1个输出，对应着n-1个延时。这n-1个输出对应着触发器组的时钟输入端。本延时电路702不同于传统结构中通过改变外接电阻的来实现延时的方法，所以不会导致锁相环路动态特性的改变。

本发明实施例中的延时电路702的作用之一是可以克服泄露电流的影响。泄露电流来自电荷泵2，压控振荡器4调谐端口和环路滤波器3等。在锁相环频率综合器锁定时，鉴相鉴频器1和电荷泵2必须克服这种影响来保持调谐电压的稳定，这使得锁定时，鉴相鉴频器1的输出有静态相差。静态相差的大小跟泄露电流和鉴相鉴频器1的参考信号fref的周期的乘积成正比，跟电荷泵的电流成反比，这意味着如果延时选择不当(比如，延时的宽度小于静态相差)，即使锁相环频率综合器已经锁定，锁定指示器7将置低，给出了错误的结果。传统的方法是通过增加电荷泵的电流来缩小静态相差，使得静态相差小于延时的宽度，锁定指示器又能正确的工作，但是代价是增加了功耗，另外电荷泵2电流的增加，使得环路滤波器3的电容也成倍的增加，不利于全集成实现。本发明实施例通过反相器链产生一组可变延时，若泄露电流使得静态相差增加，通过选择不同的延时信号，延时信号的选择通过三线接口6输入的数字控制字实现，不会对环路参数造成影响。另外，由于延时电路702由低速的数字电路构成，电路设计比较简单，所以消耗的功耗很少。

本发明实施例中的延时电路702的另外一个作用是锁定指示器7的精度是可以调整的。当参考频率提高时，其周期缩短，如果延时信号不能相应改变，锁定指示器7的精度将下降，不能正确反映环路实际工作状况。另外一种情况是环路失锁时，失锁频率非常靠近需要的频率，鉴相鉴频器1输出相差有可能在锁定指示窗口来回摆动，使得锁定指示器7不能稳定输出，此时只能提示环路是否失锁，而不能说明环路是否已经锁定。另外一种极端情况是失锁时相差小于锁定指示器的阈值，锁定指示器7输出置高，使得锁定指示器7给出了错误的结果。延时电路702提供的一组可变延时能有效解决这个问题，当参考频率较高时，选择较短的延时，精度相应提高。当失锁频率和需要的频率非常靠近时，延时也能相应调整，避免误锁定指示的发生。

本发明实施例中的延时电路702的第三个作用是可以预测泄露电流的值，通过不断缩小延时的值，直到锁定指示器7输出失锁的指示信号，此时的延时信号减掉复位路径延时，就是泄露电流引起的静态相差。当确定泄露电流的值后，我们可以据此选择电荷泵2的电流值，从而通过设计合理的电荷泵2电流来消除杂散信号的影响。

如图4所示，为选择器704电路示意图。这里仅列出Y1对应的电路。假设触发器组有8路输出，选择器704电路采用标准的数字单元，如或非门和与非门实现。S0-S7为选择控制逻辑，若S3＝1，则p3将被选择电路输出。Y1与D触发器703输出以及控制逻辑的关系如下所示：

Y1＝p7*S7+p6*S6+p5*S5+p4*S4+p3*S3+p2*S2+p1*S1+p0*S0；

选择器704电路选择延时需要考虑参考信号fref的频率，鉴相鉴频器1的复位延时、以及泄露电流等。最小延时的宽度应该不小于泄露电流造成的延时和复位延时的和。

图5为控制器705的时序状态图。若Y1＝0，提示锁相环频率综合器处于失锁状态；当Y1＝1，进入下一个状态，接着判断Y1是否等于1。如果在连续的五个周期内Y1＝1，这说明锁相环频率综合器已经进入锁定状态。在锁定状态时，若任何一个周期内Y2＝0，就意味着锁相环频率综合器处于失锁状态。Y1和Y2来自选择器704电路，对应着两个不同的延时，Y2对应的延时大于Y1对应的延时，用来提供一个滞回回路，避免锁定指示器7输出错误的结果。控制器705的锁定精度位设置了锁定前Y1＝1的次数，一般选择为3-5个周期。控制器705的时钟信号来自可编程分频器706的输出，而不是来自参考信号fref，其主要目的是克服周跳现象。周跳现象是因为鉴相鉴频器1的输入相差的累积要快于锁相环所能修正的速度造成的。周跳现象表现为控制电压的波形出现一些弯曲，电荷泵2在这些弯曲位置沿着错误的方向驱动压控振荡器4的调谐电压。在发生周跳的时候，鉴相鉴频器1输出的相差可能在很多周期内落入锁定指示器7定义的锁定窗口内，锁定指示器7的输出将置高，直到鉴相鉴频器1的输出相差超出定义的锁定窗口，这时锁定指示器7的输出将置低。在锁定的瞬态过程中，锁定指示器7置高或者置低将出现很多次，这时锁定指示器7无法正确提示系统是否锁定，只能充当一个失锁指示器。本发明的解决办法是将可编程分频器706的输出作为控制器705的时钟信号，当周跳现象发生时，通过调整分频比，这使得锁定指示器7的输出不是在每个fref周期内输出，而是在若干周期后输出，抑制了锁定指示器7反复出现高低的情况。通过适当调整可编程分频器706的分频比，能消除周跳造成的影响。

本发明实施例还提供一种一种无线收发机，包括锁相环频率综合器。其中，锁相环频率综合器的结构已经在上面的实施例进行了具体的说明，不再赘述。

本发明实施例提供的数字锁定指示器具有以下优点：

1、由于延时是可以灵活选择的，可以工作在较高参考频率的场合，从而有效克服电荷泵泄露电流的影响。延时电路702由低速数字电路实现，使得锁相环频率综合器增加的功耗和成本很少。

2、控制器705的时钟信号来自可编程分频器706的输出，而不是参考信号fref，可以有效克服周跳的影响，避免锁定指示器7反复出现置高的现象。

3、延时电路702由反相器链产生，而不是改变外接电阻值来实现，对环路的动态特性没有影响，能灵活地应用在不同的应用场合，通过选择不同的延时能预测泄露电流的值，从而指导电荷泵的设计，有助于减小由于泄露电流造成的杂散影响。

4、通过观察锁定指示器输出电平的高低即可对锁相环的锁定状态作出判断，无需频谱测试仪器观察锁相环的输出信号，这大大方便了用户对其进行测试。锁定指示信号提示无线收发机链路已经锁定到正确的频点，无线收发机和基带将从休眠模式进入进入正常工作模式。在休眠模式下，无线收发机的其它模块和基带电路处于省电模式，因而锁定指示器有助于通信系统的协调工作，也有助于降低无线收发机的功耗。

上述实施例为本发明较佳的实施方式，但本发明的实施方式并不受上述实施例的限制，其他的任何未背离本发明的精神实质与原理下所作的改变、修饰、替代、组合、简化，均应为等效的置换方式，都包含在本发明的保护范围之内。

Claims

1.一种数字锁定指示器，其特征在于，包括或门、延时电路、触发器组、选择器及控制器；

所述触发器组，接收所述相差信号和所述延时信号，对所述相差信号进行量化，其中，所述延时信号作为所述触发器组的时钟信号；

2.根据权利要求1所述的数字锁定指示器，其特征在于，还包括：可编程分频器，向所述控制器提供时钟信号。

3.根据权利要求1所述的数字锁定指示器，其特征在于：所述延时电路包括提供n-1组延时信号的反相器链。

4.一种锁相环频率综合器，包括：依次连接的鉴相鉴频器、电荷泵、环路滤波器、压控振荡器和连接在所述鉴相鉴频器输入端和所述压控振荡器输出端之间的分频器，其特征在于，还包括数字锁定指示器；所述数字锁定指示器包括：或门、延时电路、触发器组、选择器及控制器；

5.根据权利要求4所述的锁相环频率综合器，其特征在于，所述数字锁定指示器还包括：可编程分频器，向所述控制器提供时钟信号。

6.根据权利要求4所述的锁相环频率综合器，其特征在于：所述延时电路包括提供n-1组延时信号的反相器链。

7.一种无线收发机，包括锁相环频率综合器，所述锁相环频率综合器包括数字锁定指示器，其特征在于，所述数字锁定指示器包括或门、延时电路、触发器组、选择器及控制器；

8.根据权利要求7所述的无线收发机，其特征在于，所述数字锁定指示器还包括：可编程分频器，向所述控制器提供时钟信号。

9.根据权利要求7所述的无线收发机，其特征在于：所述延时电路包括提供n-1组延时信号的反相器链。