CN103873051B - 一种锁相环锁定指示电路及锁相环 - Google Patents
一种锁相环锁定指示电路及锁相环 Download PDFInfo
- Publication number
- CN103873051B CN103873051B CN201410112585.6A CN201410112585A CN103873051B CN 103873051 B CN103873051 B CN 103873051B CN 201410112585 A CN201410112585 A CN 201410112585A CN 103873051 B CN103873051 B CN 103873051B
- Authority
- CN
- China
- Prior art keywords
- frequency
- analog
- signal
- control signal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 52
- 230000015572 biosynthetic process Effects 0.000 abstract description 8
- 238000003786 synthesis reaction Methods 0.000 abstract description 8
- 238000005259 measurement Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000005611 electricity Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000012850 discrimination method Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开的锁相环锁定指示电路，通过模数转换器接收电压控制信号，并对所述电压控制信号进行模数转换后输出；由控制器输出频率控制信号；再通过现场可编程逻辑阵列接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号，实现对所述锁相环的锁定指示功能；由于所述锁相环锁定指示电路通过检测所述电压控制信号及频率控制信号以实现所述锁定指示功能，与所述锁相环的输出频率高低没有联系，因此能够满足宽带以及高频应用场合的工程应用，且其无需额外增加复杂电路即可适用于高输出频率或者宽带频率合成情况下的锁定指示。
Description
技术领域
本发明涉及电力电子技术领域，尤其涉及一种锁相环锁定指示电路及锁相环。
背景技术
锁相环（Phase Locked Loop，简称PLL)实现频率合成有很多优点，电路简单，体积小巧，频率配置灵活，因此应用广泛。在高速有线通信中，用于时钟产生、时钟恢复等；在无线通信中，用于射频本振频率的产生。
锁定指示功能指示锁相环是否能够正常锁定，对于锁相环本身及锁相环所应用的系统的状态指示和故障排查都较为重要。在鉴相频率不是很高的情况下，一般锁相环芯片，自身都具有所述锁定指示功能。
但是当鉴相频率较高时，通常采用独立的鉴频鉴相器结合分频器来构成环路，此时，所述环路通常不具有所述锁定指示功能，需要通过外电路来构成其锁定指示电路。传统的思路是通过测频完成锁定指示，即检测锁相环的输出频率，将所述输出频率与设定的频率作比较。具体的测频方法有很多，比如鉴频法测频、干涉比相测频、数字测频等。当所述锁相环的输出频率比较低时，可以采用相应的测频芯片实现锁定指示功能；但是当其输出频率比较高（如5～10G的频率范围）时，用上述几种方法测频都需要非常复杂的附加电路才能实现，作为具有电路简单小巧特征的锁相环的附加电路工程上不经济实用。
发明内容
有鉴于此，本发明提供了一种锁相环锁定指示电路及锁相环，以解决现有技术需要额外增加复杂电路以适用于高输出频率情况下的锁定指示的问题。
为了实现上述目的，现提出的方案如下：
一种锁相环锁定指示电路，与锁相环相连，所述锁相环包括：鉴频鉴相器、与所述鉴频鉴相器相连的环路滤波器、与所述环路滤波器相连的压控振荡器及分别与所述鉴频鉴相器和压控振荡器相连的分频器；所述锁相环锁定指示电路包括：
与所述环路滤波器及压控振荡器的连接点相连的模数转换器，用于接收电压控制信号，并对所述电压控制信号进行模数转换后输出；
与所述分频器相连的控制器，用于输出频率控制信号；
分别与所述模数转换器及控制器相连的现场可编程逻辑阵列，用于接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号。
优选的，所述模数转换器还与所述鉴频鉴相器及环路滤波器的连接点相连，所述模数转换器还用于接收误差电压信号，并将所述误差电压信号进行模数转换后输出。
优选的，所述现场可编程逻辑阵列，还用于接收所述进行模数转换后的误差电压信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值，且所述进行模数转换后的误差电压信号小于第二预设值时，输出锁定指示信号。
一种锁相环，包括：鉴频鉴相器、与所述鉴频鉴相器相连的环路滤波器、与所述环路滤波器相连的压控振荡器、分别与所述鉴频鉴相器和压控振荡器相连的分频器，以及分别与所述环路滤波器及压控振荡器的连接点和所述分频器相连的锁相环锁定指示电路；其中：
所述鉴频鉴相器，用于根据参考频率输入信号及反馈频率输入信号，生成并输出误差电压信号；
所述环路滤波器，用于根据所述误差电压信号生成并输出电压控制信号；
所述压控振荡器，用于根据所述电压控制信号生成并输出输出频率信号；
所述分频器，用于根据所述输出频率信号生成并输出所述反馈输入信号；
所述锁相环锁定指示电路包括：
与所述环路滤波器及压控振荡器的连接点相连的模数转换器，用于接收电压控制信号，并对所述电压控制信号进行模数转换后输出；
与所述分频器相连的控制器，用于输出频率控制信号；
分别与所述模数转换器及控制器相连的现场可编程逻辑阵列，用于接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号。
优选的，所述模数转换器还与所述鉴频鉴相器及环路滤波器的连接点相连，所述模数转换器还用于接收误差电压信号，并将所述误差电压信号进行模数转换后输出。
优选的，所述现场可编程逻辑阵列，还用于接收所述进行模数转换后的误差电压信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值，且所述进行模数转换后的误差电压信号小于第二预设值时，输出锁定指示信号。
从上述的技术方案可以看出，本发明公开的锁相环锁定指示电路，通过模数转换器接收电压控制信号，并对所述电压控制信号进行模数转换后输出；由控制器输出频率控制信号；再通过现场可编程逻辑阵列接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号，实现对所述锁相环的锁定指示功能；由于所述锁相环锁定指示电路通过检测所述电压控制信号及频率控制信号以实现所述锁定指示功能，与所述锁相环的输出频率高低没有联系，因此能够满足高频应用场合的工程应用，且其无需额外增加复杂电路即可适用于高输出频率或者宽带频率合成情况下的锁定指示。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例公开的锁相环及锁相环锁定指示电路连接示意图；
图2为本发明实施例公开的VCO HMC587的电压控制信号和输出频率信号之间的关系示意图；
图3为本发明另一实施例公开的锁相环及锁相环锁定指示电路连接示意图；
图4为本发明另一实施例公开的鉴频鉴相器HMC439输出的误差电压信号和输入的相位差信号的关系示意图；
图5为本发明另一实施例公开的锁相环电路示意图；
图6为本发明另一实施例公开的锁相环电路示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供了一种锁相环锁定指示电路，以解决现有技术需要额外增加复杂电路以适用于高输出频率情况下的锁定指示的问题。
具体的，如图1所示，锁相环100包括：鉴频鉴相器101、与鉴频鉴相器101相连的环路滤波器102、与环路滤波器102相连的压控振荡器103及分别与鉴频鉴相器101和压控振荡器103相连的分频器104；
锁相环锁定指示电路200包括：
与环路滤波器102及压控振荡器103的连接点相连的模数转换器201；
与分频器104相连的控制器202；
分别与模数转换器201及控制器202相连的现场可编程逻辑阵列（Field－Programmable Gate Array，简称FPGA）203。
具体的工作原理为：
模数转换器201接收环路滤波器102输出的电压控制信号，并对所述电压控制信号进行模数转换后输出；控制器202输出频率控制信号分别至分频器104及现场可编程逻辑阵列203；现场可编程逻辑阵列203接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号，实现对于锁相环100的锁定指示功能。
其中，由于压控振荡器103为电压频率转换器件，因此相应的电压控制信号和输出频率信号之间具有线性关系，且不同器件的此线性关系会略微不同，如图2所示为VCOHMC587的电压控制信号和输出频率信号之间的关系；事先将此线性关系测得，存入现场可编程逻辑阵列203中，根据所述线性关系得到所述第一预设值；因此所述第一预设值将根据压控振荡器103的不同而略有变化。
本实施例公开的锁相环锁定指示电路200，由于锁相环锁定指示电路200通过检测所述电压控制信号及频率控制信号以实现所述锁定指示功能，与锁相环100的输出频率高低没有联系，因此能够满足宽带以及高频应用场合的工程应用，且其无需额外增加复杂电路即可适用于高输出频率情况下的锁定指示。
本发明另一实施例还提供了另外一种锁相环锁定指示电路，如图3所示，锁相环100包括：鉴频鉴相器101、与鉴频鉴相器101相连的环路滤波器102、与环路滤波器102相连的压控振荡器103及分别与鉴频鉴相器101和压控振荡器103相连的分频器104；
锁相环锁定指示电路200包括：
与环路滤波器102和压控振荡器103的连接点及鉴频鉴相器101和环路滤波器102的连接点相连的模数转换器201；
与分频器104相连的控制器202；
分别与模数转换器201及控制器202相连的现场可编程逻辑阵列203。
具体的工作原理为：
模数转换器201分别接收鉴频鉴相器101输出的误差电压信号及环路滤波器102输出的电压控制信号，并对所述误差电压信号及所述电压控制信号分别进行模数转换后输出；控制器202输出频率控制信号分别至分频器104及现场可编程逻辑阵列203；现场可编程逻辑阵列203接收所述模数转换后的误差电压信号及电压控制信号，以及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值，且所述进行模数转换后的误差电压信号小于第二预设值时，才输出锁定指示信号，实现对于锁相环100的锁定指示功能。
其中，鉴频鉴相器101输出两个电压信号U和D之间的差值为前文所提到的所述误差电压信号。由于鉴频鉴相器101的输入输出信号为线性关系，以鉴频鉴相器HMC439为例，其输出的误差电压信号和输入的相位差信号的关系如图4所示，即锁相环锁定的时候，所述误差电压信号应该为零，与频带宽度及频率高低均没有联系。
用模数转换器201采集鉴频鉴相器101输出的两个电压信号U和D，进行模数转换后输入到现场可编程逻辑阵列203中，将两个电压信号U和D的差值与所述第二预设值进行比较，作为锁定指示的另一个判据，可以降低所述锁定指示功能的精度要求。
值得说明的是，现有技术中，当锁相环100应用于宽带频率合成时，即使采用相应的测频芯片，也还需要增加额外的分频器件。
而本实施例通过增加模数转换器201与鉴频鉴相器101及环路滤波器102的连接点的连接，使得模数转换器201还能够接收与频带宽度及频率高低均没有联系的误差电压信号，并将所述误差电压信号进行模数转换后输出，更使现场可编程逻辑阵列203还增加了一个锁定指示的判据，降低了所述锁定指示功能面对宽带频率合成情况下的精度要求，无需增加额外的分频器件即可实现宽带频率合成情况下的锁定指示。
本实施例内其余的特征及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例还提供了另外一种锁相环，如图5所示，包括：鉴频鉴相器101、与鉴频鉴相器101相连的环路滤波器102、与环路滤波器102相连的压控振荡器103、分别与鉴频鉴相器101和压控振荡器103相连的分频器104，以及分别与环路滤波器102及压控振荡器103的连接点和分频器104相连的锁相环锁定指示电路200；其中：
锁相环锁定指示电路200包括：
与环路滤波器102及压控振荡器103的连接点相连的模数转换器201；
与分频器104相连的控制器202；
分别与模数转换器201及控制器202相连的现场可编程逻辑阵列203。
具体的工作原理为：
鉴频鉴相器101根据参考频率输入信号及反馈频率输入信号，生成并输出误差电压信号；环路滤波器102根据所述误差电压信号生成并输出电压控制信号；压控振荡器103根据所述电压控制信号生成并输出输出频率信号；分频器104根据所述输出频率信号生成并输出所述反馈输入信号。
模数转换器201接收环路滤波器102输出的电压控制信号，并对所述电压控制信号进行模数转换后输出；控制器202输出频率控制信号分别至分频器104及现场可编程逻辑阵列203；现场可编程逻辑阵列203接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号，实现对于锁相环100的锁定指示功能。
本实施例公开的锁相环，包括锁相环锁定指示电路200，无需额外的测频芯片或者外电路，即可实现其锁定指示功能；同时锁相环锁定指示电路200通过检测所述电压控制信号及频率控制信号以实现所述锁定指示功能，与锁相环100的输出频率高低没有联系，因此能够满足宽带以及高频应用场合的工程应用，且其无需再额外增加复杂电路即可适用于高输出频率或者宽带频率合成情况下的锁定指示。
本实施例内其余的特征及具体的工作原理与上述实施例相同，此处不再赘述。
本发明另一实施例还提供了另外一种锁相环，如图6所示，包括：鉴频鉴相器101、与鉴频鉴相器101相连的环路滤波器102、与环路滤波器102相连的压控振荡器103、分别与鉴频鉴相器101和压控振荡器103相连的分频器104，以及分别与环路滤波器102及压控振荡器103的连接点和分频器104相连的锁相环锁定指示电路200；其中：
锁相环锁定指示电路200包括：
与环路滤波器102和压控振荡器103的连接点及鉴频鉴相器101和环路滤波器102的连接点相连的模数转换器201；
与分频器104相连的控制器202；
分别与模数转换器201及控制器202相连的现场可编程逻辑阵列203。
具体的工作原理为：
鉴频鉴相器101根据参考频率输入信号及反馈频率输入信号，生成并输出误差电压信号；环路滤波器102根据所述误差电压信号生成并输出电压控制信号；压控振荡器103根据所述电压控制信号生成并输出输出频率信号；分频器104根据所述输出频率信号生成并输出所述反馈输入信号。
模数转换器201分别接收鉴频鉴相器101输出的误差电压信号及环路滤波器102输出的电压控制信号，并对所述误差电压信号及所述电压控制信号分别进行模数转换后输出；控制器202输出频率控制信号分别至分频器104及现场可编程逻辑阵列203；现场可编程逻辑阵列203接收所述模数转换后的误差电压信号及电压控制信号，以及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值，且所述进行模数转换后的误差电压信号小于第二预设值时，才输出锁定指示信号，实现对于锁相环100的锁定指示功能。
本实施例公开的锁相环，包括锁相环锁定指示电路200，能够以简单的电路形式实现锁相环高输出频率情况下的锁定指示功能，同时，通过增加模数转换器201与鉴频鉴相器101及环路滤波器102的连接点的连接，使得模数转换器201还能够接收与频带宽度及频率高低均没有联系的误差电压信号，并将所述误差电压信号进行模数转换后输出，更使现场可编程逻辑阵列203还增加了一个锁定指示的判据，降低了所述锁定指示功能面对宽带频率合成情况下的精度要求，无需增加额外的分频器件即可实现宽带频率合成情况下的锁定指示。
本实施例内其余的特征及具体的工作原理与上述实施例相同，此处不再赘述。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (6)
1.一种锁相环锁定指示电路，其特征在于，与锁相环相连，所述锁相环包括：鉴频鉴相器、与所述鉴频鉴相器相连的环路滤波器、与所述环路滤波器相连的压控振荡器及分别与所述鉴频鉴相器和压控振荡器相连的分频器；所述锁相环锁定指示电路包括：
与所述环路滤波器及压控振荡器的连接点相连的模数转换器，用于接收电压控制信号，并对所述电压控制信号进行模数转换后输出；
与所述分频器相连的控制器，用于输出频率控制信号；
分别与所述模数转换器及控制器相连的现场可编程逻辑阵列，用于接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号；所述第一预设值为根据所述压控振荡器的电压控制信号和输出频率信号之间的线性关系得到的值。
2.根据权利要求1所述的锁相环锁定指示电路，其特征在于，所述模数转换器还与所述鉴频鉴相器及环路滤波器的连接点相连，所述模数转换器还用于接收误差电压信号，并将所述误差电压信号进行模数转换后输出。
3.根据权利要求2所述的锁相环锁定指示电路，其特征在于，所述现场可编程逻辑阵列，还用于接收所述进行模数转换后的误差电压信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值，且所述进行模数转换后的误差电压信号小于第二预设值时，输出锁定指示信号。
4.一种锁相环，其特征在于，包括：鉴频鉴相器、与所述鉴频鉴相器相连的环路滤波器、与所述环路滤波器相连的压控振荡器、分别与所述鉴频鉴相器和压控振荡器相连的分频器，以及分别与所述环路滤波器及压控振荡器的连接点和所述分频器相连的锁相环锁定指示电路；其中：
所述鉴频鉴相器，用于根据参考频率输入信号及反馈频率输入信号，生成并输出误差电压信号；
所述环路滤波器，用于根据所述误差电压信号生成并输出电压控制信号；
所述压控振荡器，用于根据所述电压控制信号生成并输出输出频率信号；
所述分频器，用于根据所述输出频率信号生成并输出所述反馈输入信号；
所述锁相环锁定指示电路包括：
与所述环路滤波器及压控振荡器的连接点相连的模数转换器，用于接收电压控制信号，并对所述电压控制信号进行模数转换后输出；
与所述分频器相连的控制器，用于输出频率控制信号；
分别与所述模数转换器及控制器相连的现场可编程逻辑阵列，用于接收所述模数转换后的电压控制信号及所述频率控制信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值时，输出锁定指示信号；所述第一预设值为根据所述压控振荡器的电压控制信号和输出频率信号之间的线性关系得到的值。
5.根据权利要求4所述的锁相环，其特征在于，所述模数转换器还与所述鉴频鉴相器及环路滤波器的连接点相连，所述模数转换器还用于接收误差电压信号，并将所述误差电压信号进行模数转换后输出。
6.根据权利要求5所述的锁相环，其特征在于，所述现场可编程逻辑阵列，还用于接收所述进行模数转换后的误差电压信号，当所述模数转换后的电压控制信号及所述频率控制信号之间的差值小于第一预设值，且所述进行模数转换后的误差电压信号小于第二预设值时，输出锁定指示信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410112585.6A CN103873051B (zh) | 2014-03-25 | 2014-03-25 | 一种锁相环锁定指示电路及锁相环 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410112585.6A CN103873051B (zh) | 2014-03-25 | 2014-03-25 | 一种锁相环锁定指示电路及锁相环 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103873051A CN103873051A (zh) | 2014-06-18 |
| CN103873051B true CN103873051B (zh) | 2017-04-05 |
Family
ID=50911238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410112585.6A Active CN103873051B (zh) | 2014-03-25 | 2014-03-25 | 一种锁相环锁定指示电路及锁相环 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103873051B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104617945B (zh) * | 2014-11-25 | 2017-10-03 | 西安爱生技术集团公司 | 一种保持锁相调频电路输出带宽稳定的数字补偿装置 |
| CN106230434B (zh) * | 2016-07-18 | 2019-01-08 | 北华航天工业学院 | 一种混合锁相环 |
| CN107809238B (zh) * | 2017-09-27 | 2021-03-23 | 珠海格力电器股份有限公司 | 一种基于mcu的锁相环锁定检测方法和mcu |
| CN110365331B (zh) * | 2019-07-09 | 2024-06-04 | 北京遥感设备研究所 | 一种用于集成锁相环的锁定检测装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158472A (ja) * | 2005-11-30 | 2007-06-21 | Kenwood Corp | フェーズロックループ発振器 |
| CN101588177A (zh) * | 2009-06-22 | 2009-11-25 | 中国科学院微电子研究所 | 数字锁定指示器、锁相环频率综合器及无线收发机 |
| CN101640536A (zh) * | 2009-08-31 | 2010-02-03 | 捷顶微电子（上海）有限公司 | 锁相环的锁定探测器及其探测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100519482B1 (ko) * | 2002-11-30 | 2005-10-07 | 인티그런트 테크놀로지즈(주) | 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기 |
| US7263152B2 (en) * | 2003-11-18 | 2007-08-28 | Analog Devices, Inc. | Phase-locked loop structures with enhanced signal stability |
| US7719330B2 (en) * | 2007-12-26 | 2010-05-18 | Ali Corporation | Phase locked loop device and control method thereof |
-
2014
- 2014-03-25 CN CN201410112585.6A patent/CN103873051B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007158472A (ja) * | 2005-11-30 | 2007-06-21 | Kenwood Corp | フェーズロックループ発振器 |
| CN101588177A (zh) * | 2009-06-22 | 2009-11-25 | 中国科学院微电子研究所 | 数字锁定指示器、锁相环频率综合器及无线收发机 |
| CN101640536A (zh) * | 2009-08-31 | 2010-02-03 | 捷顶微电子（上海）有限公司 | 锁相环的锁定探测器及其探测方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103873051A (zh) | 2014-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103873051B (zh) | 一种锁相环锁定指示电路及锁相环 | |
| CN102045062B (zh) | 一种基于Cordic算法的数字锁相环 | |
| CN104022778B (zh) | 一种模拟锁相环电路及其信号处理方法 | |
| JP2009268047A (ja) | Ｐｌｌ回路 | |
| US8253458B2 (en) | Digital phase locked loop with reduced switching noise | |
| CN104901686A (zh) | 一种低相位噪声的锁相环 | |
| US8666010B1 (en) | Phase detector for bursty data streams | |
| CN104104385A (zh) | 一种高精度锁相环和锁相方法 | |
| TWI445314B (zh) | 具有頻率與相位偵測器之傳送／接收系統 | |
| CN113839668A (zh) | 双模锁相环电路、振荡电路及振荡电路的控制方法 | |
| US20130113572A1 (en) | Clock frequency overshoot detection circuit | |
| CN111464180B (zh) | 一种具有锁定检测功能的锁相环电路 | |
| CN107896106A (zh) | 调节数字锁相回路的相位 | |
| CN105281752A (zh) | 一种基于数字锁相环实现的时钟数据恢复系统 | |
| US20080238508A1 (en) | Input Clock Detection Circuit for Powering Down a PLL-Based System | |
| US9992049B1 (en) | Numerically controlled oscillator for fractional burst clock data recovery applications | |
| JP2003060720A (ja) | ジッタ測定装置 | |
| CN107565956A (zh) | 应用于双环路时钟数据恢复电路中的vco频带切换电路及其环路切换方法 | |
| EP0572161B1 (en) | AGC with non-linear gain for PLL circuits | |
| US20030007585A1 (en) | Fractional-n frequency synthesizer | |
| US7443251B2 (en) | Digital phase and frequency detector | |
| US8264261B2 (en) | Method and apparatus for the controlled delay of an input signal | |
| US7555091B1 (en) | System and method for providing a clock and data recovery circuit with a self test capability | |
| CN203340051U (zh) | 锁相环系统 | |
| CN113193868A (zh) | 锁相检测装置和锁相检测方法、锁相环 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 4 / F, building 1, No.14 Jiuxianqiao Road, Chaoyang District, Beijing 100020 Patentee after: Beijing Jingwei Hirain Technologies Co.,Inc. Address before: 8 / F, block B, No. 11, Anxiang Beili, Chaoyang District, Beijing 100101 Patentee before: Beijing Jingwei HiRain Technologies Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230531 Address after: 100192 5th floor, Zhizhen building, 7 Zhichun Road, Haidian District, Beijing Patentee after: BEIJING RUNKE GENERAL TECHNOLOGY Co.,Ltd. Address before: 4 / F, building 1, No.14 Jiuxianqiao Road, Chaoyang District, Beijing 100020 Patentee before: Beijing Jingwei Hirain Technologies Co.,Inc. |