JP2003060720A

JP2003060720A - ジッタ測定装置

Info

Publication number: JP2003060720A
Application number: JP2002151364A
Authority: JP
Inventors: Jeffrey A Kleck; ジェフリー・エイ・クレック; Dan H Wolaver; ダン・エッチ・ウォラバー; Daniel G Knierim; ダニエル・ジー・ニエリム
Original assignee: Tektronix Inc
Current assignee: Tektronix Inc
Priority date: 2001-05-25
Filing date: 2002-05-24
Publication date: 2003-02-28
Anticipated expiration: 2022-05-24
Also published as: JP4195239B2; US7035325B2; US20020176491A1

Abstract

(57)【要約】【課題】高ボー・レートのシリアル・データ・ストリ
ームの周波数を下げても、ユニット・インターバル（Ｕ
Ｉ）で表すジッタ値を維持して、ジッタを測定する。【解決手段】周波数混合による混合ダウン段１０によ
り、ＵＩでのジッタを変化させることなく高ボー・レー
トのシリアル・データ・ストリームを低レートのシリア
ル・ストリームにダウン・コンバージョンする。このシ
リアル・ストリームを、クロック回復段２０、又は、Ａ
Ｍ除去段４０、又はＡ／Ｄ変換器５０に供給する。ジッ
タ測定段３０は、段２０又は４０の出力信号によりジッ
タを測定する。または、ＤＳＰ６０がＡ／Ｄ変換器５０
の出力信号から直接ジッタを測定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般に、デジタル
・データのジッタ測定に関し、特に、混合ダウン・トポ
ロジ（mixed down topology：周波数混合により周波数
を下げる技術）を用いたジッタ測定装置に関する。

【０００２】

【従来の技術】シリアル・データ・ストリームのレート
は、常に、その周波数が高くなっているので、シリアル
・データのボー・レートでジッタを測定することが益々
困難になっている。従来のジッタ測定装置では、ジッタ
を測定する前に、先ず、広帯域位相拘束ループ（ＰＬ
Ｌ）クロック回復システムにより、シリアル・データ・
ストリームからクロックを回復している。回復したクロ
ックを、低レートのクロックに分周している。安定した
内部基準クロックに対して、この低レートのクロックの
ジッタを測定している。

【０００３】この従来のジッタ測定装置には、シリアル
・ボー・レートが速くなると、２つの主要な欠点が生じ
る。第１の欠点は、広帯域ＰＬＬ又は注入同期発振器を
用いてクロックを回復する機能が高価になりすぎ、これ
ら高クロック・レートで動作させるのに必要なコンポー
ネントが容易に入手できないことである。また、第２の
欠点は、高ボー・レートのクロックを回復し、分周する
際に、被測定ジッタの量が時間的に維持されることであ
る。例えば、１秒当たり１０ギガ・ビット（１０Ｇｂ／
ｓ）のシリアル・データ・ストリームのジッタが１０ピ
コ秒（ｐｓ）で、即ち、０．１ＵＩで（ＵＩは、ユニッ
ト・インターバル（単位間隔）、即ち、１クロック周期
を表す単位である。よって、０．１ＵＩは、１クロック
の１０分の１である。）、１０ギガ・ヘルツ（ＧＨｚ）
の回復クロックが１ＧＨｚに分周されると、分周された
クロックは、元の１０ＧＨｚの回復クロックからの１０
ｐｓのジッタを依然維持する。この問題は、低速の１Ｇ
Ｈｚクロックに対する１０ｐｓが、０．０１ＵＩとなる
点である。このわずかな量のジッタを測定するには、固
有の（内在する）ジッタが非常に低いジッタ測定装置が
必要となる。

【発明が解決しようとする課題】

【０００４】そこで、比較的安価に構成でき、シリアル
・データ・ストリームのボー・レートが高いときの処理
において、ＵＩで表す値（小数値又は分数値）としての
相対ジッタを維持できるジッタ測定装置が望まれてい
る。

【０００５】したがって、本発明は、比較的安価な構成
で、シリアル・データ・ストリームの周波数を下げて
も、ユニット・インターバルで表すジッタ値を維持でき
るジッタ測定装置を提供するものである。

【０００６】

【課題を解決するための手段】本発明は、高速シリアル
・データ・ストリーム用のジッタ測定装置であって；シ
リアル・データ・ストリームを低レートのシリアル・ス
トリームにダウン・コンバージョンするダウン・コンバ
ージョン手段（１０）と；低レートのシリアル・ストリ
ームからジッタを測定する測定手段（２０及び３０の組
み合わせ／４０及び３０の組み合わせ／４０、２０及び
３０の組み合わせ／５０及び６０の組み合わせ）とを具
え；低レートのシリアル・ストリームにおけるユニット
・インターバルで表すジッタがシリアル・データ・スト
リームにおけるユニット・インターバルで表すジッタと
同じことを特徴としている。

【０００７】本発明は、混合ダウン・トポロジを用いた
ジッタ測定装置を提供する。高ボー・レートのシリアル
・データ・ストリームをダウン・コンバージョン手段
（ダウン・コンバータ）に入力して、低レートのシリア
ル・ストリームを発生する。このダウン・コンバージョ
ン手段は、シリアル・データ・ストリームを、高ボー・
レート近い安定した局部発振器周波数と混合し、これら
の差周波数がフィルタを通過して低レートのシリアル・
ストリームとなる。ユニット・インターバル（ＵＩ）で
表す任意のジッタは、ダウン・コンバージョン（周波数
を下げる）処理により変化しない。本発明の第１実施例
では、従来のクロック回復手段が、低レートのシリアル
・ストリームからのクロック回復を一層容易に行う。従
来のジッタ測定手段が、回復されたクロックのジッタを
測定する。本発明の第２実施例では、代わりに、振幅変
調除去手段が低レートのシリアル・ストリームを処理し
て、低レートのＮＲＺ信号を発生する。また、このＮＲ
Ｚ信号からクロックを回復して、ジッタを測定してもよ
いし、このＮＲＺ信号からジッタを直接測定したりして
もよい。また、本発明の第３実施例では、低レートのシ
リアル・ストリームの周波数が補償されている場合に、
低レートのシリアル・ストリームをデジタル化し、サン
プリングされたシリアル・ストリームを発生する。そし
て、デジタル信号プロセッサ・エンジン（ＤＳＰ）を用
いて、サンプリングされたシリアル・ストリームからク
ロック回復を行い、振幅変調を除去し、ジッタを測定す
る。これらは、フィールド・プログラマブル・ゲート・
アレイ（ＦＰＧＡ）として実現できる。

【０００８】本発明の目的、利点及び新規な特徴は、添
付図を参照した以下の詳細説明から一層明らかになろ
う。

【０００９】

【発明の実施の形態】本発明においては、シリアル・デ
ータ・ストリームからのクロック回復を直接行わないの
で、高ボー・レートにて実行する際に必要な高価なコン
ポーネントが最少に済む。その代わりに、クロック回復
の前に、及び／又はジッタ測定を行う前に、シリアル・
データ・ストリームを非常に低い周波数に混合ダウン
（周波数混合により周波数を下げる）する。分周（divi
ding down）する代わりに混合ダウンすることにより、
高ボー・レートのシリアル・データ・ストリームのデー
タにおけるジッタを、低レートのシリアル・ストリーム
用の混合比と乗算して、従来技術の分周技法のように秒
ではなく、ユニット・インターバル（ＵＩ）で表すジッ
タ値を維持する。

【００１０】図１は、本発明によるジッタ測定装置の実
施例を示すブロック図であり、点線により複数の実施例
を１つの図に便宜的に示している。混合ダウン段、即
ち、ダウン・コンバータ（ダウン・コンバージョン手
段）１０は、高ボー・レートＦ₀のＮＲＺ（非ゼロ復
帰）シリアル・データ・ストリームを受けて、振幅変調
された低レート（Ｆ₀／ｎ）のシリアル・ストリーム
と、シリアル・データ・ストリームに対応する種々のも
のを発生する。なお、ジッタは、低レートのシリアル・
ストリームから測定する。

【００１１】本発明の第１実施例においては、従来のク
ロック回復段２０は、混合ダウン段１０からの低速シリ
アル・ストリームを受けて、回復した低レートの（Ｆ₀
／ｎ）クロック信号ＣＬＫを従来のジッタ測定段３０に
供給して、ジッタ測定結果を得る。クロック回復段２０
及びジッタ測定段３０が、測定手段を構成する。なお、
クロック回復段２０は、注入同期発振器回路と位相拘束
ループ回路とを具えている。この例は、例えば、１９９
３年にマグロウヒル・インクから発行されたローランド
・イー・ベスト著「位相拘束ループ」の１５８ページ〜
１６５ページに記載されている。なお、この第１実施例
では、点線で接続されたブロック４０、５０及び６０が
不要である。

【００１２】また、本発明の第２実施例においては、振
幅変調（ＡＭ）除去段４０が混合ダウン段１０からの低
速シリアル・ストリームを受けて、一定振幅で低レート
のＮＲＺ信号を発生する。この低レートのＮＲＺ信号
は、混合ダウン段１０の出力信号の代わりに従来のクロ
ック回復段２０に入力されるか、又は、クロック回復段
２０の出力信号の代わりに従来のジッタ測定段３０に
（クロック回復段２０を介さないで）直接入力される。
振幅変調除去段４０からのＮＲＺ信号がクロック再生段
２０に入力された場合は、クロック再生段２０で再生さ
れたクロック信号がジッタ側手段３０に供給される。こ
の実施例では、ブロック５０及び６０は不要である。ま
た、振幅変調除去段２０、クロック回復段２０及びジッ
タ測定段３０の組み合わせ、又は、振幅変調除去段２０
及びジッタ測定段３０の組み合わせが、測定手段を構成
する。

【００１３】本発明の第３実施例においては、混合ダウ
ン段１０からの低レートのシリアル・ストリームの周波
数が充分に低いので、アナログ・デジタル（Ａ／Ｄ）変
換器５０がこの低速シリアル・ストリームをデジタル化
して、サンプリングされた低レートのシリアル・ストリ
ームのデジタル・サンプルを発生する。デジタル信号プ
ロセッサ・エンジン（ＤＳＰ）６０は、このデジタル・
サンプルを処理して、ジッタの測定結果を発生する。な
お、ＤＳＰは、フィールド・プログラマブル・ゲート・
アレイ（ＦＰＧＡ）で実現してもよい。この実施例で
は、Ａ／Ｄ変換器５０及びＤＳＰ６０が測定手段を構成
し、クロック回復段２０、ジッタ測定段３０及びＡＭ除
去段４０が不要である。

【００１４】高ボー・レート（Ｆ₀）のＮＲＺシリアル
・データ・ストリームが混合ダウン（ダウン・コンバー
タ）段１０に入力する。ダウン・コンバータ段１０で
は、非常に安定した局部発振器周波数ｍＦ₀／ｎ、即
ち、非常にジッタの低い周波数を用いて、（ｎ−ｍ）Ｆ
₀／ｎである低レートのシリアル・ストリームを発生す
る。なお、ｍ＝ｎ−１のときに、周波数（ｎ−ｍ）Ｆ₀
／ｎは、Ｆ₀／ｎになる。ここで、ｍ及びｎは、整数で
ある必要はない。第１実施例においては、ダウン変換さ
れた（周波数が下げられた）低レートのシリアル・スト
リームをクロック回復段２０に入力して、ジッタがＵＩ
単位で維持された状態で、周波数が（ｎ−ｍ）Ｆ₀／ｎ
の基準クロックＣＫＬを回復する。この基準クロックを
従来のジッタ測定段３０に入力する。かかるジッタ測定
段３０は、ＩＴＵ−Ｔ勧告０．１７２のセクション６の
「同期デジタル階層（ＳＤＨ）に基づいたデジタル・シ
リアル・ストリーム用のジッタ及びワンダ測定装置」
や、米国特許第５７５７６５２号「電気信号ジッタ及び
ワンダ測定システム及び方法」に記載されている。かか
るジッタ測定段３０は、元のシリアル・データ・ストリ
ームにおけるジッタを測定する。なお、ジッタ測定段３
０の細部は、本発明の要旨ではないので、その説明を省
略する。

【００１５】図２は、混合ダウン段、即ち、ダウン・コ
ンバータ段１０内の詳細な機能を示す。１０Ｇｂ／ｓの
ＮＲＺデータ・ストリームの如きシリアル・データ・ス
トリームをバッファ増幅器（ＡＭＰ）１１に入力し、そ
の出力信号を排他的論理和ゲート１２に供給する。この
排他的論理和ゲート１２は、周波数２倍器（frequency
doubler: FD）として動作する。なお、排他的論理和ゲ
ート１２の一方の入力は、バッファ増幅器１１から直接
供給されたシリアル・データ・ストリームであり、その
他方の入力は、遅延回路１３により遅延されたバッファ
増幅器１１からのシリアル・データ・ストリームであ
る。この遅延回路１３の遅延は、公称的には、約０．５
ＵＩであり、例えば、１０Ｇｂ／ｓのシリアル・データ
・ストリームに対して５０ｐｓである。排他的論理和ゲ
ート１２は、ＮＲＺシリアル・データ・ストリームをＲ
Ｚ（ゼロ復帰）シリアル・データ・ストリームＸに変換
する。ここで、エッジが、Ｆ₀の、即ち、この例では１
０ＧＨｚのスペクトル成分を有する５０ｐｓパルスに変
換される。入力データ・ストリームが既にＲＺシリアル
・データ・ストリームならば、排他的論理和ゲート１２
及び遅延回路１３をバイパスできる。このＲＺシリアル
・データ・ストリームは、オプションである（必要に応
じて設けた）無線周波数（ＲＦ）帯域通過フィルタ（Ｂ
ＰＦ）１４を通過して、後段の混合処理期間中に生じる
任意のエリアシングを除去する。

【００１６】ＲＦ帯域通過フィルタ１４によりろ波され
たＲＺシリアル・データ・ストリームＹを、局部発振器
１６からの周波数ｍＦ₀／ｎの信号Ｗと一緒に混合器
（ミキサ）１５に供給する。この局部発振器１６の周波
数は、高ボー・レートに近く、この例では、ｍ＝ｎ−１
である。混合器１５でダウン・コンバージョンしたスペ
クトル成分の結果である（ｎ−ｍ）Ｆ₀／ｎを中間周波
数（ＩＦ）帯域通過フィルタ１７により回復して、低レ
ートのシリアル・ストリームＺを発生する。この低レー
トのシリアル・ストリームＺを出力バッファ増幅器１８
に入力する。低振幅入力に対して位相感度が低い特性の
第１実施例においては、出力バッファ増幅器１８の出力
信号をクロック回復段２０に供給する。また、第２実施
例の場合には、出力バッファ増幅器１８の出力信号を振
幅変調除去段４０に供給する。さらに、第３実施例の場
合には、出力バッファ増幅器１８の出力信号をＡ／Ｄ変
換器５０に供給する。局部発振器１６の周波数が、被測
定ジッタ帯域幅よりも、高ボー・レートからはるかに離
れている限り、非整数値も含めて任意の混合比を用いる
ことができる。これにより、ＲＦ帯域通過フィルタ１４
に、エリアシングした周波数帯域にてロール・オフでき
る余裕ができる。

【００１７】１０Ｇｂ／ｓの入力信号にとって、排他的
論理和ゲート１２からのＲＺシリアル・データ・ストリ
ームＸは、１０ＧＨｚで強いスペクトル成分を有する。
ｎ＝８及びｍ＝７ならば、局部発振器１６の周波数が約
８．７５ＧＨｚであり、混合器１５からの混合結果は、
１．２５ＧＨｚ及び１８．７５ＧＨｚにて強いスペクト
ル成分を有する。中間周波数帯域通過フィルタ１７から
の低レートのシリアル・ストリームＺ、即ち、混合ダウ
ン段１０の出力信号の１．２５ＧＨｚスペクトル成分
は、第１実施例において、クロック回復段２０を通過し
てジッタ測定段３０に供給される。なお、低レートで
は、クロック回復をより簡単に実行できる。第２実施例
においては、混合ダウン段１０の出力信号は、振幅変調
除去段４０を介して、（クロック回復段２０を更に介す
るか、又は直接的に）ジッタ測定段３０に供給される。
さらに、第３実施例においては、混合ダウン段１０の出
力信号は、Ａ／Ｄ変換器５０を介してデジタル信号処理
エンジン６０に供給される。低レートのシリアル・スト
リームＺは、ＮＲＺシリアル・データ・ストリームのジ
ッタにより位相変調されており、ＮＲＺシリアル・デー
タ・ストリームのランダム・データ・ビットにより振幅
変調されている。

【００１８】ＲＺシリアル・データ・ストリームは、高
周波数レートＦ₀での成分に加えて、奇数対称位相変調
側波帯（被測定ジッタ）と、偶数対称振幅変調側波帯
（ランダム・データ・ビット・パターンによる）とを有
する。高ボー・レートに近いこれら側波帯は、混合処理
を通じてこれらの対称性を保持するので、クロック回復
段２０により、振幅変調を除去できる。しかし、振幅変
調側波帯（ｎ＝８及びｍ＝７で、３／４Ｆ₀における）
が、混合処理で所望側波帯の頂部にエリアシングを生じ
るので、混合処理の後では除去できない。ＲＦ帯域通過
フィルタ１４の目的は、混合処理の前に、エリアシング
の振幅変調側波帯を除去して、即ち、アンチエリアシン
グろ波して、アンチエリアシングしたシリアル・データ
・ストリームを発生することである。

【００１９】図３は、本発明によるジッタ測定装置の第
２実施例で用いる振幅変調除去段４０のブロック図であ
る。低レートのシリアル・ストリームＺが包絡線検出器
２１に入力され、その出力信号ｅがしきい値比較器（し
きい値検出器）２３に入力して、しきい値Ｔと比較され
ることにより、シリアル・ストリームＺの振幅が、信頼
のある位相情報を与えるのに充分なだけ大きくなった時
を求める。シリアル・ストリームＺの振幅が小さいと、
位相情報の信頼性がなくなり、電圧波形の傾斜が小さく
なると共に、ノイズがスプリアス・ジッタを導入する。
例えば、シリアル・ストリームＺが、１．２５ＧＨｚ
で、ピーク対ピークが８００ｍＶの正弦波の場合、ゼロ
交差する際の傾斜は、６．３ｍＶ／ｐｓである。よっ
て、１ｍＶのノイズが付加すると、ゼロ交差がわずか１
／６．３＝０．１６ｐｓだけ移動する。しかし、振幅変
調により、正弦波の振幅がピーク対ピークで８０ｍＶに
下がると、同じノイズにより、ゼロ交差が１．６ｐｓだ
け、即ち、１０Ｇｂ／ｓにて０．０１６ＵＩだけ移動す
る。しきい値比較器２３は、シリアル・ストリームＺの
低振幅正弦波部分が出力にエッジを発生することを防止
する。

【００２０】低レートのシリアル・ストリームＺは、他
の比較器２２にも入力して、このシリアル・ストリーム
Ｚを、エッジがゼロ交差位置になる矩形波信号に変換す
る、即ち、比較器２２は、シリアル・ストリームＺをゼ
ロ・レート（図示せず）と比較する。包絡線検出器２１
及びしきい値比較器２３は、位相情報の信頼性を確定す
る。比較器２３の出力信号をトグル・フリップ・フロッ
プ２４のＪ及びＫ端子に入力し、矩形化されたシリアル
・ストリームＺ、即ち、比較器２２の出力信号がトグル
・フリップ・フロップ２４をクロックして、（ｎ−ｍ）
Ｆ₀／ｎボーのＮＲＺ信号を発生する。追加のＤ型フリ
ップ・フロップ２５及び２６を用いて、任意の準安定状
態で動作できる。フリップ・フロップ２６からの周波数
の下がったＮＲＺ信号を、従来のジッタ測定段３０で測
定するか、又は、従来のクロック回復段２０に入力す
る。従来の総てのクロック回復システムが、振幅変調さ
れた信号を良好に処理できるわけではない。注入同期発
振器システム、又は、混合による位相検出器を有するＰ
ＬＬシステムは、シリアル・ストリームＺの低振幅部分
に対して、低下した位相感度で良好な動作ができる。し
かし、「デジタル」位相検出器（入力信号をエッジの束
として処理する）を用いたＰＬＬは、低振幅入力期間
中、ノイズ誘導ジッタに対して敏感すぎる。したがっ
て、クロック回復段２０に用いる従来のクロック回復シ
ステムは、入力信号が低振幅部分を有するか否かに依存
する。

【００２１】図４〜図８は、本発明によるジッタ測定装
置の最悪条件下における図２及び図３の各部分の波形図
であり、図９〜図１３は、本発明によるジッタ測定装置
の典型的条件下における図２及び図３の各部分の波形図
である。図４及び図９に示すように、図２で示す混合ダ
ウン段でダウン・コンバージョンされるＲＺシリアル・
データ・ストリームＸのパルス密度は、図４の最悪の場
合から図９の典型的な場合まで変化する。このＲＺシリ
アル・データ・ストリームＸをＡＭ信号として表すと次
式のようになる。 X = c(t)*cos(ω₁t) ＲＦ帯域通過フィルタ１４の出力信号Ｙは、次のように
なる。 Y = d(t)*cos(ω₁t+θ) なお、c(t)は、１又は０のいずれかである包絡線であ
り、ω₁は、２πＦ₀、即ち、ＮＲＺのボー・レートの角
周波数である（図４及び図９を参照のこと）。また、d
(t)は、c(t)が低域通過したものである（図５及び図１
０を参照のこと）。局部発振器１６の出力信号Wは、次
式のようになる。 W = cos(ω₂t) なお、ω₂は、２πｍＦ₀／ｎである。混合器１５の周波
数、Y及びWの積Y*Wであり、次のようになる。 d(t)*cos(ω₁t+θ) * cos(ω₂t)= 0.5d(t) [cos((ω₁+
ω₂)t+θ) + cos((ω₁-ω₂)t+θ)] 中間周波数帯域通過フィルタ１７の出力信号Zは、低周
波数成分であり、次式のようになる。 Z = e(t)*cos((ω₁-ω₂)t+θ) なお、e(t)は、0.5d(t)が低域通過したものであり、ω₁
-ω₂ = 2π(n-m)F₀/nである（図６及び図１１を参照の
こと）。

【００２２】図３の包絡線検出器２１により、包絡線e
(t)を回復する（図７及び図１２を参照のこと）。e(t)
がしきい値Tよりも大きいと、フリップ・フロップ２４
は、矩形化されたZであるクロックによりトグルされ
る。（図８及び図１３におけるフリップ・フロップ出力
信号Vを参照されたい。なお、これら図におけるTthresh
は、比較器２３のしきい値Ｔを示す。）e(t)がしきい値
Tよりも小さいと、フリップ・フロップ２４は、最後の
値を維持する。振幅変調除去段４０の出力信号Vは、ボ
ー・レートが（ｎ−ｍ）Ｆ₀／ｎのＮＲＺ波形である。
信号Ｖのジッタの周波数（ｎ−ｍ）Ｆ₀／ｎにおけるＵ
Ｉで表す大きさは、周波数Ｆ₀におけるＵＩで表すＸの
ジッタの大きさと同じである。すなわち、ピコ秒でのジ
ッタが、ｎ／（ｎ−ｍ）の係数で拡大される。Ｆ₀＝１
０ＧＨｚで、ｎ＝８で、ｍ＝７に対して、信号Ｘのジッ
タの大きさが０．０２ＵＩ、即ち、２ｐｓならば、（ｎ
−ｍ）Ｆ ₀／ｎ＝１．２５ＧＨｚにて、信号Ｖのジッタ
の大きさは、０．０２ＵＩ、即ち、２＊８＝１６ｐｓで
ある。

【００２３】また、Ａ／Ｄ変換器５０及びデジタル信号
プロセッサ・エンジン（ＤＳＰ）６０を含んだ混合ダウ
ンのジッタ測定装置のデジタル的な第３実施例は、上述
の実施例よりも高価かもしれないが、より一層柔軟性が
ある。図３の回路に匹敵する振幅変調除去と、ジッタ測
定段３０に匹敵する従来のジッタ測定とに加えて、この
第３実施例では、ダウン・コンバージョン処理における
非直線性を補償できる。なお、ダウン・コンバージョン
処理は、振幅及び位相変調エラーを導入する。また、こ
の第３実施例は、しきい値比較器２３により実施してい
る重み付けがあるかないかではなく、低レートのシリア
ル・ストリームに段階的重み付けを与えて、低振幅部分
が含まれた情報のいくらかを回復している。

【００２４】従来のジッタ測定装置の別の欠点は、異な
るデータ・レートをカバーするために、即ち、データ信
号のボー・レート（Sonetでは、９．９５３ＧＢ／ｓ）
と、データ信号にエラー補正のオーバーヘッドを加えた
ボー・レート（OTNでは、１０．６６４ＧＢ／ｓ）との
両方をカバーするために、装置の調整が難しいことであ
る。この困難さは、所望のＰＬＬ又はＩＦ帯域幅を維持
しながら、高速クロック回復発振器を同調させることか
ら生じる。しかし、本発明では、設計が簡単な狭帯域幅
のＰＬＬにより制御できる局部発振器周波数を可変する
ことにより、又は、低周波数の中間周波数帯域通過フィ
ルタ１７を同調することにより、更に又は、これらの両
方により、ダウン混合技術のボー・レートを同調でき
る。したがって、上述の如く、適度に小さなボー・レー
トの変化に対して、遅延回路１３及びＲＦ帯域通過フィ
ルタ１４の如き高周波数要素を同調させる必要がない。
これにより、実際の高ボー・レートにおいて、ジッタ測
定装置のボー・レートを調整可能にできる。

【００２５】

【発明の効果】上述の如く、本発明のジッタ測定装置
は、高ボー・レートの入力シリアル・データ・ストリー
ムの周波数を混合ダウン（混合により周波数を下げ）し
て、低レートのシリアル・ストリームを発生する。この
混合ダウンであるダウン・コンバージョンは、高ボー・
レート信号及び低レート信号の間で、ＵＩで表すジッタ
の大きさを維持する。この低レートのシリアル・ストリ
ームをクロック回復により処理して、低レートのクロッ
クを発生するか（第１実施例）、又は、低レートのシリ
アル・ストリームを振幅変調除去により処理して、低レ
ートのＮＲＺ信号を発生してもよい（第２実施例）。こ
の低レートのＮＲＺ信号は、クロック回復用に用いても
よいし、用いなくてもよい。また、低レートのシリアル
・ストリームをデジタル化してもよい（第３実施例）。
低レートのクロック、低レートのＮＲＺ信号、又はデジ
タル化した低レートのシリアル・ストリームから、ジッ
タ測定を行う。したがって、本発明によれば、周波数を
下げても、ユニット・インターバルで表すジッタ値を維
持できるので、安価な構成で、高ボー・レートのシリア
ル・データ・ストリームのジッタを測定できる。

【図面の簡単な説明】

【図１】本発明のジッタ測定装置による種々の実施例を
１つの図に便宜的にまとめたブロック図である。

【図２】図１に示す本発明によるジッタ測定装置に用い
るダウン・コンバータのブロック図である。

【図３】図１に示す本発明によるジッタ測定装置に用い
る振幅変調除去手段のブロック図である。

【図４】本発明によるジッタ測定装置の最悪条件下にお
ける図２及び図３の各部分の波形図である。

【図５】本発明によるジッタ測定装置の最悪条件下にお
ける図２及び図３の各部分の波形図である。

【図６】本発明によるジッタ測定装置の最悪条件下にお
ける図２及び図３の各部分の波形図である。

【図７】本発明によるジッタ測定装置の最悪条件下にお
ける図２及び図３の各部分の波形図である。

【図８】本発明によるジッタ測定装置の最悪条件下にお
ける図２及び図３の各部分の波形図である。

【図９】本発明によるジッタ測定装置の典型的条件下に
おける図２及び図３の各部分の波形図である。

【図１０】本発明によるジッタ測定装置の典型的条件下
における図２及び図３の各部分の波形図である。

【図１１】本発明によるジッタ測定装置の典型的条件下
における図２及び図３の各部分の波形図である。

【図１２】本発明によるジッタ測定装置の典型的条件下
における図２及び図３の各部分の波形図である。

【図１３】本発明によるジッタ測定装置の典型的条件下
における図２及び図３の各部分の波形図である。

【符号の説明】

１０混合ダウン段（ダウン・コンバージョン手段）１１入力バッファ増幅器１２排他的論理和ゲート１３遅延回路１４無線周波数帯域通過フィルタ１５混合器１６局部発振器１７中間周波数帯域通過フィルタ１８出力バッファ増幅器２０クロック回復段（測定手段）２１包絡線検出器２２比較器２３しきい値比較器２４、２５、２６フリップ・フロップ３０ジッタ測定段（測定手段）４０振幅変調除去段（測定手段）５０Ａ／Ｄ変換器（測定手段）６０デジタル信号処理エンジン（測定手段）

───────────────────────────────────────────────────── フロントページの続き (72)発明者ダン・エッチ・ウォラバーアメリカ合衆国マサチューセッツ州 01585 ウエストブロックフィールドウエスト・メイン・ストリート９ (72)発明者ダニエル・ジー・ニエリムアメリカ合衆国オレゴン州 97008 ビーバートンサウス・ウエストバーロウ・ロード 14170 Ｆターム(参考） 5K029 AA03 BB03 CC01 DD22 FF00 HH21 KK23

Claims

【特許請求の範囲】

【請求項１】高ボー・レートのシリアル・データ・ス
トリーム用のジッタ測定装置であって、上記シリアル・データ・ストリームを低レートのシリア
ル・ストリームにダウン・コンバージョンするダウン・
コンバージョン手段と、上記低レートのシリアル・ストリームからジッタを測定
する測定手段とを具え、上記低レートのシリアル・ストリームにおけるユニット
・インターバルで表すジッタが上記シリアル・データ・
ストリームにおけるユニット・インターバルで表すジッ
タと同じことを特徴とするジッタ測定装置。
【請求項２】上記測定手段は、上記低レートのシリアル・ストリームから低レートのク
ロックを回復する手段と、上記低レートのクロックからジッタを測定する手段とを
具えたことを特徴とする請求項１のジッタ測定装置。
【請求項３】上記測定手段は、上記低レートのシリアル・ストリームから低レートのＮ
ＲＺ信号を回復する手段と、上記低レートのＮＲＺ信号からジッタを測定する手段と
を具えたことを特徴とする請求項１のジッタ測定装置。
【請求項４】上記測定手段は、上記低レートのシリアル・ストリームをデジタル化し
て、サンプリングされたシリアル・ストリームを発生す
る手段と、上記サンプリングされたシリアル・ストリームを処理し
て、ジッタを測定する手段とを具えたことを特徴とする
請求項１のジッタ測定装置。
【請求項５】上記ダウン・コンバータ手段は、ＮＲＺ
シリアル・データ・ストリームをＲＺシリアル・データ
・ストリームに変換する手段を有し、上記ＲＺシリアル
・データ・ストリームを上記低レートのシリアル・スト
リームにダウン・コンバージョンすることを特徴とする
請求項１〜４のジッタ測定装置。
【請求項６】上記ダウン・コンバージョン手段は、上記シリアル・データ・ストリームを上記高ボー・レー
トに近い周波数の局部発振器信号と混合し、混合したシ
リアル・データ・ストリームのスペクトルを発生する手
段と、上記混合したシリアル・データ・ストリームのスペクト
ルから、上記低レートのシリアル・ストリームを選択す
る手段とを具えたことを特徴とする請求項１〜４のジッ
タ測定装置。
【請求項７】上記ダウン・コンバージョン手段は、上
記シリアル・データ・ストリームをアンチエリアシング
ろ波する手段を有し、アンチエリアシング処理した上記
シリアル・データ・ストリームを上記低レートのシリア
ル・ストリームにダウン・コンバージョンすることを特
徴とする請求項１〜４のジッタ測定装置。