JP2006017710A - ジッタの周波数応答を計測する方法 - Google Patents

Abstract

【課題】ジッタの周波数応答を計測する
【解決手段】データ入力ストリーム（２６）からクロック信号を回復し、被回復クロック信号（３２）を提供する。選択された期間において前記被回復クロック信号をカウントし、被回復クロックカウントを提供する。前記選択期間において基準信号（３０）をカウントし、基準信号カウントを提供する。前記被回復クロックカウントを前記基準信号カウントと比較する。前記選択期間における前記被回復クロック信号の周波数を算出する。
【選択図】図１

Description

ジッタとは、通常、高周波数において発生するデータビットシーケンス内における実際のタイミングエッジの理想タイミングエッジからの逸脱を意味するものである。デジタルシステムにおけるジッタは、本質的に、ビットセル内におけるタイミングの割り当てに影響を及ぼす可能性を有するタイミングエラーである。ジッタは、通常、均衡した電気信号の場合には、差動ゼロ交差において、不均衡な信号の場合には、平均電圧レベルにおいて、そして、光学信号の場合には、平均光学パワーレベルにおいて計測する。ジッタは、しばしば、性能係数として使用され、ジッタによって誘発されたエラーを一定の時間にわたって追跡することにより、システム安定性の標識を取得することができる。

ジッタのタイプには、ランダムジッタ、周期的ジッタ、及びデータ依存ジッタ（Ｄａｔａ−Ｄｅｐｅｎｄｅｎｔ Ｊｉｔｔｅｒ：「ＤＤＪ」）など、様々なタイプが存在する。ＤＤＪの場合には、様々なデジタル出力ごとに、生成されるジッタの量が異なっている。例えば、「０００１０００１」というデジタル出力のＤＤＪの量は、同一デジタルソースからの「１０１０１０１０」というデジタル出力のＤＤＪとは異なっており、この理由は、後者のデジタル出力のほうが、より多くの遷移を有し、従って、そのスペクトル内に、より多くの高周波数成分を含んでいるからである。高周波数のコンテンツを有するデジタルパターンは、低周波数のパターンと比べ、減衰及び位相シフトすることになる。デジタルシステムに使用するコンポーネントの特性判定において、ジッタのレベルとタイプの判定は重要である。一般に、高伝送レート（通常、単位は、Ｍｂ／ｓ又はＧｂ／ｓである）を有するデジタルシステムのタイミングマージンは、ジッタに対する許容度が小さい。

通信（例：ＳＯＮＥＴ、ＳＤＨ、又はＯＴＮ）及びエンタープライズ（例：Ｅｔｈｅｒｎｅｔ（登録商標））アプリケーションの場合には、ジッタの仕様と計測は、規格制定機関によって規定されている。しかしながら、高速Ｉ／Ｏの分野においては、新しい多数のバス規格が導入されており、ジッタの仕様と計測における共通性はほとんど存在していない。同様に、広帯域幅の相互接続における高速シリアル電気バックプレーンの使用の増大に伴い、これらバックプレーンの特性判定が益々注目を集めるようになっている。１〜１０Ｇｂ／ｓのレンジで動作する電気バックプレーンにとって、ジッタは、しばしば、制約要因である。従って、デジタル設計の特性判定のために、データストリームのジッタを計測することが望ましい。

ジッタの周波数応答を計測する方法は、データ入力ストリームからクロック信号を回復し、この回復されたクロック信号（被回復クロック信号）を提供する段階と、選択された期間において被回復クロック信号をカウントし、被回復クロックカウントを提供する段階を含んでいる。又、この選択された期間において基準信号をカウントし、基準信号カウントを提供する。そして、被回復クロックカウントを基準信号カウントと比較し、選択された期間における被回復クロック信号の周波数を算出する。

（Ｉ．模範的なジッタ基準ソース）
図１は、本発明の実施例によるジッタ計測システム１０を示している。このジッタ計測システムは、例えば、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ−Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）１２として、或いは、デジタル通信アナライザ（Ｄｉｇｉｔａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ａｎａｌｙｚｅｒ：ＤＣＡ）に使用されるＩＣの一部として実施される。或いは、この代わりに、ジッタ計測システムは、プリント配線基板上において（又は、ハイブリッドマイクロ回路として）実施したり、フィールドプログラム可能なゲートアレイ（ＦＰＧＡ）などのプログラム可能なロジックデバイス（ＰＬＤ）の構造内に構成したり、プログラム可能なロジック内に組み込んだり、或いは、一部を組み込み、その他の部分をプログラム可能なロジックデバイス内に構成したりすることができる。

このジッタ計測システム１０は、クロック回復回路１４、カウンタ１６、メモリ１８、周波数分割器（周波数分周器）２０、マイクロプロセッサ２２、及びＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）２４を含んでいる。公称１０Ｇｂｉｔ／ｓｅｃなどのデータレートを有するデータ２６（これをデータ入力ストリームとも呼ぶ）をクロック回復回路１４に供給する。

データレートは、通常、様々な理由からわずかに変化する。そして、この変動の１つの原因が、ジッタに起因している。即ち、ジッタのために、データエッジが、仮定上の完全なクロック信号と比較した場合に予測されるものよりも、先行して（又は、遅れて）発生することになるのである。ジッタには、多くのタイプが存在し、ジッタがデータレートに影響を及ぼす方式も、その様々なタイプごとに異なっている。例えば、周期的ジッタの場合には、いくつかのアプリケーションのクロックソース（図示されてはいない）の瞬間周波数（従って、データソース（こちらも図示されてはいない））を周波数変調（ＦＭ）する。同様に、データレートは、クロック発振器のドリフトによっても変化する。スペクトル拡散クロッキングを使用するアプリケーションなど、アプリケーションの中には、クロックレートを意図的にディザリングしているものも存在する。

通常、存在するジッタの量は、様々なデータクロックオフセット周波数ごとに異なる。このようなジッタの周波数コンテンツの計測は、動作の際におけるシリアル電気バックプレーンなどのデジタルシステムの性能を評価したり、デジタル設計やコンポーネントを評価するために望ましいものである。

クロック回復回路１４は、このクロック回復回路１４の追跡帯域幅内の周波数において発生したジッタを追跡する。模範的なクロック回復回路は、約２．４ＧＨｚ〜約１０．７ＧＨｚのクロック周波数レンジにおいて動作し、約８ＭＨｚの追跡帯域幅を具備している。ジッタの周波数スペクトルを計測可能であることが極めて望ましく、周期的ジッタの場合には、ジッタ周波数を分析することにより、ジッタを有する信号内の異なる周波数成分を分離すると共に、場合によっては、識別することができる。

ＤＣＡは、高速のデータ依存ジッタ及びランダムジッタの計測を実行するべく、既に広範に使用されている。図１に示されているジッタ計測システム１０により、ジッタ周波数を計測する簡単な方法及び装置を実現することができる。特定の実施例においては、このジッタ計測システム１０は、ＤＣＡに使用されるＩＣ内に内蔵されている。

基準信号２８をＰＬＬ２４に供給する。この基準信号２８は、通常、１０ＭＨｚの信号などの相対的に低い周波数の信号である。ＰＬＬ２４は、この基準信号２８を（この場合には、１，１００という係数によって）乗算し、高周波数基準信号３０を生成する（この例においては、この信号は１１ＧＨｚである）。尚、このアプリケーションにおいて、基準信号に適用した「高周波数」という用語は、この高周波数基準信号の周波数が、データ２６の公称クロックレートと略同一である（通常は、これを上回っている）ことを意味するものである。

クロック回復回路１４は、公称１０ＧＨｚの被回復クロック信号３２を生成するが、この被回復クロック信号は、データ２６（「データ入力ストリーム」）内のクロック周波数の偏差（Δｆ_{ｃｌｏｃｋ}）が、このクロック回復回路の帯域幅内である場合に、それらの偏差を追跡する。特定の実施例においては、クロック回復回路１４は、計測することが予想される最高クロック周波数を上回る帯域幅（即ち、公称クロック周波数＋最高予想Δｆ_{ｃｌｏｃｋ}）を具備している。多くのシステム及びコンポーネントは、最大ジッタ仕様値を具備しているため、クロック回復回路１４の望ましい帯域幅を判定することができる。実施例の中には、クロック回復回路１４の帯域幅が、試験対象のデジタルシステムに使用されるコンポーネントの帯域幅を上回っているものも存在する。又、代替実施例においては、高周波数基準クロック信号を回路１０に供給することにより、ＰＬＬ２４を省略している。

目標は、所定の期間において、被回復クロック信号３２内における遷移を正確にカウントすることである。基準信号は、この望ましい期間を生成するための正確な時間の基準を提供する。特定の実施例においては、反復的に周波数の比較を実行することにより、「ＦＦＴ（Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ：高速フーリエ変換）」などの変換を使用して、被回復クロック信号の周波数スペクトル（「周波数コンテンツ」）と、従って、データストリーム内のジッタを抽出することができる。或いは、この代わりに、離散フーリエ変換やその他の変換、或いはパワースペクトル密度法を使用して、被回復クロック信号の周波数コンテンツを抽出する。特定の実施例においては、使用するメモリ量、ダイナミックレンジ、及び周波数のカバレージを様々な状況に対して調節できるように、カウンタ１６が柔軟に設計されている。高周波数基準クロック信号３０を被回復クロック信号３２内の最高周波数を上回るように（或いは、少なくとも、計測を所望する最高瞬間クロック周波数（即ち、公称クロック周波数＋最高Δｆ_{ｃｌｏｃｋ}）を上回るように）選択すれば、選択された数の基準サイクル当たり最大１クロック回復サイクルを得ることができる。このクロック回復周期と高周波数基準信号の周期間における関係により、複雑なアキュムレータではなく、カウンタを使用することによって瞬間クロック回復周波数を判定することができる。尚、代替実施例においては、カウンタ１６の代わりにアキュムレータを使用している。

周波数分割器２０によって生成された被分割高周波数基準信号３４により、いくつかの周期的インターバルにおいて、カウンタ１６をゲーティングする。この結果、カウンタ１６は、被回復クロック信号３２の蓄積された位相をサンプリングすることになる（これは、カウンタ１６内の（図示されてはいない）別個の並列であって個別のカウンタによって整数サイクルにおいてカウントされることになる）。この被回復クロックインターバルをいくつかの別個のカウントに分割する。そして、最終的なＦＦＴにおいて別個のカウントを平均化することにより、計測のダイナミックレンジが改善される。尚、カウントの保存に必要なメモリ量、セグメント化カウンタレジスタの数、及び演算時間と回路１０内のメモリ量に影響を与えるＦＦＴのポイント数の間には、トレードオフが存在している。又、代替実施例においては、周波数分割器２０を省略し、ＰＬＬ２４（或いは、オンチップの高周波数基準信号ソース（図示されてはいない）又はオフチップの高周波数基準信号ソース（図示されてはいない））からの高周波数基準信号を使用してカウンタ１６をゲーティングすることにより、被回復クロック信号３２をカウントするための正確な時間基準を提供している。

特定の実施例においては、周波数分割器２０内において、係数３２によって１１ＧＨｚの高周波数基準信号３０を分割することにより、カウンタ回路１６内の（別個に図示されてはいない）１６個の別個のカウンタのそれぞれをゲーティングしており、この１６個の別個のカウンタのそれぞれは、３２の最高可能カウント（１高周波数基準サイクル当たりの１つのカウンタの最大値）を収容するべく５ビットを具備している。そして、この１６個のカウンタのそれぞれの値３６は、メモリ１８内に入力され、マイクロプロセッサ２２によって読み取られることになる。実施例の中には、高周波数基準信号３０が、ＩＣ１２内のカウンタ１６の動作周波数を上回っているものも存在する。これらの実施例においては、高周波数基準信号３０を分割することにより、ＩＣ内のカウンタ１６の動作レンジ内の被分割高周波数基準信号を提供している。

特定の実施例においては、クロック回復回路１４の帯域幅は、１０ＭＨｚであり、これを調節できるように設計されている（例：クロック回復回路は、公称回復クロック周波数が１０ＧＨｚの場合には、９．９９５ＧＨｚと１０．００５ＧＨｚの間のクロック信号を回復する）。尚、代替実施例においては、その他の帯域幅を使用しており、これらは、調節可能又は調節不能である。ＦＦＴにおけるサンプルインターバルは、１１ＧＨｚを３２で除算したものであり、この結果、サンプルレートは、１秒あたり３４４メガサンプル（ＭＳ／ｓ）となる。Ｎｙｑｕｉｓｔ理論によれば、このサンプルレートにより、最高１７２ＭＨｚ（３４４ＭＳ／ｓを２で除算したもの）の周波数を計測することができる。但し、１０．００５ＧＨｚを上回る周波数は、クロック回復帯域幅の外であるため、有用な情報を含んでおらず、これらの高い周波数と関連するデータをフィルタリングして除去する（「ウィンドウアウト」する）ことにより、一貫性を有する平均化を実行している。このクロック回復帯域幅を上回る周波数（例：１０ＭＨｚ〜１７２ＭＨｚ）のデータは、データに変換を適用してジッタ周波数応答を抽出する際に、すべての被回復クロック（ジッタ応答）周波数に対して（１０ＭＨｚを下回る被回復クロック周波数に対してさえも）影響を及ぼし得る雑音を含んでいる。又、クロック回復回路の動作レンジ外の周波数をフィルタリングによって除去することにより、ジッタ周波数計測のダイナミックレンジを大幅に改善することができる。特定の実施例においては、周波数ドメインにおいてフィルタリングによって除去するべき高周波数スペクトル成分の後に、この周波数データに再変換を適用して時間ドメインのデータを取得し、時間ドメインにおいて、望ましくないデータをファイルタリングによって除去している。

この例においては、ジッタ計測帯域幅は、フィルタリングにより、約１７２ＭＨｚを１６（カウンタ回路１６内のカウンタの数）で除算したものに削減されており、これは、１０．７ＭＨｚに等しく、これは、本質的に、クロック回復回路１４の帯域幅であり、ダイナミックレンジが１１ビット（−６６ｄＢ）に改善されている。最低周波数点は、ポイントの数によって設定される。即ち、フィルタリングする波形内に８，１９２ポイントを有しておれば、１０．７ＭＨｚを８，１９２ポイントで除算した下位周波数により、結果的に１．３ｋＨｚの下位周波数限度が得られる。合計ＦＦＴ長は、８．１９２ポイントにカウンタ回路１６内の１６の別個のカウンタを乗算したものであり、即ち、１３１，０７２ポイントである。この例においては、結果的に相対的に大きな数のポイントが保存されることになるが、より大きなインターバルを具備するより少ないポイントを保存する場合と比べ、ＦＦＴを相対的に短時間において良好な精度によって演算することが可能である。そして、合計メモリ使用量は、１カウンタあたりの５ビットに１６カウンタを乗算し、これに８，１９２ポイントを乗算したものであり、即ち、６５５キロビットである。

別の実施例においては、低周波数帯域計測において、４つの１２ビットカウンタを使用している。以前の例と同様に、存在している計測ポイント数は、８，１９２である。上限周波数は８３ｋＨｚであって、下限周波数は１０Ｈｚであり、ダイナミックレンジは、１４ビット（−８４ｄＢ）である。この結果、メモリ使用量は５２４キロビットとなる。低周波数帯域計測は、クロックディザリングの計測に特に望ましいものであり、クロックディザリングは、ＰＣＩ ＥＸＰＲＥＳＳプロトコルやスペクトル拡散クロッキングアプリケーションなどのいくつかのシリアルバスプロトコルにおいて一般的なものである。

尚、前述の２つの実施例には、所望の周波数応答計測に必要なメモリを割り当てる方法が示されているが、この同一の物理メモリは、周波数応答計測に使用していない場合には、通常、データキャプチャ、パターンマッチング、或いはＩＣ１２又は高速シリアルバストリガアプリケーションのその他の回路内のその他の使用法に使用することができる。このメモリは、例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）４０やその他のインターフェイスを介して別の回路に接続可能である。

一般に、カウンタ１６は、固定期間（Δｔ）において発生する被回復クロック信号３２のクロックパルスの数Ｍと、同一期間における基準信号のパルスの数Ｎをカウントする（ここで、ＭとＮは、カウンタ１６内の（別個に示されてはいない）個々のカウンタから返される整数である）。いくつかの実施例においては、例えば、公称１０ＧＨｚの被回復クロック信号と１１ＧＨｚの基準信号を使用するなど、入力データレート（即ち、公称被回復クロック信号）と略同一の周波数の基準信号を具備することが望ましい。この結果、過度な量のメモリを使用することなしに、被回復クロック信号の正確な計測（例：サンプル期間あたり約±１クロックサイクルのエラーを有しているもの）を実現することができる。尚、被回復クロック信号と比べて基準クロック信号のサイクル数が多いほうが、得られる精度は高くなるが、使用するシステムリソースも増加することになる。このサンプル期間（例：特定の実施例においては、約１ナノ秒（「ｎｓ」））における被回復クロック信号の平均瞬間周波数は、カウントされた被回復クロックパルスの数とカウントされた基準信号の遷移の数から判定する。

特定のアプリケーションにおいては、被回復クロック信号をカウントするカウンタを基準信号によってゲーティングしている。換言すれば、被回復クロック信号カウンタは、基準信号に特定の数の遷移が発生した場合に、カウンティングを停止することになる。例えば、約１０ＧＨｚの公称被回復クロック信号周波数の場合には、１ｎｓのサンプル期間において、約１０カウントが発生することになる。ポイント数とサンプル時間インターバルの積は、計測の「スパン」と呼ばれ、これにより、カウントの周期的な数列に対して実行される任意選択のＦＦＴの分解能が設定される。１０ＭＨｚの最大ジッタ帯域幅を使用している例を再度参照すれば、Ｎｙｑｕｉｓｔ理論により、２０ＭＨｚの被回復クロック信号の平均瞬間周波数をサンプリングすれば、ジッタの周波数スペクトルを正確に再構築することができる。尚、この例は、十分なオーバーサンプリングの機会を提供しており、且つ、クロック回復回路１４の帯域幅（これは、いくつかの実施例においては、プログラム可能である）を増大させることにより、更に高い周波数のジッタを計測可能であることに留意されたい。

高周波数基準信号の周波数を増大させる代わりに、被回復クロック信号と高周波基準信号をカウントする期間Δｔを増大させることにより、高い精度を得ることも可能である。但し、この期間を増大させれば、１インターバルにおいてカウントされるクロックサイクルの数も増大するが、期間の増大は、ＦＦＴから返される高周波数成分の消失を結果的にもたらす可能性をも有している。従って、いくつかの実施例においては、この期間の動的な調節を提供することが望ましい。

図２は、カウント値対時間として表された瞬間被回復クロック周波数のプロット５０を示している。周期的に反復して、通常は固定持続時間からなるいくつかのインターバルにおいて（例：２０ＭＨｚで（即ち、１００ｎｓごとに））、サンプル期間（Δｔ、例：１ｎｓ）にわたって被回復クロック信号を計測している（カウントする）。換言すれば、被回復クロック信号を同一の時間インターバルにおいてカウントし、瞬間被回復クロック周波数を１００ｎｓだけ離隔した矢印５２、５４によって表しているのである。これらの矢印の高さは、被回復クロック信号の整数カウントを示しており、従って、サンプル期間における平均瞬間被回復クロック周波数を表している。尚、サンプル期間内においては、クロック周波数の大きな変動は、通常、発生せず、又、発生した場合にも、それらは、クロック回復帯域幅と比べて非常に高い周波数を有している。代替実施例においては、このサンプリングされたデータ（カウント）を公称クロック回復周波数（例：１０ＧＨｚ）に正規化しており、これは、被回復クロックオフセット周波数として表すことができる。

高周波数基準信号（例：１１ＧＨｚ）は、被回復クロック信号の平均瞬間周波数（即ち、サンプル期間における平均）を正確に計測するための時間の基準を提供しており、これを公称クロック周波数（例：１０ＧＨｚ）と比較して瞬間被回復クロック周波数を取得する。例えば、サンプル時間インターバル（Δｔ）におけるＭ／Ｎ比率を算出し、この比率を、オフセットを有していない（即ち、実際にジッタを有していない）クロック信号の同一時間インターバルに予想される比率と比較することにより、クロックオフセット周波数を取得するのである。或いは、この代わりに、被回復クロック信号の平均瞬間周波数は、公称クロック周波数に正規化することなしに、カウント値として表すこともできる。

矢印は、破線５６によって表された区分的包絡線を定義しており、これは、時間の経過に伴うクロック周波数の変動を示している。この包絡線５６にＦＦＴを適用することにより、被回復クロック信号のジッタ周波数スペクトルと、従って、データ２６のジッタ周波数スペクトルを得ることができる。

（ＩＩ．模範的な方法）
図３Ａは、データ信号内の瞬間ジッタ周波数を計測する方法３００のフローチャートである。クロック信号をデータ信号（入力データストリーム）から回復し、この被回復クロック信号を提供する（段階３０２）。基準信号は、高周波数基準ソースによって提供するか、或いは、低周波数基準信号を乗算して基準信号を取得することによって提供する。被回復クロック信号をサンプル期間においてカウントし、被回復クロック信号カウントを提供し（段階３０４）、その選択された期間において基準信号をカウントし、基準信号カウントを提供する（段階３０６）。そして、被回復クロック信号カウントを基準クロック信号カウントと比較し（段階３０８）、被回復クロック信号の有効な瞬間周波数を算出する（段階３１０）。

図３Ｂは、データ信号内のジッタの周波数コンテンツを計測する方法３５０のフローチャートである。クロック信号をデータ入力ストリームから回復し、被回復クロック信号を提供する（段階３０２）。この被回復クロック信号の瞬間周波数をサンプル期間において判定する（段階３５４）。瞬間被回復クロックオフセット周波数とは、サンプル期間における正味のΔｆ_{ｃｌｏｃｋ}、即ち、「平均」瞬間被回復クロックオフセット周波数である。このサンプル期間における被回復クロック信号の瞬間周波数を保存し（段階３５６）、適切な数の被回復クロック信号の瞬間周波数（「サンプル」）の保存が完了するまで（分岐３６０）、被回復クロック信号を更なる周期的サンプル期間においてサンプリングする（分岐３５８）。そして、この保存したサンプルに対してＦＦＴを適用し、到来データのジッタ周波数スペクトルを表す被回復クロック信号のジッタ周波数スペクトルを取得する（段階３６２）。特定の実施例においては、１０２４個のサンプルを保存しており、この結果、メモリや処理時間などの多数のシステムリソースを過剰に消費することなしに、ジッタ周波数スペクトルの妥当なレベルの正確な特徴判定を取得している。特定の実施例においては、クロック回復回路１４の帯域幅とサンプリング期間及びインターバルを選択することにより、データ入力ストリーム２６の最大ジッタ仕様値を上回る（即ち、より大きな計測ジッタ周波数限度を具備する）ジッタ周波数スペクトルを提供している。

図３Ｃは、データ信号内のジッタの周波数コンテンツを計測する別の方法３７０のフローチャートである。クロック信号を入力データ（入力データストリーム）から回復し、この被回復クロック信号を提供する（段階３０２）。高周波数基準信号を分割し、この被分割基準信号を提供する（例：図１に示されている被分割高周波数基準信号３４）（段階３７２）。被回復クロック信号を複数のセグメントに分割する（これらのセグメントは、対応する複数の個々のカウンタによってカウントされることになる）（段階３７４）。複数の個別のカウンタのそれぞれをサンプル期間においてゲーティングすることにより（段階３７５）、複数のセグメントのそれぞれをカウントし、対応する複数の別個の整数カウントを提供する（段階３７６）。複数の別個の整数カウントのそれぞれをメモリ内に保存する（段階３７８）。特定の実施例においては、カウンタによって被分割基準信号内の遷移をカウントすることにより、サンプル期間を判定している。又、代替実施例においては、複数の別個の整数カウントのそれぞれを平均化し、平均カウントをメモリ内に保存している。

任意選択により、サンプル期間における被回復クロックの瞬間周波数（或いは、この代わりに、クロックオフセット周波数）を算出する（段階３８０）。或いは、この代わりに、周期的なインターバルにおいて取得した別個の整数カウントを、平均化することなしに、保存する。被回復クロック信号をいくつかの周期的なインターバルにわたってカウントし、複数のクロック周波数カウント又は代替クロック周波数又はクロックオフセット周波数を提供する（分岐３８２）。一実施例においては、クロック周波数カウントは、サンプル期間における複数の別個のカウントである。別の実施例においては、クロック周波数整数カウントは、サンプル期間において取得された複数の別個のカウントの平均値である。

被回復クロック信号の十分な数の周期的インターバルにわたるカウントが完了したら、ＦＦＴを適用して被回復クロック信号の振幅対周波数（即ち、ジッタ周波数スペクトル）を取得する（段階３８４）。被回復クロック信号は、到来データ内のタイミングを表しているため、この被回復クロック信号のジッタ周波数スペクトルは、到来データのジッタ周波数スペクトルを表している。代替実施例においては、被回復クロック信号の有効瞬間周波数をインターバル間において別個に算出するのではなく、ＦＦＴにおいて、いくつかの周期的なインターバルのカウントからデータを読み取ることにより、ジッタ周波数応答を取得している。特定の実施例においては、ＦＦＴにおいて、サンプル期間における別個のカウントからデータを平均化しており、この結果、ジッタ周波数応答計測のダイナミックレンジを改善することが可能である。

以上、本発明の好適な実施例について詳細に説明したが、当業者であれば、添付の請求項に記述されている本発明の範囲を逸脱することなしに、これらの実施例に対する変更と適合を想起することが可能であることは明らかであろう。念のため、以下に本発明の実施の形態をまとめて例示する。

（実施態様１）
データ入力ストリーム（２６）からクロック信号を回復し、被回復クロック信号（３２）を提供するステップと、
サンプル期間において前記被回復クロック信号をカウントし、被回復クロックカウントを提供するステップと、
前記サンプル期間において基準信号（３０）をカウントし、基準信号カウントを提供するステップと、
前記被回復クロックカウントを前記基準信号カウントと比較するステップと、
前記サンプル期間における前記被回復クロック信号の周波数を算出するステップと、
を有するジッタ周波数応答を計測する方法。

（実施態様２）
低周波数基準信号（２８）を提供するステップと、
前記低周波数基準信号を乗算し、前記基準信号を取得するステップと、
を更に有する実施態様１記載の方法。

（実施態様３）
前記サンプル期間における前記被回復クロック信号の前記周波数を保存するステップ（３５６）と、
複数のサンプル期間にわたって、前記被回復クロック信号の前記周波数を判定するステップと、前記被回復クロック信号の前記周波数を保存するステップと、を反復することにより、選択された数のサンプルを取得するステップ（３５８）と、
前記選択された数のサンプルに変換を適用することにより、前記データ入力ストリームのジッタ周波数スペクトルを取得するステップ（３６２）と、
を更に有する実施態様１記載の方法。

（実施態様４）
前記基準信号は、高周波数基準信号であり、
前記高周波数基準信号を分割し、被分割基準信号を提供するステップ（３７２）と、
前記被回復クロック信号を複数のセグメントに分割するステップと（３７４）と、
前記サンプル期間において前記被分割基準信号によって複数のカウンタをゲーティングするステップ（３７５）であって、前記被回復クロック信号をカウントするステップは、前記複数のセグメントをカウントすることにより、前記サンプル期間における複数の別個のカウントを提供するステップを有している、ステップ（３７６）と、
前記複数の別個のカウントを保存するステップ（３７８）と、
選択された回数だけ、前記ゲーティング、カウンティング、及び保存するステップを周期的に反復し、複数の周期的な被回復クロックカウントを提供するステップ（３８２）と、
変換機能を前記複数の周期的な被回復クロックカウントに適用することにより、前記データ入力ストリームのジッタ周波数応答を取得するステップ（３８４）と、
を更に有する実施態様１記載の方法。

（実施態様５）
前記クロック信号を回復するステップの前に、
クロック回復回路のクロック回復帯域幅を前記データ入力ストリームの公称クロック周波数と最大ジッタ仕様値の合計を下回らないように調節するステップと、
低周波数基準信号を乗算して前記高周波数基準信号を取得するステップと、
前記サンプル期間を選択的に調節するステップと、
を更に有する実施態様４記載の方法。

（実施態様６）
前記基準信号は、被回復クロック信号周波数を上回る基準信号周波数を具備している実施態様１乃至実施態様５のいずれかに記載の方法。

（実施態様７）
前記データ入力ストリームは集積回路に供給され、前記被回復クロック信号をカウントするステップ、前記基準信号をカウントするステップ、及び前記被回復クロック信号を比較するステップは、前記集積回路によって実行される実施態様１乃至実施態様５のいずれかに記載の方法。

（実施態様８）
前記クロック信号を回復するステップの前に、クロック回復回路のクロック回復帯域幅を調節するステップを更に有する実施態様１乃至実施態様５のいずれかに記載の方法。

（実施態様９）
前記データ入力ストリームは、最大ジッタ周波数仕様値と公称クロック周波数を具備しており、前記クロック回復帯域幅は、前記公称クロック周波数と前記最大ジッタ仕様値の合計を下回らないように調節されている実施態様８記載の方法。

（実施態様１０）
前記サンプル期間において前記被回復クロック信号をカウントするステップの前に、前記サンプル期間を選択的に調節するステップを更に有する実施態様１乃至実施態様５のいずれかに記載の方法。

本発明の実施例による回路を示している。 カウント値対時間として表された瞬間被回復クロック周波数のプロットを示している。 データ信号内の瞬間ジッタ周波数を計測する方法のフローチャートである。 デジタル信号内のジッタの周波数コンテンツを計測する方法のフローチャートである。 データ信号内のジッタの周波数コンテンツを計測する別の方法のフローチャートである。

符号の説明

２６ データ入力ストリーム
２８ 低周波数基準信号
３０ 基準信号
３２ 被回復クロック信号

Claims (10)

1. データ入力ストリームからクロック信号を回復し、被回復クロック信号を提供するステップと、
   サンプル期間において前記被回復クロック信号をカウントし、被回復クロックカウントを提供するステップと、
   前記サンプル期間において基準信号をカウントし、基準信号カウントを提供するステップと、
   前記被回復クロックカウントを前記基準信号カウントと比較するステップと、
   前記サンプル期間における前記被回復クロック信号の周波数を算出するステップと、
   を有するジッタ周波数応答を計測する方法。
2. 低周波数基準信号を提供するステップと、
   前記低周波数基準信号を乗算し、前記基準信号を取得するステップと、
   を更に有する請求項１記載の方法。
3. 前記サンプル期間における前記被回復クロック信号の前記周波数を保存するステップと、
   複数のサンプル期間にわたって、前記被回復クロック信号の前記周波数を判定するステップと、前記被回復クロック信号の前記周波数を保存するステップと、を反復することにより、選択された数のサンプルを取得するステップと、
   前記選択された数のサンプルに変換を適用することにより、前記データ入力ストリームのジッタ周波数スペクトルを取得するステップと、
   を更に有する請求項１記載の方法。
4. 前記基準信号は、高周波数基準信号であり、
   前記高周波数基準信号を分割し、被分割基準信号を提供するステップと、
   前記被回復クロック信号を複数のセグメントに分割するステップと、
   前記サンプル期間において前記被分割基準信号によって複数のカウンタをゲーティングするステップであって、前記被回復クロック信号をカウントするステップは、前記複数のセグメントをカウントすることにより、前記サンプル期間における複数の別個のカウントを提供するステップを有している、ステップと、
   前記複数の別個のカウントを保存するステップと、
   選択された回数だけ、前記ゲーティング、カウンティング、及び保存するステップを周期的に反復し、複数の周期的な被回復クロックカウントを提供するステップと、
   変換機能を前記複数の周期的な被回復クロックカウントに適用することにより、前記データ入力ストリームのジッタ周波数応答を取得するステップと、
   を更に有する請求項１記載の方法。
5. 前記クロック信号を回復するステップの前に、
   クロック回復回路のクロック回復帯域幅を前記データ入力ストリームの公称クロック周波数と最大ジッタ仕様値の合計を下回らないように調節するステップと、
   低周波数基準信号を乗算して前記高周波数基準信号を取得するステップと、
   前記サンプル期間を選択的に調節するステップと、
   を更に有する請求項４記載の方法。
6. 前記基準信号は、被回復クロック信号周波数を上回る基準信号周波数を具備している請求項１乃至請求項５のいずれかに記載の方法。
7. 前記データ入力ストリームは集積回路に供給され、前記被回復クロック信号をカウントするステップ、前記基準信号をカウントするステップ、及び前記被回復クロック信号を比較するステップは、前記集積回路によって実行される請求項１乃至請求項５のいずれかに記載の方法。
8. 前記クロック信号を回復するステップの前に、クロック回復回路のクロック回復帯域幅を調節するステップを更に有する請求項１乃至請求項５のいずれかに記載の方法。
9. 前記データ入力ストリームは、最大ジッタ周波数仕様値と公称クロック周波数を具備しており、前記クロック回復帯域幅は、前記公称クロック周波数と前記最大ジッタ仕様値の合計を下回らないように調節されている請求項８記載の方法。
10. 前記サンプル期間において前記被回復クロック信号をカウントするステップの前に、前記サンプル期間を選択的に調節するステップを更に有する請求項１乃至請求項５のいずれかに記載の方法。
    

Images