JP2000314767A

JP2000314767A - クロックジッタの測定方法

Info

Publication number: JP2000314767A
Application number: JP11124983A
Authority: JP
Inventors: Yuichi Nagashima; 裕一長嶋
Original assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Current assignee: Asahi Kasei Microsystems Co Ltd; Asahi Kasei Microdevices Corp
Priority date: 1999-04-30
Filing date: 1999-04-30
Publication date: 2000-11-14

Abstract

(57)【要約】【課題】被測定クロックのジッタの振幅を定量的に把握
できるようにし、もって、被測定デバイスの評価精度の
向上を図る。【解決手段】コンパレータ１４−１〜１４−６は、タイ
ミング信号Ｔ１〜Ｔ６の各立ち上がりで、被測定デバイ
ス２からの被測定クロックを期待値と比較し、その比較
結果に応じた２値データがレジスタ１５の記憶素子に順
次格納されていく。このレジスタ１５に格納される２進
数データは、被測定クロックのエッジの時間軸方向のゆ
れの量、すなわち被測定クロックのジッタの振幅量を表
す。メモリ１７に格納される２進数データが所定量に達
すると、ジッタ振幅算出部１８は、その２進数データに
ＦＦＴ処理を施すことにより、特定のジッタ周波数にお
けるジッタ振幅を算出する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＬＳＩ試験装置で
試験中の被測定デバイスから出力される被測定クロック
のジッタの大きさを測定するクロックジッタの測定方法
に関するものである。

【０００２】

【従来の技術】図４に示すように、従来、ＬＳＩ試験装
置１で被測定デバイス２の評価を行う場合には、ＬＳＩ
試験装置１は被測定デバイス２に対して試験信号を供給
する。このときに、被測定デバイス２からは、その試験
信号に応じて図５（Ａ）に示すような被測定クロックが
出力され、これはＬＳＩ試験装置１のコンパレータ３に
入力される。コンパレータ３は、その被測定クロック
を、このクロックの周期であってかつ一定間隔（許容さ
れるジッタの範囲）の各タイミング（図５（Ｂ）のスト
ローブポイント）で期待値と比較を行う。コンパレータ
３による比較の結果が、図５（Ｃ）に示すように「Ｈ」
と「Ｌ」となれば、被測定クロックのジッタの振幅は、
その「Ｈ」と「Ｌ」の間隔以内であるということがわか
り、被測定デバイス２はジッタが許容範囲にあることに
なる。

【０００３】

【発明が解決しようとする課題】しかし、このようにし
て被測定クロックのジッタを測定する方法では、そのジ
ッタの振幅（大きさ）が上記の間隔以内であることがわ
かるにすぎず、被測定デバイス２の被測定クロックのジ
ッタ振幅を定量的に知ることできないという不都合があ
り、その解決が望まれていた。

【０００４】そこで、本発明の目的は、上記の点に鑑
み、被測定クロックのジッタの振幅を定量的に把握でき
るようにし、もって、被測定デバイスの評価精度の向上
を図るようにしたクロックジッタの測定方法を提供する
ことにある。

【０００５】

【課題を解決するための手段】上記課題を解決し、本発
明の目的を達成するために、請求項１〜請求項３に記載
の各発明は以下のように構成した。すなわち、請求項１
に記載の発明は、ＬＳＩ試験装置で試験中の被測定デバ
イスから出力される被測定クロックのジッタを測定する
クロックジッタの測定方法において、前記被測定クロッ
クをＮ個のコンパレータに分配し、前記各コンパレータ
は、各コンパレータ毎に時間がずれているＮ個の各測定
タイミングにおいて、前記被測定クロックを期待値と比
較してこの結果を２値データで順次出力し、この２値デ
ータに基づいて前記被測定クロックのジッタ振幅を求め
るようにしたことを特徴とするものである。

【０００６】また、請求項２に記載の発明は、請求項１
に記載のクロックジッタの測定方法において、前記測定
タイミングは、前記被測定クロックのエッジが平均的に
存在する位置を予測し、この予測されるエッジの前後の
Ｎ個であることを特徴とするものである。さらに、請求
項３に記載の発明は、請求項１または請求項２に記載の
クロックジッタの測定方法において、前記２値データに
対してＦＦＴ処理を行い、特定のジッタ周波数における
ジッタ振幅を求めるようにしたこと特徴とするものであ
る。

【０００７】このように、本発明では、各コンパレータ
が、各コンパレータ毎に時間がずれている各測定タイミ
ングにおいて、被測定クロックを期待値と比較してこの
結果を２値データで順次出力し、この２値データに基づ
いて被測定クロックのジッタ振幅を求めるようにした。
このため、被測定クロックのジッタ振幅を被測定デバイ
ス毎に定量的に把握できる。

【０００８】また、本発明では、各コンパレータの測定
タイミングを、被測定クロックのエッジが平均的に存在
する位置を予測し、この予測されるエッジの前後とする
ようにした。このため、コンパレータはエッジ付近を狙
って比較動作を行うことができ、測定精度を上げた場合
でも少ないデータで被測定クロックのジッタ振幅を求め
ることができる。

【０００９】

【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。本発明のクロックジッタの測
定方法の実施形態は、図１に示すＬＳＩ試験装置１１を
用いて行うので、まず、これについて説明する。このＬ
ＳＩ試験装置１１は、図１に示すように、被測定デバイ
ス２に対して試験信号を供給し、これに応じて被測定デ
バイス２から出力される被測定クロックを取り込むよう
になっている。

【００１０】また、このＬＳＩ試験装置１１は、図１に
示すように、エッジ検出部１２と、測定タイミング生成
部１３と、Ｎ個（この例では６個）のコンパレータ１４
−１〜１４−６と、レジスタ１５と、レジスタ１６と、
メモリ１７と、ジッタ振幅算出部１８とを少なくとも備
えている。エッジ検出部１２は、被測定デバイス２から
被測定クロックを入力し、その測定クロックのエッジの
平均的な位置を、タイマを利用して検出できるようにな
っている。測定タイミング生成部１３は、エッジ検出部
１２で検出されたエッジを中心にその前後で、コンパレ
ータ１４−１〜１４−６が異なるタイミングで比較を行
うためのタイミング信号Ｔ１〜Ｔ６を生成し、これらが
対応するコンパレータ１４−１〜１４−６にそれぞれ供
給されるようになっている。

【００１１】コンパレータ１４−１〜１４−６には、被
測定デバイス２からの被測定クロックと、期待値とが、
それぞれ入力されるようになっている。また、コンパレ
ータ１４−１〜１４−６には、測定タイミング生成部１
３からのタイミング信号Ｔ１〜Ｔ６が供給されるととも
に、その各出力はレジスタ１５の各記憶素子に出力され
るようになっている。また、レジスタ１５の各記憶素子
は、レジスタ１６の対応する各記憶素子に接続されてい
る。

【００１２】レジスタ１６の格納内容はメモリ１７に転
送され、このメモリ１７の内容をＦＦＴ処理（高速フー
リエ変換処理）することにより、ジッタ振幅算出部１８
は、被測定クロックのジッタ周波数におけるジッタ振幅
を算出するように構成されている。次に、このような構
成からなるＬＳＩ試験装置１１により、被測定デバイス
２から出力される被測定クロックのジッタ振幅の測定方
法について、図面を参照して説明する。

【００１３】いま、ＬＳＩ試験装置１１から被測定デバ
イス２に対して試験信号が供給されると、被測定デバイ
ス２からは、図２（Ａ）に示すような被測定クロックが
出力され、これがエッジ検出部１２とコンパレータ１４
−１〜１４−６にそれぞれ供給される。そこで、エッジ
検出部１２は、その被測定クロックに基づき、被測定ク
ロックの立ち上がりエッジの平均的位置をタイマの利用
により検出し、この検出値を測定タイミング生成部１３
に出力する。測定タイミング生成部１３は、エッジ検出
部１２で検出されたエッジを中心にその前後で、コンパ
レータ１４−１〜１４−６がそれぞれ異なるタイミング
で比較を行うためのタイミング信号Ｔ１〜Ｔ６をそれぞ
れ生成し、これらが対応するコンパレータ１４−１〜１
４−６に供給される。

【００１４】このため、コンパレータ１４−１〜１４−
６は、そのタイミング信号Ｔ１〜Ｔ６の最初の各立ち上
がり（図２（Ｂ）の最初の各ストローブポイント）で、
最初の被測定クロックを期待値と比較する。この結果、
コンパレータ１４−１〜１４−６からは、図２（Ｃ）に
示すように「Ｈ」、「Ｈ」、「Ｈ」、「Ｌ」、「Ｌ」、
「Ｌ」の各信号が順次出力され、この各信号に応じた２
値データがレジスタ１５の各記憶素子に「１」、
「１」、「１」、「０」、「０」、「０」と順次格納さ
れる。この格納が終了すると、レジスタ１５の格納内容
は直ちにレジスタ１６に取り込まれる。

【００１５】その後、コンパレータ１４−１〜１４−６
は、そのタイミング信号Ｔ１〜Ｔ６の次の各立ち上がり
（図２（Ｂ）の次の各ストローブポイント）で、次の被
測定クロックを期待値と比較する。この結果、コンパレ
ータ１４−１〜１４−６からは、図２（Ｃ）に示すよう
に「Ｈ」、「Ｈ」、「Ｌ」、「Ｌ」、「Ｌ」、「Ｌ」の
各信号が順次出力され、この各信号に応じた２値データ
がレジスタ１５の各記憶素子に「１」、「１」、
「０」、「０」、「０」、「０」と順次格納される。こ
の結果、レジスタ１５、１６の格納内容は、図１に示す
ような状態になる。

【００１６】このように、コンパレータ１４−１〜１４
−６は、そのタイミング信号Ｔ１〜Ｔ６の各立ち上がり
で、被測定クロックを期待値と順次比較し、その比較結
果に応じた２値データがレジスタ１５に順次格納されて
いく。そして、レジスタ１５の格納内容はレジスタ１６
にいったん格納されたのち、メモリ１７に順次格納され
ていく。

【００１７】このようにメモリ１７に格納される２進数
データ（バイナリデータ）は、被測定クロックのエッジ
の時間軸方向のゆれの量、すなわち被測定クロックのジ
ッタの振幅量を表し、このジッタの振幅量の時間的な変
化は、メモリ１７に格納される２進数データを用いて表
すと、例えば図３に示すようになる。ジッタ振幅算出部
１８は、メモリ１７に格納される２進数データが図３に
示すように波形の１周期分に相当する量に達すると、そ
の２進数データにＦＦＴ処理を施すことにより、特定の
ジッタ周波数におけるジッタ振幅を算出する。

【００１８】以上説明したように、この実施形態の測定
方法では、被測定クロックを複数のコンパレータ１４−
１〜１４−６に分配し、各コンパレータ１４−１〜１４
−６は、タイミング信号Ｔ１〜Ｔ６の各立ち上がりで、
被測定クロックを期待値と順次比較し、その比較結果に
応じた２値データが順次得られるようにした。このた
め、被測定クロックのジッタの振幅を測定することがで
き、そのジッタの振幅を被測定デバイス毎に定量的に把
握することができる。

【００１９】また、この実施形態の測定方法では、エッ
ジ検出部１２が被測定クロックに基づき、被測定クロッ
クの立ち上がりエッジの平均的位置を検出してエッジ位
置を予測するようにし、測定タイミング生成部１３が、
エッジ検出部１２で検出されたエッジを中心にその前後
で、コンパレータ１４−１〜１４−６がそれぞれ異なる
タイミングで比較を行うためのタイミング信号Ｔ１〜Ｔ
６を生成するようにした。このため、コンパレータ１４
−１〜１４−６はエッジ付近を狙って比較動作を行うこ
とができるので、測定精度を上げてタイミング信号の間
隔を短くしても、測定ポイントを増やすことがなく、少
ないデータで被測定クロックのジッタ振幅を測定するこ
とができる。

【００２０】さらに、この実施形態の測定方法では、そ
の測定精度が各コンパレータ１４−１〜１４−６のスト
ローブ間隔に依存する。すなわち、各コンパレータ１４
−１〜１４−６で１０〔ｎｓｅｃ〕ずつずらしたタイミ
ングで比較データを得る場合には、そのときの測定精度
は１０〔ｎｓｅｃ〕となる。なお、上記の説明では、こ
の実施形態にかかる測定方法を実現する各構成要素を、
図１に示すようにＬＳＩ試験装置に含ませるようにした
が、その各構成要素は必ずしもＬＳＩ試験装置に含ませ
る必要はない。

【００２１】

【発明の効果】以上述べたように、本発明によれば、各
コンパレータが、各コンパレータ毎に時間がずれている
各測定タイミングにおいて、被測定クロックを期待値と
比較してこの結果を２値データで順次出力し、この２値
データに基づいて被測定クロックのジッタ振幅を求める
ようにしたので、被測定クロックのジッタ振幅を被測定
デバイス毎に、定量的に把握できる。

【００２２】また、本発明では、各コンパレータの測定
タイミングを、被測定クロックのエッジが平均的に存在
する位置を予測し、この予測されるエッジの前後とする
ようにしたので、コンパレータはエッジ付近を狙って比
較動作を行うことができるので、測定精度を上げても少
ないデータで被測定クロックのジッタ振幅を求めること
ができる。

【図面の簡単な説明】

【図１】本発明測定方法の実施形態に使用されるＬＳＩ
試験装置の一例を示すブロック図である。

【図２】コンパレータの動作を説明する説明図である。

【図３】ジッタの振幅量の時間的な変化を示す図であ
る。

【図４】従来技術を説明する説明図である。

【図５】従来のコンパレータの動作を説明する説明図で
ある。

【符号の説明】

２被測定デバイス１１ＬＳＩ試験装置１２エッジ検出部１３測定タイミング生成部１４−１〜１４−６コンパレータ１５、１６レジスタ１７メモリ１８ジッタ振幅算出部

Claims

【特許請求の範囲】

【請求項１】ＬＳＩ試験装置で試験中の被測定デバイ
スから出力される被測定クロックのジッタを測定するク
ロックジッタの測定方法において、前記被測定クロックをＮ個のコンパレータに分配し、前記各コンパレータは、各コンパレータ毎に時間がずれ
ているＮ個の各測定タイミングにおいて、前記被測定ク
ロックを期待値と比較してこの結果を２値データで順次
出力し、この２値データに基づいて前記被測定クロックのジッタ
振幅を求めるようにしたことを特徴とするクロックジッ
タの測定方法。
【請求項２】前記測定タイミングは、前記被測定クロ
ックのエッジが平均的に存在する位置を予測し、この予
測されるエッジの前後のＮ個であることを特徴とする請
求項１に記載のクロックジッタの測定方法。
【請求項３】前記２値データに対してＦＦＴ処理を行
い、特定のジッタ周波数におけるジッタ振幅を求めるよ
うにしたこと特徴とする請求項１または請求項２に記載
のクロックジッタの測定方法。