JP2001153915A - Ｉｃテスタ、及びｉｃ試験方法 - Google Patents

Abstract

(57)【要約】 【課題】 入力するパターン信号を変更することなく、
より容易に試験パターン信号による電流変動のみの周波
数分析を行なうことを可能とするＩＣテスタ、及びＩＣ
試験方法を提供する。 【解決手段】 制御用処理装置１は、記憶回路２１に電
源電流取得開始アドレスを、記憶回路２２に電源電流取
得終了アドレスを記憶させる。一致検出回路２３、２４
は、パターン発生器２から入力されるパターン発生アド
レス信号が電源電流取得開始アドレス信号と一致した時
に、フリップフロップ６をセットし、電源電流取得終了
アドレス信号と一致した時に、リセットする。ＡＮＤゲ
ート７は、フリップフロップ６がセットされている間の
み、クロック信号をＡＤ変換器８に出力し、ＡＤ変換器
８は、電流信号をデジタル信号に変換して、記憶回路９
に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電源電流の周波数
分析により被測定ＩＣの良否を判定するＩＣテスタ、及
びＩＣ試験方法に関する。

【０００２】

【従来の技術】近年、様々な電子機器に用いられる回路
のＩＣ（Integrated Circuit：集積回路）化が急速に進
められてきた。しかし、ＩＣは大量生産時に多少の特性
のばらつきが生じやすいため、ＩＣの試験を行うＩＣテ
スタが用いられている。このようなＩＣの試験を行なう
ＩＣテスタの一つとして、例えば、所定の試験パターン
信号入力時のＩＣの電源電流を周波数分析して、その分
析結果に基づきＩＣの良否判定を行なうＩＣテスタが知
られている。

【０００３】このようなＩＣの電源電流の周波数分析を
行なうＩＣテスタは、従来、図２に示すように制御用処
理装置１、パターン発生器２、電圧発生／電流検出回路
４、サンプリングクロック発生回路５、フリップフロッ
プ６、ＡＮＤゲート７、ＡＤ変換器８、記憶回路９、及
び高速演算回路１０により構成されている。

【０００４】制御用処理装置１は、電圧発生／電流検出
回路４に電圧値を設定し、パターン発生器２にパターン
データを出力する。また、制御用処理装置１は、サンプ
リングクロック発生回路５に周波数制御信号を出力し、
高速演算回路１０に演算制御信号を出力する。そして、
高速演算回路１０から入力される周波数分析結果と所定
の規格値とを比較して、被測定試料３の良否を判定して
いる。

【０００５】パターン発生器２は、制御用処理装置１か
ら入力されるパターンデータに従って、デジタルパター
ン信号を発生し、その発生したパターン信号を被測定試
料３に出力する。また、パターン発生器２は、デジタル
パターン信号発生開始時にフリップフロップ６のＳ端子
に、パターン発生開始信号を出力し、フリップフロップ
６をセットする。さらに、パターン発生器２は、デジタ
ルパターン信号発生終了時に、フリップフロップ６のＲ
端子に、パターン発生終了信号を出力し、フリップフロ
ップ６をリセットする。

【０００６】被測定試料３は、試験対象であるＩＣであ
り、電圧発生／電流検出回路４から電源電圧及びパター
ン発生器２からパターン信号を入力されると、そのパタ
ーン信号に応じて変化する電流信号を電圧発生／電流検
出回路４に出力する。

【０００７】電圧発生／電流検出回路４は、制御用処理
装置１により設定される電圧を被測定試料３の電源端子
に印加する。また、電圧発生／電流検出回路４は、被測
定試料３に流れる電源電流に応じた電流信号を検出す
る。そして、検出した電流信号をＡＤ変換器８に出力す
る。

【０００８】フリップフロップ６は、パターン発生器２
からＳ（Set）端子にパターン発生開始信号が入力され
ると、ＡＮＤゲート７に「１」を出力し、Ｒ（Reset）
端子にパターン発生終了信号が入力されるまで「１」を
出力しつづける。そして、パターン発生器２からＲ端子
にパターン発生終了信号が入力されるとＡＮＤゲート７
に「０」を出力し、Ｓ端子にパターン発生開始信号が入
力されるまで、「０」を出力しつづける。すなわち、フ
リップフロップ６は、パターン発生器２から被測定試料
３にパターン信号が入力されている間、ＡＮＤゲート７
に「１」を出力し、それ以外は、「０」を出力する。

【０００９】サンプリングクロック発生回路５は、制御
用処理装置１から入力される周波数制御信号に応じた周
波数のクロック信号を発生し、そのクロック信号をＡＮ
Ｄゲート７に出力する。ＡＮＤゲート７は、フリップフ
ロップ６から「１」が入力されている間のみ、サンプリ
ングクロック発生回路５から入力されるクロック信号を
ＡＤ変換器８に出力する。

【００１０】ＡＤ（Analog to Digital）変換器８は、
ＡＮＤゲート７からクロック信号が入力されている間の
み、そのクロック信号に合わせて、電圧発生／電流検出
回路４から入力される電流信号をデジタル信号に変換
し、そのデジタル信号に変換した電流信号を記憶回路９
に出力する。

【００１１】記憶回路９は、ＡＤ変換器８から入力され
る電流信号を記憶するとともに、高速演算回路１０に出
力し、高速演算回路１０は、制御用処理装置１から入力
される演算制御信号に従って、記憶回路９から入力され
る電流信号の周波数分析を行ない、その分析結果を制御
用処理装置１に出力し、制御用処理装置１が分析結果に
基づいて、被測定試料３の良否を判定していた。すなわ
ち、パターン信号が被測定試料３に入力されている間に
電圧発生／電流検出回路４により検出される電流信号の
周波数分析を行なって、被測定試料３の良否を判定して
いた。

【００１２】また、図２に示すような、従来のＩＣテス
タにおいて、微小な電流変動を精度良く検出し、周波数
分析を行なうためには、検出される電流信号に重畳され
たノイズ成分を除去しなければならなかった。そのた
め、例えば、ｎ回同じパターン信号を被測定試料３に繰
り返し入力して、その際にＡＤ変換器８により変換され
る電流信号のデジタル信号をそれぞれ記憶回路９に記憶
し、その記憶したｎ回分のデジタル信号の平均値をとる
ことにより、ノイズ成分を除去し、その後、周波数分析
を行なっていた。

【００１３】

【発明が解決しようとする課題】しかしながら、同じパ
ターン信号を繰り返し入力する際に、被測定試料３によ
っては、１回パターン信号を入力する毎に初期化しなけ
ればならないものもあり、パターン信号の先頭に被測定
試料３を初期化するためのパターンを含めなければなら
ない場合があった。その場合に、図２に示した上記従来
のＩＣテスタにおいては、この被測定試料３を初期化す
るためのパターン信号による電流信号を除いて、試験パ
ターン信号による電流信号のみの周波数分析を行なうこ
とができないという問題があった。そのため、従来のＩ
Ｃテスタでは、被測定試料３に入力する試験パターン信
号を変更しなければならなかった。

【００１４】また、例えば、被測定試料３を構成する各
回路ブロック毎にパターン信号を変更しなければならな
い場合には、１つの回路ブロックに応じたパターン信号
を被測定試料３に入力して、その時に検出される電流信
号を記憶回路９に記憶して、高速演算回路１０により周
波数分析するといった動作を各回路ブロックついて繰り
返し行なわなければならなかった。

【００１５】本発明の課題は、入力するパターン信号を
変更することなく、より容易に試験パターン信号による
電流変動のみの周波数分析を行なうことを可能とするＩ
Ｃテスタ、及びＩＣ試験方法を提供することである。

【００１６】

【課題を解決するための手段】請求項１記載の発明は、
被測定試料であるＩＣに入力される試験パターン信号に
応じて変動する電源電流の周波数分析をして、ＩＣを試
験するＩＣテスタ（例えば、図１に示すＩＣテスタ１０
０）において、ＩＣに入力されるパターン信号の内、試
験に必要なパターンの開始アドレス及び終了アドレスを
記憶するパターンアドレス記憶手段（例えば、図１に示
す記憶回路２１、２２）と、前記パターンアドレス記憶
手段に記憶された開始アドレス及び終了アドレスにより
指定されるパターンがＩＣに入力されている間に検出さ
れる電源電流のみを記憶する電源電流記憶手段（例え
ば、図１に示す記憶回路９）と、この電源電流記憶手段
に記憶された電源電流の周波数分析を行なう周波数分析
手段（例えば、図１に示す高速演算回路１０）と、この
周波数分析手段による分析結果に基づきＩＣの良否を判
定する判定手段（例えば、図１に示す制御用処理装置
１）と、を備えることを特徴としている。

【００１７】この請求項１記載の発明によれば、被測定
試料であるＩＣに入力される試験パターン信号に応じて
変動する電源電流の周波数分析をして、ＩＣを試験する
ＩＣテスタにおいて、パターンアドレス記憶手段は、Ｉ
Ｃに入力されるパターン信号の内、試験に必要なパター
ンの開始アドレス及び終了アドレスを記憶し、電源電流
記憶手段は、パターンアドレス記憶手段に記憶された開
始アドレス及び終了アドレスにより指定されるパターン
がＩＣに入力されている間に検出される電源電流のみを
記憶し、周波数分析手段は、電源電流記憶手段に記憶さ
れた電源電流の周波数分析を行ない、判定手段は、周波
数分析手段による分析結果に基づきＩＣの良否を判定す
る。

【００１８】請求項４記載の発明は、被測定試料である
ＩＣに入力される試験パターン信号に応じて変動する電
源電流の周波数分析をして、ＩＣを試験するＩＣ試験方
法において、ＩＣに入力されるパターン信号の内、試験
に必要なパターンの開始アドレス及び終了アドレスを記
憶するパターンアドレス記憶工程（例えば、図１に示す
記憶回路２１、２２）と、前記パターンアドレス記憶工
程において記憶された開始アドレス及び終了アドレスに
より指定されるパターンがＩＣに入力されている間に検
出される電源電流のみを記憶する電源電流記憶工程（例
えば、図１に示す記憶回路９）と、この電源電流記憶工
程において記憶された電源電流の周波数分析を行なう周
波数分析工程（例えば、図１に示す高速演算回路１０）
と、この周波数分析工程による分析結果に基づきＩＣの
良否を判定する判定工程（例えば、図１に示す制御用処
理装置１）と、を含むことを特徴としている。

【００１９】この請求項４記載の発明によれば、被測定
試料であるＩＣに入力される試験パターン信号に応じて
変動する電源電流の周波数分析をして、ＩＣを試験する
ＩＣ試験方法において、パターンアドレス記憶工程は、
ＩＣに入力されるパターン信号の内、試験に必要なパタ
ーンの開始アドレス及び終了アドレスを記憶し、電源電
流記憶工程は、パターンアドレス記憶工程において記憶
された開始アドレス及び終了アドレスにより指定される
パターンがＩＣに入力されている間に検出される電源電
流のみを記憶し、周波数分析工程は、電源電流記憶工程
において記憶された電源電流の周波数分析を行ない、判
定工程は、周波数分析工程による分析結果に基づきＩＣ
の良否を判定する。

【００２０】したがって、開始アドレス及び終了アドレ
スにより指定されたパターンに応じたＩＣの電源電流の
周波数分析を行なうことができる。そのため、例えば、
ＩＣに入力するパターン信号の先頭にＩＣを初期化する
ためのパターンを含めなければならない場合において
も、その初期化するためのパターン部分を除いた試験パ
ターン部分に応じたＩＣの電源電流変動のみを周波数分
析することができるため、ＩＣに入力するパターン信号
を変更する必要がなく、より容易に試験を行なうことが
でき、テストプログラムの開発を容易にすることができ
る。

【００２１】この場合、例えば、請求項２記載の発明の
ように請求項１記載のＩＣテスタにおいて、ＩＣに、現
在入力されているパターンのアドレス信号を発生するパ
ターンアドレス発生手段（例えば、図１に示すパターン
発生器２）と、このパターンアドレス発生手段により発
生されたアドレス信号と前記パターンアドレス記憶手段
に記憶された開始アドレス及び終了アドレスとの一致を
検出する検出手段（例えば、図１に示す一致検出回路２
３、２４）と、を更に備え、前記電源電流記憶手段は、
前記検出手段により前記アドレス信号と前記開始アドレ
スとの一致が検出されてから、前記検出手段により前記
アドレス信号と前記終了アドレスとの一致が検出される
までに検出される電源電流のみを記憶するようにしても
良い。

【００２２】また、例えば、請求項５記載の発明のよう
に、請求項４記載のＩＣ試験方法において、ＩＣに現在
入力されているパターンのアドレス信号を発生するパタ
ーンアドレス発生工程（例えば、図１に示すパターン発
生器２）と、このパターンアドレス発生工程により発生
されたアドレス信号と前記パターンアドレス記憶工程に
おいて記憶された開始アドレス及び終了アドレスとの一
致を検出する検出工程（例えば、図１に示す一致検出回
路２３、２４）と、を更に含み、前記電源電流記憶工程
は、前記検出工程により前記アドレス信号と前記開始ア
ドレスとの一致が検出されてから、前記検出工程により
前記アドレス信号と前記終了アドレスとの一致が検出さ
れるまでに検出される電源電流のみを記憶するようにし
ても良い。

【００２３】請求項３記載の発明は、請求項１または２
記載のＩＣテスタにおいて、前記パターンアドレス記憶
手段は、複数の開始アドレス及び終了アドレスを記憶す
ることを特徴としている。

【００２４】この請求項３記載の発明によれば、請求項
１または２記載のＩＣテスタにおいて、パターンアドレ
ス記憶手段は、複数の開始アドレス及び終了アドレスを
記憶する。

【００２５】請求項６記載の発明は、請求項４または５
記載のＩＣ試験方法において、前記パターンアドレス記
憶工程は、複数の開始アドレス及び終了アドレスを記憶
することを特徴としている。

【００２６】この請求項６記載の発明によれば、請求項
４または５記載のＩＣ試験方法において、前記パターン
アドレス記憶工程は、複数の開始アドレス及び終了アド
レスを記憶する。

【００２７】したがって、パターン信号に複数の試験に
必要なパターン信号部分が含まれる場合であっても、そ
の複数のパターン信号部分を指定し、その試験に必要な
パターン信号部分によるＩＣの電源電流を記憶して、周
波数分析をすることができる。

【００２８】そのため、例えば、ＩＣを構成する各回路
ブロック毎にパターン信号を変更しなければならない場
合においても、各回路ブロックに応じたパターン信号を
全て含むパターン信号をＩＣに１回入力するだけで、各
回路ブロック毎に異なるパターン信号に応じた電源電流
をそれぞれ記憶し、周波数分析による良否判定を行なう
ことができるため、ＩＣに入力するパターン信号を変更
することなく、より容易に試験を行なうことができる。

【００２９】また、例えば、同一試験パターンによる電
源電流を複数検出して、その平均を取ることにより電源
電流のノイズ成分を除去してから周波数分析を行なうよ
うな場合であっても、ＩＣの初期化のためのパターンと
試験に必要なパターンとを複数回連続させた１つのパタ
ーン信号をＩＣに１回入力するだけで、試験パターン部
分による電源電流のみを複数記憶することができるた
め、ＩＣに入力するパターン信号を変更することなく、
より容易に試験を行なうことができる。

【００３０】

【発明の実施の形態】以下、図１を参照して本発明を適
用したＩＣテスタの実施の形態を詳細に説明する。まず
構成を説明する。

【００３１】図１は、本発明を適用した一実施の形態と
してのＩＣテスタ１００の概略構成を示すブロック図で
ある。この図１において、ＩＣテスタ１００は、制御用
処理装置１、パターン発生器２、電圧発生／電流検出回
路４、サンプリングクロック発生回路５、フリップフロ
ップ６、ＡＮＤゲート７、ＡＤ変換器８、記憶回路９、
２１、２２、高速演算回路１０、一致検出回路２３、２
４、及び記憶回路制御装置２５により構成されており、
制御用処理装置１、電圧発生／電流検出回路４、パター
ン発生器２、サンプリングクロック発生回路５、及び記
憶回路制御装置２５は、バス１１により接続されてい
る。なお、図１に示すＩＣテスタ１００において、図２
に示した従来のＩＣテスタと同一構成部分には、同一符
号を付している。

【００３２】制御用処理装置１は、電圧発生／電流検出
回路４に電圧値を設定し、パターン発生器２にパターン
データを出力し、サンプリングクロック発生回路５に周
波数制御信号を出力し、高速演算回路１０に演算制御信
号を出力し、記憶回路制御装置２５に、アドレス制御信
号を出力する。また、制御用処理装置１は、高速演算回
路１０から入力される周波数分析結果と所定の規格値と
を比較して、被測定試料３の良否を判定する。

【００３３】パターン発生器２は、制御用処理装置１か
ら入力されるパターンデータに従って、各種パターン信
号（デジタル信号）を発生し、被測定試料３にそれらの
パターン信号を出力する。また、パターン発生器２は、
被測定試料３に出力するパターン信号に対応するパター
ン発生アドレス信号を一致検出回路２３、２４に出力す
る。

【００３４】被測定試料３は、試験対象であるＩＣデバ
イスであり、電圧発生／電流検出回路４から入力される
電源電圧に応じて、被測定試料３の各部に電源電流を流
し、パターン発生器２から入力されるパターン信号に応
じて電源電流を変化させる。

【００３５】電圧発生／電流検出回路４は、制御用処理
装置１により設定される電圧を被測定試料３の電源端子
に印加する。また、電圧発生／電流検出回路４は、被測
定試料３に流れる電源電流に応じた電流信号を検出す
る。そして、検出した電流信号をＡＤ変換器８に出力す
る。

【００３６】サンプリングクロック発生回路５は、制御
用処理装置１から入力される周波数制御信号に応じた周
波数のクロック信号を発生し、そのクロック信号をＡＮ
Ｄゲート７に出力する。

【００３７】フリップフロップ６は、一致検出回路２３
からＳ端子に検出信号が入力されると、ＡＮＤゲート７
に「１」を出力し、一致検出回路２４からＲ端子に検出
信号が入力されるまで「１」を出力しつづける。一致検
出回路２４からＲ端子に検出信号が入力されると、ＡＮ
Ｄゲート７への出力を「０」に戻し、一致検出回路２３
からＳ端子に検出信号が入力されるまで「０」を出力し
つづける。

【００３８】ＡＮＤゲート７は、フリップフロップ６か
ら「１」が入力されている間だけ、サンプリングクロッ
ク発生回路５から入力されるクロック信号をＡＤ変換器
８に出力する。フリップフロップ６から「０」が入力さ
れている間は、ＡＤ変換器８へのクロック信号の出力を
止める。

【００３９】ＡＤ変換器８は、ＡＮＤゲート７からクロ
ック信号が入力される間だけ、入力されるクロック信号
に合わせて、電圧発生／電流検出回路４から入力される
電流信号をデジタル信号に変換し、そのデジタル信号に
変換された電流信号を記憶装置９に出力する。ＡＮＤゲ
ート７からクロック信号が入力されない場合には、ＡＤ
変換器８は、動作しない。

【００４０】記憶回路９は、ＡＤ変換器８から入力され
るデジタル信号に変換された電流信号を記憶するととも
に、その記憶した電流信号を高速演算回路１０に出力す
る。

【００４１】高速演算回路１０は、制御処理装置１から
入力される演算制御信号に従って、記憶回路９から入力
される電流信号の周波数分析を行ない、その分析結果を
制御用処理装置１に出力する。また、高速演算回路１０
は、記憶回路９から複数の電流信号が入力される場合に
は、制御処理装置１から入力される演算制御信号に応じ
て、複数の電流信号の平均値を取り、その平均した電流
信号について周波数分析を行なったり、あるいは複数の
電流信号それぞれについて周波数分析を行なったりす
る。

【００４２】記憶回路２１は、記憶回路制御装置２５か
ら入力される制御信号に従って、電源電流取得開始アド
レスを記憶するとともに、その電源電流取得開始アドレ
ス信号を一致検出回路２３に出力する。記憶回路２２
は、記憶回路制御装置２５から入力される制御信号に従
って、電源電流取得終了アドレスを記憶するとともに、
その電源電流取得終了アドレス信号を一致検出回路２４
に出力する。

【００４３】一致検出回路２３は、パターン発生器２か
ら入力されるパターン発生アドレス信号と、記憶回路２
１から入力される電源電流取得開始アドレス信号とが一
致した時に、フリップフロップ６のＳ端子に検出信号を
出力する。

【００４４】一致検出回路２４は、パターン発生器２か
ら入力されるパターン発生アドレス信号と、記憶回路２
２から入力される電源電流取得終了アドレス信号とが一
致した時に、フリップフロップ６のＲ端子に、検出信号
を出力する。

【００４５】記憶回路制御装置２５は、制御用処理装置
１から入力されるアドレス制御信号に従って、記憶回路
２１に電源電流取得開始アドレスを記憶させ、記憶回路
２２に電源電流取得終了アドレスを記憶させる。

【００４６】次に動作を説明する。まず、制御用処理装
置１は、記憶制御装置２５により、記憶回路２１に電源
電流取得開始アドレスを記憶させ、記憶回路２２に電源
電流取得終了アドレスを記憶させる。そして、電圧発生
／電流検出回路４により被測定試料３の電源端子に電源
電圧を供給し、パターン発生器２にパターンデータを出
力してパターン信号を発生させる。そして、パターン発
生器２は、パターンデータに基づくパターン信号を被測
定試料３に出力するとともに、そのパターン信号に応じ
たパターン発生アドレス信号を一致検出回路２３、２４
に出力する。

【００４７】一致検出回路２３により、記憶回路２１に
記憶された電源電流取得開始アドレスと、パターン発生
器２から入力されるパターン発生アドレスとの一致が検
出されると、フリップフロップ６がセットされ、ＡＮＤ
ゲート７はフリップフロップ６から「１」が入力され、
サンプリングクロック発生回路５から入力されるクロッ
ク信号をＡＤ変換器８に出力する。

【００４８】一方、電圧発生／電流検出回路４は、被測
定試料３を流れる電流を検出し、その検出した電流信号
をＡＤ変換器８に出力する。ＡＤ変換器８は、ＡＮＤゲ
ート７からクロック信号が入力されている間のみ、電圧
発生／電流検出回路４から入力される電流信号を、クロ
ック信号に合わせてデジタル信号に変換して、記憶回路
９に出力する。

【００４９】次いで、一致検出回路２４により、パター
ン発生器２から入力されるパターン発生アドレス信号
と、記憶回路２２に記憶された電源電流取得終了アドレ
ス信号との一致が検出されると、フリップフロップ６は
リセットされ、ＡＮＤゲート７は、フリップフロップ６
から「０」を入力され、ＡＤ変換器８へのクロック信号
の出力を止める。そして、ＡＤ変換器８は、記憶回路９
への出力を止める。

【００５０】すなわち、被測定試料３に入力されるパタ
ーン信号の内、パターン発生アドレスが電源電流取得開
始アドレスと等しいアドレスから電源電流取得終了アド
レスと等しいアドレスまでのパターン信号が、被測定試
料３に入力されている間のみ、フリップフロップ６は、
ＡＮＤゲート７に「１」を出力し、ＡＮＤゲート７は、
サンプリングクロック発生回路５から入力されるクロッ
ク信号をＡＤ変換器８に出力し、ＡＤ変換器８は、電圧
発生／電流検出回路４から入力される電流信号をデジタ
ル信号に変換して記憶回路９に出力する。

【００５１】そして、被測定試料３に入力されるパター
ン信号に複数の必要な試験パターン信号部分が含まれる
場合には、記憶装置２１、２２にそれぞれ必要な試験パ
ターン信号部分を指定するための複数の電源電流取得開
始アドレス、または電源電流取得終了アドレスを記憶さ
せておくことにより、ＡＤ変換器８は、その必要な試験
パターン信号部分が被測定試料３に入力されている間
に、検出された電源電流に応じた電流信号のみをデジタ
ル信号に変換して、記憶回路９に出力する。

【００５２】記憶回路９は、パターン発生器２から被測
定試料３へのパターン信号の入力が終了するまでにＡＤ
変換器８から入力されるデジタル電流信号を記憶し、パ
ターン信号の入力が終了すると、その記憶したデジタル
電流信号を高速演算回路１０に出力する。高速演算回路
１０は、記憶回路９から入力されたデジタル電流信号の
周波数分析を行ない、分析結果を制御用処理装置１に出
力する。制御用処理装置１は、高速演算回路１０から入
力される分析結果に基づき、被測定試料３の良否の判定
を行なう。

【００５３】以上のように、制御用処理装置１は、記憶
回路２１に電源電流取得開始アドレスを、記憶回路２２
に電源電流取得終了アドレスを記憶回路制御装置２５に
より記憶させる。パターン発生器２は、被測定試料３に
パターン信号を出力するとともに、そのパターン信号の
パターン発生アドレス信号を一致検出回路２３、２４に
出力する。そして、一致検出回路２３は、記憶回路２１
から入力される電源電流取得開始アドレス信号とパター
ン発生アドレス信号とが一致した時に、フリップフロッ
プ６のＳ端子に検出信号を入力し、一致検出回路２４
は、記憶回路から入力される電源電流取得終了アドレス
信号とパターン発生アドレス信号とが一致した時に、フ
リップフロップ６のＲ端子に検出信号を入力する。

【００５４】そのため、フリップフロップ６は、Ｓ端子
に検出信号が入力されてから、Ｒ端子に検出信号が入力
されるまでの間、すなわち、パターン発生アドレス信号
が電源電流取得開始アドレス信号と一致してから電源電
流取得終了アドレス信号と一致するまでの間、ＡＮＤゲ
ート７に「１」を出力する。そして、ＡＮＤゲート７
は、フリップフロップ６から「１」が入力されている間
のみ、サンプリングクロック発生回路５から入力される
クロック信号をＡＤ変換器８に出力し、ＡＤ変換器８
は、ＡＮＤゲート７からクロック信号が入力されている
間のみ、電圧発生／電流検出回路４から入力される電流
信号をデジタル信号に変換して、記憶回路９に出力す
る。

【００５５】記憶回路９は、ＡＤ変換器８から入力され
るデジタル信号に変換された電流信号を高速演算回路１
０に出力し、高速演算回路１０は、その電流信号の周波
数分析を行ない、その分析結果を制御用処理装置１に出
力する。そして、制御用処理装置１は、分析結果に基づ
き被測定試料３の良否を判定する。

【００５６】したがって、電源電流取得開始アドレスと
電源電流取得終了アドレスとにより指定されたパターン
信号部分による被測定試料３の電源電流変動についての
周波数分析を行なうことができる。そのため、例えば、
パターン信号の先頭に被測定試料３を初期化するための
パターンを含めなければならない場合においても、その
初期化するためのパターン部分を除いた試験パターン信
号による被測定試料３の電源電流変動のみを周波数分析
することができる。その結果、ＩＣ試験にかかるプログ
ラムの開発も容易に行なうことができる。

【００５７】また、記憶回路２１、２２は、それぞれ複
数の電源電流取得開始アドレス、または電源電流取得終
了アドレスを記憶することができるため、パターン信号
を一回発生させるだけで、そのパターン信号に含まれる
複数の試験に必要なパターン信号部分による被測定試料
３の電源電流変動の周波数分析をすることができる。

【００５８】そのため、例えば、被測定試料３の初期化
のためのパターンと試験に必要なパターンとをｎ回連続
させた１つのパターン信号を１回発生させるだけで、試
験パターン部分による電流信号のみをｎ回分記憶回路９
に記憶させることができるため、ノイズ成分を除去する
ために、ｎ回分の電流信号の平均を取るような場合でも
被測定試料３に入力するパターン信号を変更する必要が
なく、より容易に被測定試料３の電源電流の周波数分析
による良否判定を行なうことができる。

【００５９】また、例えば、被測定試料３の各回路ブロ
ック毎にパターン信号を変更しなければならない場合に
おいても、各回路ブロックに応じたパターン信号を含む
パターン信号を１回発生させるだけで、各回路ブロック
毎に異なるパターン信号に応じた電流信号をそれぞれ記
憶回路９に記憶させることができるため、被測定試料３
に入力するパターン信号を変更することなく、より容易
に被測定試料３の電源電流の周波数分析による良否判定
を行なうことができる。

【００６０】なお、サンプリングクロック発生回路５か
ら出力されるクロック信号の周波数は、例えば、被測定
試料３としてのＩＣの仕様や試験条件等により適宜変更
可能であり、その他細部の構成についても本発明の趣旨
を逸脱しない範囲で適宜変更可能である。

【００６１】

【発明の効果】請求項１、２、４、及び５記載の発明に
よれば、ＩＣに入力されるパターン信号の内、開始アド
レス及び終了アドレスにより指定されたパターンに応じ
たＩＣの電源電流の周波数分析を行なうことができる。
そのため、例えば、ＩＣに入力するパターン信号の先頭
にＩＣを初期化するためのパターンを含めなければなら
ない場合においても、その初期化するためのパターン部
分を除いた試験パターン部分に応じたＩＣの電源電流変
動のみを周波数分析することができるため、ＩＣに入力
するパターン信号を変更する必要がなく、より容易に試
験を行なうことができ、テストプログラムの開発も容易
に行なうことができる。

【００６２】請求項３、及び６記載の発明によれば、パ
ターン信号に複数の試験に必要なパターン信号部分が含
まれる場合であっても、その複数のパターン信号部分を
指定し、その試験に必要なパターン信号部分によるＩＣ
の電源電流を記憶して、周波数分析をすることができ
る。

【００６３】そのため、例えば、ＩＣを構成する各回路
ブロック毎にパターン信号を変更しなければならない場
合においても、各回路ブロックに応じたパターン信号を
全て含むパターン信号をＩＣに１回入力するだけで、各
回路ブロック毎に異なるパターン信号に応じた電源電流
をそれぞれ記憶し、周波数分析による良否判定を行なう
ことができるため、ＩＣに入力するパターン信号を変更
することなく、より容易に試験を行なうことができる。

【００６４】また、例えば、同一試験パターンによる電
源電流を複数記憶して、それらの電源電流の平均を取る
ことにより検出される電源電流のノイズ成分を除去して
から周波数分析を行なうような場合であっても、ＩＣの
初期化のためのパターンと試験に必要なパターンとを複
数回連続させた１つのパターン信号をＩＣに１回入力す
るだけで、試験パターン部分による電源電流のみを複数
記憶することができるため、ＩＣに入力するパターン信
号を変更することなく、より容易に試験を行なうことが
できる。

【図面の簡単な説明】

【図１】本発明を適用した一実施の形態としてのＩＣテ
スタ１００の概略構成を示すブロック図である。

【図２】従来のＩＣテスタの概略構成を示すブロック図
である。

【符号の説明】

１００ ＩＣテスタ １ 制御用処理装置 ２ パターン発生器 ３ 被測定試料 ４ 電圧発生／電流検出回路 ５ サンプリングクロック発生回路 ６ フリップフロップ ７ ＡＮＤゲート ８ ＡＤ変換器 ９ 記憶回路 １０ 高速演算回路 ２１、２２ 記憶回路 ２３、２４ 一致検出回路 ２５ 記憶回路制御装置

Claims (6)

【特許請求の範囲】
1. 【請求項１】被測定試料であるＩＣに入力される試験パ
   ターン信号に応じて変動する電源電流の周波数分析をし
   て、ＩＣを試験するＩＣテスタにおいて、 ＩＣに入力されるパターン信号の内、試験に必要なパタ
   ーンの開始アドレス及び終了アドレスを記憶するパター
   ンアドレス記憶手段と、 前記パターンアドレス記憶手段に記憶された開始アドレ
   ス及び終了アドレスにより指定されるパターンがＩＣに
   入力されている間に検出される電源電流のみを記憶する
   電源電流記憶手段と、 この電源電流記憶手段に記憶された電源電流の周波数分
   析を行なう周波数分析手段と、 この周波数分析手段による分析結果に基づきＩＣの良否
   を判定する判定手段と、 を備えることを特徴とするＩＣテスタ。
2. 【請求項２】ＩＣに、現在入力されているパターンのア
   ドレス信号を発生するパターンアドレス発生手段と、 このパターンアドレス発生手段により発生されたアドレ
   ス信号と前記パターンアドレス記憶手段に記憶された開
   始アドレス及び終了アドレスとの一致を検出する検出手
   段と、を更に備え、 前記電源電流記憶手段は、前記検出手段により前記アド
   レス信号と前記開始アドレスとの一致が検出されてか
   ら、前記検出手段により前記アドレス信号と前記終了ア
   ドレスとの一致が検出されるまでに検出される電源電流
   のみを記憶することを特徴とする請求項１記載のＩＣテ
   スタ。
3. 【請求項３】前記パターンアドレス記憶手段は、複数の
   開始アドレス及び終了アドレスを記憶することを特徴と
   する請求項１または２記載のＩＣテスタ。
4. 【請求項４】被測定試料であるＩＣに入力される試験パ
   ターン信号に応じて変動する電源電流の周波数分析をし
   て、ＩＣを試験するＩＣ試験方法において、 ＩＣに入力されるパターン信号の内、試験に必要なパタ
   ーンの開始アドレス及び終了アドレスを記憶するパター
   ンアドレス記憶工程と、 前記パターンアドレス記憶工程において記憶された開始
   アドレス及び終了アドレスにより指定されるパターンが
   ＩＣに入力されている間に検出される電源電流のみを記
   憶する電源電流記憶工程と、 この電源電流記憶工程において記憶された電源電流の周
   波数分析を行なう周波数分析工程と、 この周波数分析工程による分析結果に基づきＩＣの良否
   を判定する判定工程と、 を含むことを特徴とするＩＣ試験方法。
5. 【請求項５】ＩＣに現在入力されているパターンのアド
   レス信号を発生するパターンアドレス発生工程と、 このパターンアドレス発生工程により発生されたアドレ
   ス信号と前記パターンアドレス記憶工程において記憶さ
   れた開始アドレス及び終了アドレスとの一致を検出する
   検出工程と、を更に含み、 前記電源電流記憶工程は、前記検出工程により前記アド
   レス信号と前記開始アドレスとの一致が検出されてか
   ら、前記検出工程により前記アドレス信号と前記終了ア
   ドレスとの一致が検出されるまでに検出される電源電流
   のみを記憶することを特徴とする請求項４記載のＩＣ試
   験方法。
6. 【請求項６】前記パターンアドレス記憶工程は、複数の
   開始アドレス及び終了アドレスを記憶することを特徴と
   する請求項４または５記載のＩＣ試験方法。