JP2003161766A - 半導体集積回路試験装置 - Google Patents
半導体集積回路試験装置Info
- Publication number
- JP2003161766A JP2003161766A JP2001360003A JP2001360003A JP2003161766A JP 2003161766 A JP2003161766 A JP 2003161766A JP 2001360003 A JP2001360003 A JP 2001360003A JP 2001360003 A JP2001360003 A JP 2001360003A JP 2003161766 A JP2003161766 A JP 2003161766A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- semiconductor integrated
- circuit
- integrated circuit
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 被測定対象に対して試験パターンを印加して
いるか否かに拘わらず、任意のタイミングで被測定対象
の電源電流の周波数特性を測定することができる半導体
集積回路試験装置を提供する。 【解決手段】 パターン発生器１８は被測定デバイス３
０に印加する試験パターンを発生し、試験パターンを発
生している間はＲＳフリップフロップ１９をセット状態
にする。タイミング発生器１６は、制御用処理装置１０
によって設定された任意のタイミングでＲＳフリップ１
７をセット状態にする。ＲＳフリップフロップ１７，１
９の出力端はＯＲ回路２０の入力端に接続され、ＯＲ回
路２０の出力端はＡＮＤ回路２２に接続されている。よ
って、任意のタイミングでサンプリングクロックＣＬＫ
２をＡ／Ｄ変換器１３に供給して電流検出回路１２の検
出信号Ｓ１をサンプリングすることができる。
いるか否かに拘わらず、任意のタイミングで被測定対象
の電源電流の周波数特性を測定することができる半導体
集積回路試験装置を提供する。 【解決手段】 パターン発生器１８は被測定デバイス３
０に印加する試験パターンを発生し、試験パターンを発
生している間はＲＳフリップフロップ１９をセット状態
にする。タイミング発生器１６は、制御用処理装置１０
によって設定された任意のタイミングでＲＳフリップ１
７をセット状態にする。ＲＳフリップフロップ１７，１
９の出力端はＯＲ回路２０の入力端に接続され、ＯＲ回
路２０の出力端はＡＮＤ回路２２に接続されている。よ
って、任意のタイミングでサンプリングクロックＣＬＫ
２をＡ／Ｄ変換器１３に供給して電流検出回路１２の検
出信号Ｓ１をサンプリングすることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路試
験装置に係り、特に被測定対象としての半導体集積回路
に供給される電源電流の周波数特性を解析して、その良
品・不良品を判断する半導体集積回路試験装置に関す
る。
験装置に係り、特に被測定対象としての半導体集積回路
に供給される電源電流の周波数特性を解析して、その良
品・不良品を判断する半導体集積回路試験装置に関す
る。
【０００２】
【従来の技術】半導体集積回路試験装置（いわゆる、Ｉ
Ｃテスタ）は、周知のように被測定対象としての半導体
集積回路に対して試験パターンを印加したときに得られ
る信号と予め定められた期待値とを比較して、パス・フ
ェイルを判定することにより半導体集積回路の良品・不
良品を試験するものである。近年の半導体集積回路の多
機能化に伴って種々の観点から試験するため、上記の試
験のみならず電源電流の周波数解析を行って、半導体集
積回路の良品・不良品を判断する半導体集積回路試験装
置が案出されている。
Ｃテスタ）は、周知のように被測定対象としての半導体
集積回路に対して試験パターンを印加したときに得られ
る信号と予め定められた期待値とを比較して、パス・フ
ェイルを判定することにより半導体集積回路の良品・不
良品を試験するものである。近年の半導体集積回路の多
機能化に伴って種々の観点から試験するため、上記の試
験のみならず電源電流の周波数解析を行って、半導体集
積回路の良品・不良品を判断する半導体集積回路試験装
置が案出されている。
【０００３】図２は、従来の半導体集積回路試験装置の
概略構成を示すブロック図である。図２に示したよう
に、従来の半導体集積回路試験装置は、制御用処理装置
５０、電圧発生回路５１、電流検出回路５２、Ａ／Ｄ変
換器５３、記憶回路５４、高速演算回路５５、パターン
発生器５６、ＲＳフリップフロップ５７、サンプリング
クロック発生回路５８、及びＡＮＤ回路５９を含んで構
成される。
概略構成を示すブロック図である。図２に示したよう
に、従来の半導体集積回路試験装置は、制御用処理装置
５０、電圧発生回路５１、電流検出回路５２、Ａ／Ｄ変
換器５３、記憶回路５４、高速演算回路５５、パターン
発生器５６、ＲＳフリップフロップ５７、サンプリング
クロック発生回路５８、及びＡＮＤ回路５９を含んで構
成される。
【０００４】制御用処理装置５０は、装置の全体的な動
作を制御する。具体的な例を挙げると、バスＢに接続さ
れた電圧発生回路５１に対して被測定デバイス７０に印
加する電圧値を設定し、パターン発生器５６に対して被
測定デバイス７０に印加する試験パターンの発生及び停
止のタイミングを制御し、サンプリングクロック発生回
路５８に対して電流検出回路５２で検出された検出信号
Ｓ５０をＡ／Ｄ変換器５３でサンプリングするためのサ
ンプリングクロックＣＬＫ１を発生させる。
作を制御する。具体的な例を挙げると、バスＢに接続さ
れた電圧発生回路５１に対して被測定デバイス７０に印
加する電圧値を設定し、パターン発生器５６に対して被
測定デバイス７０に印加する試験パターンの発生及び停
止のタイミングを制御し、サンプリングクロック発生回
路５８に対して電流検出回路５２で検出された検出信号
Ｓ５０をＡ／Ｄ変換器５３でサンプリングするためのサ
ンプリングクロックＣＬＫ１を発生させる。
【０００５】電圧発生回路５１は、電流検出回路５２を
介して被測定デバイス７０に接続され、制御用処理装置
５０によって設定された電圧を被測定デバイス７０に供
給する。電流検出回路５２は、電圧発生回路５１と被測
定デバイス７０との間に流れる電流を検出し、検出信号
Ｓ５０をＡ／Ｄ変換器５３に出力する。
介して被測定デバイス７０に接続され、制御用処理装置
５０によって設定された電圧を被測定デバイス７０に供
給する。電流検出回路５２は、電圧発生回路５１と被測
定デバイス７０との間に流れる電流を検出し、検出信号
Ｓ５０をＡ／Ｄ変換器５３に出力する。
【０００６】パターン発生器５６は、制御用処理装置５
０で設定されたタイミングで試験パターンを発生し、設
定されたタイミングで発生している試験パターンの発生
を停止する。尚、パターン発生器５６が発生した試験パ
ターンは、図示せぬ信号線を介して被試験デバイス７０
に印加される。また、パターン発生器５６は、試験パタ
ーンの発生を開始する際に発生開始信号Ｓ６１を出力
し、試験パターンの発生を停止する際に発生終了信号Ｓ
６２を出力する。発生開始信号Ｓ６１及び発生終了信号
Ｓ６２は、ＲＳフリップフロップ５７のＳ（セット）入
力端及びＲ（リセット）入力端にそれぞれ出力される。
０で設定されたタイミングで試験パターンを発生し、設
定されたタイミングで発生している試験パターンの発生
を停止する。尚、パターン発生器５６が発生した試験パ
ターンは、図示せぬ信号線を介して被試験デバイス７０
に印加される。また、パターン発生器５６は、試験パタ
ーンの発生を開始する際に発生開始信号Ｓ６１を出力
し、試験パターンの発生を停止する際に発生終了信号Ｓ
６２を出力する。発生開始信号Ｓ６１及び発生終了信号
Ｓ６２は、ＲＳフリップフロップ５７のＳ（セット）入
力端及びＲ（リセット）入力端にそれぞれ出力される。
【０００７】ＲＳフリップフロップ５７の出力端はＡＮ
Ｄ回路５９の一端に接続されており、ＡＮＤ回路５９の
他端にはサンプリングクロック発生回路５８の出力端が
接続されている。ＲＳフリップフロップ５７は、サンプ
リングクロック発生回路５８からのサンプリングクロッ
ク信号ＣＬＫ１をＡ／Ｄ変換器５３に供給するか否かを
制御するために設けられる。
Ｄ回路５９の一端に接続されており、ＡＮＤ回路５９の
他端にはサンプリングクロック発生回路５８の出力端が
接続されている。ＲＳフリップフロップ５７は、サンプ
リングクロック発生回路５８からのサンプリングクロッ
ク信号ＣＬＫ１をＡ／Ｄ変換器５３に供給するか否かを
制御するために設けられる。
【０００８】Ａ／Ｄ変換器５３は、ＡＮＤ回路５９から
のサンプリングクロックＣＬＫ２が供給されている間、
つまりパターン発生器５６が被試験デバイス７０に対し
て試験パターンを供給している間のみ電流検出回路５２
から出力される検出信号Ｓ５０のサンプリングを行い、
サンプリングした信号を記憶回路５４に記憶する。高速
演算回路５５は、記憶回路５４に記憶されている信号を
読み出してフーリエ変換し、電流検出回路５２で検出さ
れた電源電流の周波数特性の解析を行う。高速変算回路
５５の周波数特性の解析結果は、制御用処理装置５０に
出力されて被測定デバイス７０の良品・不良品が判断さ
れる。
のサンプリングクロックＣＬＫ２が供給されている間、
つまりパターン発生器５６が被試験デバイス７０に対し
て試験パターンを供給している間のみ電流検出回路５２
から出力される検出信号Ｓ５０のサンプリングを行い、
サンプリングした信号を記憶回路５４に記憶する。高速
演算回路５５は、記憶回路５４に記憶されている信号を
読み出してフーリエ変換し、電流検出回路５２で検出さ
れた電源電流の周波数特性の解析を行う。高速変算回路
５５の周波数特性の解析結果は、制御用処理装置５０に
出力されて被測定デバイス７０の良品・不良品が判断さ
れる。
【０００９】ここで、電源電流の周波数成分を見ただけ
では被測定デバイス７０の良品・不良品を判断すること
はできない。このため、予め被測定デバイス７０の複数
のサンプルに対して試験を行って、不良品となるサンプ
ルの電源電流の周波数特性の傾向を求めておく。制御用
処理装置５０は、高速演算回路５５から出力された周波
数特性の解析結果が、予め求めた周波数特性の傾向と同
様であるか否かを判断して被測定デバイス７０の良品・
不良品を判断する。
では被測定デバイス７０の良品・不良品を判断すること
はできない。このため、予め被測定デバイス７０の複数
のサンプルに対して試験を行って、不良品となるサンプ
ルの電源電流の周波数特性の傾向を求めておく。制御用
処理装置５０は、高速演算回路５５から出力された周波
数特性の解析結果が、予め求めた周波数特性の傾向と同
様であるか否かを判断して被測定デバイス７０の良品・
不良品を判断する。
【００１０】
【発明が解決しようとする課題】ところで、図２に示し
た従来の半導体集積回路試験装置は、その構成上、被測
定デバイス７０の電源電流の周波数特性の解析を行うこ
とができるのは、パターン発生器５６から被測定デバイ
ス７０に試験パターンが出力されている期間のみに限定
されていた。
た従来の半導体集積回路試験装置は、その構成上、被測
定デバイス７０の電源電流の周波数特性の解析を行うこ
とができるのは、パターン発生器５６から被測定デバイ
ス７０に試験パターンが出力されている期間のみに限定
されていた。
【００１１】近年、種々の観点からの被測定デバイス７
０の試験が要求されていることは前述した通りである
が、被測定デバイス７０に試験パターンを印加しない状
態においても、電源電流の周波数特性を得たいという要
求が高まっている。例えば、被測定デバイス７０の電源
をオンした時点、又は、オフした時点に流れる電源電流
の周波数特性の解析を行って、被測定デバイスの良品・
不良品の判定を行いたいという要求がある。
０の試験が要求されていることは前述した通りである
が、被測定デバイス７０に試験パターンを印加しない状
態においても、電源電流の周波数特性を得たいという要
求が高まっている。例えば、被測定デバイス７０の電源
をオンした時点、又は、オフした時点に流れる電源電流
の周波数特性の解析を行って、被測定デバイスの良品・
不良品の判定を行いたいという要求がある。
【００１２】本発明は上記事情に鑑みてなされたもので
あり、被測定対象に対して試験パターンを印加している
か否かに拘わらず、任意のタイミングで被測定対象の電
源電流の周波数特性を測定することができる半導体集積
回路試験装置を提供することを目的とする。
あり、被測定対象に対して試験パターンを印加している
か否かに拘わらず、任意のタイミングで被測定対象の電
源電流の周波数特性を測定することができる半導体集積
回路試験装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体集積回路試験装置は、試験パターン
を被測定対象（３０）に印加して、当該被測定対象（３
０）の試験を行う半導体集積回路試験装置において、前
記被測定対象（３０）の電源電流を検出する電源電流検
出部（１２）と、供給されるサンプリングクロック（Ｃ
ＬＫ２）のタイミングで前記電源電流検出部（１２）の
検出結果をサンプリングするサンプリング部（１３）
と、前記試験パターンの発生如何に拘わらず、任意のタ
イミングで前記サンプリングクロック（ＣＬＫ２）を前
記サンプリング部（１３）に供給する供給部（１６〜２
２）と、前記サンプリング部（１３）でサンプリングさ
れた信号に基づいて、前記電源電流の周波数特性を解析
する解析部（１５）とを備えることを特徴としている。
この発明によれば、電源電流の検出結果をサンプリング
するサンプリングに対して、試験パターンの発生如何に
拘わらず任意のタイミングで供給するサンプリングクロ
ックを供給することができるため、被測定対象に対して
試験パターンを印加しているか否かに拘わらず、任意の
タイミングで被測定対象の電源電流の周波数特性を測定
することができる。また、本発明の半導体集積回路試験
装置は、前記サンプリング部（１３）でサンプリングさ
れた信号を記憶する記憶部（１４）を更に備え、前記解
析部（１５）は、前記記憶部（１４）に記憶された信号
を読み出して、前記電源電流の周波数特性を解析するこ
とを特徴としている。また、本発明の半導体集積回路試
験装置は、前記解析部（１５）が、前記記憶部（１４）
に記憶された任意の信号を読み出して前記電源電流の周
波数特性の解析を行うことを特徴としている。また、本
発明の半導体集積回路試験装置は、前記供給部（１６〜
２２）が前記サンプリングクロック（ＣＬＫ２）を前記
サンプリング部（１３）に供給するタイミングを設定す
る設定部（１０）を更に備えることを特徴としている。
また、本発明の半導体集積回路試験装置は、前記供給部
（１６〜２２）が、前記サンプリングクロック（ＣＬＫ
２）を発生するサンプリングクロック発生部（２１）
と、前記サンプリングクロック発生部（２１）と前記サ
ンプリング部（１３）との間に設けられたゲート部（２
２）と、前記設定部（１０）で設定されたタイミング又
は前記試験パターンを発生するタイミングで前記ゲート
部（２２）の開閉状態を制御する制御部（１６〜２０）
とを含むことを特徴としている。更に、本発明の半導体
集積回路試験装置は、前記解析部（１５）の解析結果に
応じて、前記被測定対象（３０）の良品・不良品を判断
する判断部（１０）を有することを特徴としている。
に、本発明の半導体集積回路試験装置は、試験パターン
を被測定対象（３０）に印加して、当該被測定対象（３
０）の試験を行う半導体集積回路試験装置において、前
記被測定対象（３０）の電源電流を検出する電源電流検
出部（１２）と、供給されるサンプリングクロック（Ｃ
ＬＫ２）のタイミングで前記電源電流検出部（１２）の
検出結果をサンプリングするサンプリング部（１３）
と、前記試験パターンの発生如何に拘わらず、任意のタ
イミングで前記サンプリングクロック（ＣＬＫ２）を前
記サンプリング部（１３）に供給する供給部（１６〜２
２）と、前記サンプリング部（１３）でサンプリングさ
れた信号に基づいて、前記電源電流の周波数特性を解析
する解析部（１５）とを備えることを特徴としている。
この発明によれば、電源電流の検出結果をサンプリング
するサンプリングに対して、試験パターンの発生如何に
拘わらず任意のタイミングで供給するサンプリングクロ
ックを供給することができるため、被測定対象に対して
試験パターンを印加しているか否かに拘わらず、任意の
タイミングで被測定対象の電源電流の周波数特性を測定
することができる。また、本発明の半導体集積回路試験
装置は、前記サンプリング部（１３）でサンプリングさ
れた信号を記憶する記憶部（１４）を更に備え、前記解
析部（１５）は、前記記憶部（１４）に記憶された信号
を読み出して、前記電源電流の周波数特性を解析するこ
とを特徴としている。また、本発明の半導体集積回路試
験装置は、前記解析部（１５）が、前記記憶部（１４）
に記憶された任意の信号を読み出して前記電源電流の周
波数特性の解析を行うことを特徴としている。また、本
発明の半導体集積回路試験装置は、前記供給部（１６〜
２２）が前記サンプリングクロック（ＣＬＫ２）を前記
サンプリング部（１３）に供給するタイミングを設定す
る設定部（１０）を更に備えることを特徴としている。
また、本発明の半導体集積回路試験装置は、前記供給部
（１６〜２２）が、前記サンプリングクロック（ＣＬＫ
２）を発生するサンプリングクロック発生部（２１）
と、前記サンプリングクロック発生部（２１）と前記サ
ンプリング部（１３）との間に設けられたゲート部（２
２）と、前記設定部（１０）で設定されたタイミング又
は前記試験パターンを発生するタイミングで前記ゲート
部（２２）の開閉状態を制御する制御部（１６〜２０）
とを含むことを特徴としている。更に、本発明の半導体
集積回路試験装置は、前記解析部（１５）の解析結果に
応じて、前記被測定対象（３０）の良品・不良品を判断
する判断部（１０）を有することを特徴としている。
【００１４】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による半導体集積回路試験装置について詳細に
説明する。図１は、本発明の一実施形態による半導体集
積回路試験装置の概略構成を示すブロック図である。図
１に示したように、本実施形態の半導体集積回路試験装
置は、制御用処理装置１０、電圧発生回路１１、電流検
出回路１２、Ａ／Ｄ変換器１３、記憶回路１４、高速演
算回路１５、タイミング発生器１６、ＲＳフリップフロ
ップ１７、パターン発生器１８、ＲＳフリップフロップ
１９、ＯＲ回路２０、サンプリングクロック発生回路２
１、及びＡＮＤ回路２２を含んで構成される。
実施形態による半導体集積回路試験装置について詳細に
説明する。図１は、本発明の一実施形態による半導体集
積回路試験装置の概略構成を示すブロック図である。図
１に示したように、本実施形態の半導体集積回路試験装
置は、制御用処理装置１０、電圧発生回路１１、電流検
出回路１２、Ａ／Ｄ変換器１３、記憶回路１４、高速演
算回路１５、タイミング発生器１６、ＲＳフリップフロ
ップ１７、パターン発生器１８、ＲＳフリップフロップ
１９、ＯＲ回路２０、サンプリングクロック発生回路２
１、及びＡＮＤ回路２２を含んで構成される。
【００１５】制御用処理装置１０は、装置の全体的な動
作を制御する。具体的な例を挙げると、バスＢに接続さ
れた電圧発生回路１１に対して被測定デバイス３０に印
加する電圧値を設定し、タイミング発生器１６に対して
Ａ／Ｄ変換器１３に供給するサンプリングクロックＣＬ
Ｋ２の供給及び停止のタイミングを設定し、パターン発
生器１８に対して被測定デバイス３０に印加する試験パ
ターンの発生及び停止のタイミングを設定し、サンプリ
ングクロック発生回路２１に対して電流検出回路１２で
検出された検出信号Ｓ１をＡ／Ｄ変換器１３でサンプリ
ングするためのサンプリングクロックＣＬＫ１を発生さ
せる。また、制御用処理装置１０は、高速演算回路１５
が行った電源電流の周波数特性の解析結果に基づいて、
被測定デバイス３０の良品・不良品を判断する。
作を制御する。具体的な例を挙げると、バスＢに接続さ
れた電圧発生回路１１に対して被測定デバイス３０に印
加する電圧値を設定し、タイミング発生器１６に対して
Ａ／Ｄ変換器１３に供給するサンプリングクロックＣＬ
Ｋ２の供給及び停止のタイミングを設定し、パターン発
生器１８に対して被測定デバイス３０に印加する試験パ
ターンの発生及び停止のタイミングを設定し、サンプリ
ングクロック発生回路２１に対して電流検出回路１２で
検出された検出信号Ｓ１をＡ／Ｄ変換器１３でサンプリ
ングするためのサンプリングクロックＣＬＫ１を発生さ
せる。また、制御用処理装置１０は、高速演算回路１５
が行った電源電流の周波数特性の解析結果に基づいて、
被測定デバイス３０の良品・不良品を判断する。
【００１６】電圧発生回路１１は、電流検出回路１２を
介して被測定デバイス３０に接続されており、制御用処
理装置１０によって設定された電圧を被測定デバイス３
０に供給する。電流検出回路１２は、被測定デバイス３
０とに流れる電源電流を検出し、検出信号Ｓ１をＡ／Ｄ
変換器１３に出力する。
介して被測定デバイス３０に接続されており、制御用処
理装置１０によって設定された電圧を被測定デバイス３
０に供給する。電流検出回路１２は、被測定デバイス３
０とに流れる電源電流を検出し、検出信号Ｓ１をＡ／Ｄ
変換器１３に出力する。
【００１７】タイミング発生器１６は、被測定デバイス
３０に試験パターンが印加されているか否かに拘わら
ず、任意のタイミングで被測定デバイス３０の電源電流
の周波数解析を可能とするためのものであり、サンプリ
ングクロックＣＬＫ２をＡ／Ｄ変換器１３に供給するタ
イミングで発生開始信号Ｓ１１を出力し、停止するタイ
ミングで発生終了信号Ｓ１２を出力する。発生開始信号
Ｓ１１及び発生終了信号Ｓ１２は、ＲＳフリップフロッ
プ１７のＳ（セット）入力端及びＲ（リセット）入力端
にそれぞれ出力される。
３０に試験パターンが印加されているか否かに拘わら
ず、任意のタイミングで被測定デバイス３０の電源電流
の周波数解析を可能とするためのものであり、サンプリ
ングクロックＣＬＫ２をＡ／Ｄ変換器１３に供給するタ
イミングで発生開始信号Ｓ１１を出力し、停止するタイ
ミングで発生終了信号Ｓ１２を出力する。発生開始信号
Ｓ１１及び発生終了信号Ｓ１２は、ＲＳフリップフロッ
プ１７のＳ（セット）入力端及びＲ（リセット）入力端
にそれぞれ出力される。
【００１８】また、パターン発生器１８は、制御用処理
装置１０で設定されたタイミングで試験パターンを発生
し、設定されたタイミングで発生している試験パターン
の発生を停止する。尚、パターン発生器１８が発生した
試験パターンは、図示せぬ信号線を介して被試験デバイ
ス３０に印加される。このパターン発生器１８は、試験
パターンの発生を開始する際に発生開始信号Ｓ２１を出
力し、試験パターンの発生を停止する際に発生終了信号
Ｓ２２を出力する。発生開始信号Ｓ２１及び発生終了信
号Ｓ２２は、ＲＳフリップフロップ１９のＳ入力端及び
Ｒ入力端にそれぞれ出力される。
装置１０で設定されたタイミングで試験パターンを発生
し、設定されたタイミングで発生している試験パターン
の発生を停止する。尚、パターン発生器１８が発生した
試験パターンは、図示せぬ信号線を介して被試験デバイ
ス３０に印加される。このパターン発生器１８は、試験
パターンの発生を開始する際に発生開始信号Ｓ２１を出
力し、試験パターンの発生を停止する際に発生終了信号
Ｓ２２を出力する。発生開始信号Ｓ２１及び発生終了信
号Ｓ２２は、ＲＳフリップフロップ１９のＳ入力端及び
Ｒ入力端にそれぞれ出力される。
【００１９】ＲＳフリップフロップ１７の出力端及びＲ
Ｓフリップフロップ１９の出力端は、それぞれＯＲ回路
２０の入力端に接続されており、ＯＲ回路２０の出力端
はＡＮＤ回路２の一方の入力端に接続されている。ま
た、ＡＮＤ回路２２の他端にはサンプリングクロック発
生回路２１の出力端が接続されている。よって、タイミ
ング発生器１６から発生開始信号Ｓ１１が出力されてＲ
Ｓフリップフロップ１７がセット状態にある場合、パタ
ーン発生器１８から発生開始信号Ｓ２１が出力されてＲ
Ｓフリップフロップ１９がセット状態にある場合、又は
ＲＳフリップフロップ１７，１９が共にセット状態にあ
る場合に、ＡＮＤ回路２２が開状態となり、サンプリン
グクロック発生回路２１から出力されるサンプリングク
ロックＣＬＫ１がＡＮＤ回路２２を介してサンプリング
クロックＣＬＫ２としてＡ／Ｄ変換器１３に供給され
る。
Ｓフリップフロップ１９の出力端は、それぞれＯＲ回路
２０の入力端に接続されており、ＯＲ回路２０の出力端
はＡＮＤ回路２の一方の入力端に接続されている。ま
た、ＡＮＤ回路２２の他端にはサンプリングクロック発
生回路２１の出力端が接続されている。よって、タイミ
ング発生器１６から発生開始信号Ｓ１１が出力されてＲ
Ｓフリップフロップ１７がセット状態にある場合、パタ
ーン発生器１８から発生開始信号Ｓ２１が出力されてＲ
Ｓフリップフロップ１９がセット状態にある場合、又は
ＲＳフリップフロップ１７，１９が共にセット状態にあ
る場合に、ＡＮＤ回路２２が開状態となり、サンプリン
グクロック発生回路２１から出力されるサンプリングク
ロックＣＬＫ１がＡＮＤ回路２２を介してサンプリング
クロックＣＬＫ２としてＡ／Ｄ変換器１３に供給され
る。
【００２０】Ａ／Ｄ変換器１３は、ＡＮＤ回路２２から
のサンプリングクロックＣＬＫ２が供給されている間、
電流検出回路１２から出力される検出信号Ｓ１をサンプ
リングし、サンプリングした信号を記憶回路１４に記憶
する。高速演算回路１５は、記憶回路１４に記憶されて
いる任意の信号を読み出してフーリエ変換し、電流検出
回路１２で検出された電源電流の周波数特性の解析を行
う。よって、記憶回路１４に記憶された信号から、特定
の時間に被測定デバイス３０に流れた電源電流の周波数
特性を求めることができる。高速変算回路１５の周波数
特性の解析結果は、制御用処理装置１０に出力されて被
測定デバイス３０の良品・不良品が判断される。尚、高
速演算回路１５がどの時点における電源電流の周波数特
性を解析するかは、制御用処理装置１０によって設定さ
れる。
のサンプリングクロックＣＬＫ２が供給されている間、
電流検出回路１２から出力される検出信号Ｓ１をサンプ
リングし、サンプリングした信号を記憶回路１４に記憶
する。高速演算回路１５は、記憶回路１４に記憶されて
いる任意の信号を読み出してフーリエ変換し、電流検出
回路１２で検出された電源電流の周波数特性の解析を行
う。よって、記憶回路１４に記憶された信号から、特定
の時間に被測定デバイス３０に流れた電源電流の周波数
特性を求めることができる。高速変算回路１５の周波数
特性の解析結果は、制御用処理装置１０に出力されて被
測定デバイス３０の良品・不良品が判断される。尚、高
速演算回路１５がどの時点における電源電流の周波数特
性を解析するかは、制御用処理装置１０によって設定さ
れる。
【００２１】図１と図２を比較すると分かるように、本
実施形態の半導体集積回路試験装置は、従来の半導体集
積回路試験装置の構成に、タイミング発生器１６、ＲＳ
フリップフロップ１７、及びＯＲ回路２０を追加して、
制御用処理装置１０がタイミング発生器１６の発生開始
信号Ｓ１１及び発生終了信号Ｓ１２の発生タイミングを
設定可能とすることにより、Ａ／Ｄ変換器１３に対して
サンプリングクロックＣＬＫ２を任意のタイミングで供
給可能に構成した点が主に異なる。
実施形態の半導体集積回路試験装置は、従来の半導体集
積回路試験装置の構成に、タイミング発生器１６、ＲＳ
フリップフロップ１７、及びＯＲ回路２０を追加して、
制御用処理装置１０がタイミング発生器１６の発生開始
信号Ｓ１１及び発生終了信号Ｓ１２の発生タイミングを
設定可能とすることにより、Ａ／Ｄ変換器１３に対して
サンプリングクロックＣＬＫ２を任意のタイミングで供
給可能に構成した点が主に異なる。
【００２２】以上の構成により、パターン発生器１８か
ら被測定デバイス３０に対して試験パターンが供給され
ている否かに拘わらず、タイミング発生器１６から発生
開始信号Ｓ１１が出力された後、発生終了信号Ｓ１２が
出力される迄の間、サンプリングクロックＣＬＫ２をＡ
／Ｄ変換器１３に供給することが可能となる。従って、
例えば、タイミング発生器１６に対して、発生開始信号
Ｓ１１の発生タイミングを電源投入直前に設定し、発生
終了信号Ｓ１２の発生タイミングを電源切断直後に設定
すれば、被測定デバイス３０の電源を投入する直前の時
点から被測定デバイス３０の電源を切断した直後までの
間の電源電流をサンプリングしてその信号を記憶回路１
４に記憶させることがでる。
ら被測定デバイス３０に対して試験パターンが供給され
ている否かに拘わらず、タイミング発生器１６から発生
開始信号Ｓ１１が出力された後、発生終了信号Ｓ１２が
出力される迄の間、サンプリングクロックＣＬＫ２をＡ
／Ｄ変換器１３に供給することが可能となる。従って、
例えば、タイミング発生器１６に対して、発生開始信号
Ｓ１１の発生タイミングを電源投入直前に設定し、発生
終了信号Ｓ１２の発生タイミングを電源切断直後に設定
すれば、被測定デバイス３０の電源を投入する直前の時
点から被測定デバイス３０の電源を切断した直後までの
間の電源電流をサンプリングしてその信号を記憶回路１
４に記憶させることがでる。
【００２３】高速演算回路１５は、前述したとおり、記
憶回路１４に記憶された任意の信号を読み出して周波数
解析を行うことができるため、例えば電流投入時点又は
電源切断時点のみの電源電流の周波数特性の解析を行う
ことができる。尚、電源投入時又は電源切断時における
電源電流の周波数特性の解析結果のみでは、被測定デバ
イス３０が良品であるか又は不良品であるかを判断する
ことはできない。
憶回路１４に記憶された任意の信号を読み出して周波数
解析を行うことができるため、例えば電流投入時点又は
電源切断時点のみの電源電流の周波数特性の解析を行う
ことができる。尚、電源投入時又は電源切断時における
電源電流の周波数特性の解析結果のみでは、被測定デバ
イス３０が良品であるか又は不良品であるかを判断する
ことはできない。
【００２４】このため、予め被測定デバイス３０の複数
のサンプルに対して電源投入時又は電源切断時における
試験を行って、不良品となるサンプルの電源電流の周波
数特性の傾向を求めておく。制御用処理装置１０は、高
速演算回路１５から出力された周波数特性の解析結果
が、予め求めた周波数特性の傾向と同様であるか否かを
判断して被測定デバイス３０の良品・不良品を判断す
る。
のサンプルに対して電源投入時又は電源切断時における
試験を行って、不良品となるサンプルの電源電流の周波
数特性の傾向を求めておく。制御用処理装置１０は、高
速演算回路１５から出力された周波数特性の解析結果
が、予め求めた周波数特性の傾向と同様であるか否かを
判断して被測定デバイス３０の良品・不良品を判断す
る。
【００２５】以上、本発明の一実施形態による試験プロ
グラム生成方法及び装置並びに半導体集積回路試験装置
について説明したが、本発明は上記実施形態に制限され
ることなく、本発明の範囲内で自由に変更が可能であ
る。
グラム生成方法及び装置並びに半導体集積回路試験装置
について説明したが、本発明は上記実施形態に制限され
ることなく、本発明の範囲内で自由に変更が可能であ
る。
【００２６】
【発明の効果】以上説明したように、本発明によれば、
電源電流の検出結果をサンプリングするサンプリングに
対して、試験パターンの発生如何に拘わらず任意のタイ
ミングで供給するサンプリングクロックを供給すること
ができるため、被測定対象に対して試験パターンを印加
しているか否かに拘わらず、任意のタイミングで被測定
対象の電源電流の周波数特性を測定することができると
いう効果がある。
電源電流の検出結果をサンプリングするサンプリングに
対して、試験パターンの発生如何に拘わらず任意のタイ
ミングで供給するサンプリングクロックを供給すること
ができるため、被測定対象に対して試験パターンを印加
しているか否かに拘わらず、任意のタイミングで被測定
対象の電源電流の周波数特性を測定することができると
いう効果がある。
【図１】 本発明の一実施形態による半導体集積回路試
験装置の概略構成を示すブロック図である。
験装置の概略構成を示すブロック図である。
【図２】 従来の半導体集積回路試験装置の概略構成を
示すブロック図である。
示すブロック図である。
１０ 制御用処理装置（設定部、判断部）
１２ 電流検出回路（電源電流検出部）
１３ Ａ／Ｄ変換器（サンプリング部）
１４ 記憶回路（記憶部）
１５ 高速演算回路（解析部）
１６ タイミング発生器（供給部、制御部）
１７ ＲＳフリップフロップ（供給部、制御部）
１８ パターン発生器（供給部、制御部）
１９ ＲＳフリップフロップ（供給部、制御部）
２０ ＯＲ回路（供給部、制御部）
２１ サンプリングクロック発生回路（供給部、
サンプリングクロック発生部） ２２ ＡＮＤ回路（供給部、ゲート部） ３０ 被測定デバイス（被試験対象） ＣＬＫ２ サンプリングクロック
サンプリングクロック発生部） ２２ ＡＮＤ回路（供給部、ゲート部） ３０ 被測定デバイス（被試験対象） ＣＬＫ２ サンプリングクロック
Claims (6)
- 【請求項１】 試験パターンを被測定対象に印加して、
当該被測定対象の試験を行う半導体集積回路試験装置に
おいて、 前記被測定対象の電源電流を検出する電源電流検出部
と、 供給されるサンプリングクロックのタイミングで前記電
源電流検出部の検出結果をサンプリングするサンプリン
グ部と、 前記試験パターンの発生如何に拘わらず、任意のタイミ
ングで前記サンプリングクロックを前記サンプリング部
に供給する供給部と、 前記サンプリング部でサンプリングされた信号に基づい
て、前記電源電流の周波数特性を解析する解析部とを備
えることを特徴とする半導体集積回路試験装置。 - 【請求項２】 前記サンプリング部でサンプリングされ
た信号を記憶する記憶部を更に備え、 前記解析部は、前記記憶部に記憶された信号を読み出し
て、前記電源電流の周波数特性を解析することを特徴と
する請求項１又は請求項２記載の半導体集積回路試験装
置。 - 【請求項３】 前記解析部は、前記記憶部に記憶された
任意の信号を読み出して前記電源電流の周波数特性の解
析を行うことを特徴とする請求項２記載の半導体集積回
路試験装置。 - 【請求項４】 前記供給部が前記サンプリングクロック
を前記サンプリング部に供給するタイミングを設定する
設定部を更に備えることを特徴とする請求項２又は請求
項３記載の半導体集積回路試験装置。 - 【請求項５】 前記供給部は、前記サンプリングクロッ
クを発生するサンプリングクロック発生部と、 前記サンプリングクロック発生部と前記サンプリング部
との間に設けられたゲート部と、 前記設定部で設定されたタイミング又は前記試験パター
ンを発生するタイミングで前記ゲート部の開閉状態を制
御する制御部とを含むことを特徴とする請求項４記載の
半導体集積回路試験装置。 - 【請求項６】 前記解析部の解析結果に応じて、前記被
測定対象の良品・不良品を判断する判断部を有すること
を特徴とする請求項１から請求項５の何れか一項に記載
の半導体集積回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360003A JP2003161766A (ja) | 2001-11-26 | 2001-11-26 | 半導体集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001360003A JP2003161766A (ja) | 2001-11-26 | 2001-11-26 | 半導体集積回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003161766A true JP2003161766A (ja) | 2003-06-06 |
Family
ID=19170899
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001360003A Withdrawn JP2003161766A (ja) | 2001-11-26 | 2001-11-26 | 半導体集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003161766A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006275700A (ja) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | 回路異常動作検出システム |
-
2001
- 2001-11-26 JP JP2001360003A patent/JP2003161766A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006275700A (ja) * | 2005-03-29 | 2006-10-12 | Fujitsu Ltd | 回路異常動作検出システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7483799B2 (en) | Method and apparatus for sampling a power supply current of an integrated circuit, and storage medium onto which is recorded a control program therefor | |
| US6246248B1 (en) | Tester for detecting an abnormal quiescent power supply current in a device under test | |
| JPH09211088A (ja) | Ｃｍｏｓ集積回路の故障検出方法及び装置 | |
| JP2001324552A (ja) | 電源電流測定ユニット及び半導体テストシステム | |
| JP3371865B2 (ja) | 集積回路の故障検査装置、故障検査方法、及び故障検査制御プログラムを記録した記録媒体 | |
| EP0990166B1 (en) | Integrated circuit tester including at least one quasi-autonomous test instrument | |
| US6351835B1 (en) | High speed LSI spectral analysis testing apparatus and method | |
| JP4970640B2 (ja) | スクリーニング方法、スクリーニング装置及び記録媒体 | |
| US20080232538A1 (en) | Test apparatus and electronic device | |
| JP2003161766A (ja) | 半導体集積回路試験装置 | |
| US6717428B1 (en) | Method and apparatus for detecting defects in a circuit using spectral analysis of transient power supply voltage | |
| JP2010511866A (ja) | 多層セラミックコンデンサ試験のための多点、多パラメータデータアクイジション | |
| JP3085284B2 (ja) | 電源電流のスペクトル観測方法及びその観測装置 | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| JPH03136261A (ja) | 半導体装置の直流電流・電圧特性の測定方法 | |
| US6445207B1 (en) | IC tester and IC test method | |
| JP3353288B2 (ja) | Ｌｓｉ試験装置 | |
| JP3169006B2 (ja) | 集積回路の故障検査装置及びその検査方法並びにその制御プログラムを記録した記録媒体 | |
| JP3609780B2 (ja) | ジッタ測定装置及び方法、並びにこのジッタ測定装置を備えた半導体集積回路試験装置 | |
| JP2008275411A (ja) | モニタリング装置 | |
| JP2004342161A (ja) | 半導体試験装置および方法 | |
| JP2004085469A (ja) | 半導体検査方法及び装置 | |
| JP2001056357A (ja) | Ｉｃテスタ、ｉｃテスタのテスト方法、及び記憶媒体 | |
| JP2004271274A (ja) | 半導体デバイス検査装置 | |
| JP2001296328A (ja) | 被測定装置に対する所定試験項目の試験装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050201 |