JP2004342161A

JP2004342161A - 半導体試験装置および方法

Info

Publication number: JP2004342161A
Application number: JP2003134541A
Authority: JP
Inventors: Shigeki Tanabe; 重樹田辺
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 2003-05-13
Filing date: 2003-05-13
Publication date: 2004-12-02

Abstract

【課題】半導体装置の選別を短時間に効率よく行うことができ、選別に要するコストを抑えることができる半導体試験装置および方法を提供すること。
【解決手段】テストパターン発生部２３０によりテストパターンを発生して被試験デバイスである半導体装置に供給し、この半導体装置を動作状態とする。このときの電源電流Ｉｄｄが電流計２１０で検出され、デジタイザ２２０でサンプリングされる。制御／判定部２６０は、デジタイザ２２０によりサンプリングされた電源電流Ｉｄｄの波形幅に基づき、この半導体装置１００の良否を判定する。即ち、電源電流Ｉｄｄの波形幅は、電源電流Ｉｄｄが所定電流値を横切る時刻を計時することにより得られ、この波形幅が所定値を超えているか否かにより半導体装置１００の良否が判定される。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置を選別するための半導体試験装置および方法に関する。
【０００２】
【従来の技術】
従来、集積回路が形成された半導体装置の検査工程において、良品と不良品の選別が行われている。この選別は、一般には、半導体装置の消費電流をテスタのＤＣユニットで測定し、この測定値が規格値内にあるか否かを判別することにより行われている。特に、ＣＭＯＳ構成された半導体装置については、静止時の電源電流が原理的にゼロになることを利用し、静止時電源電流Ｉｄｄｑを測定しており（特許文献１参照）、この静止時電源電流ＩｄｄｑもＤＣユニットを用いて測定される。また、近年では、半導体装置の動作速度の高速化に伴い、動作電流Ｉｄｄを高速フーリエ変換（ＦａｓｔＦｏｕｒｉｅｒＴｒａｎｓｆｏｒｍ）して高調波成分を分析することによっても選別が行われている。
【０００３】
【特許文献１】
特開２０００−４６８９６号公報（段落番号０００２〜０００３）
【０００４】
【発明が解決しようとする課題】
しかしながら、上述のＤＣユニットを用いる従来技術によれば、ＤＣユニットの測定値が安定するまで時間がかかるため、テスト時間を要し、選別に要するコストの上昇を招くという問題がある。また、高速フーリエ変換を用いる従来技術によれば、その変換処理に時間がかかるため、同様にテスト時間を要するという問題がある。
【０００５】
この発明は、上記事情に鑑みてなされたもので、半導体装置の選別を短時間に効率よく行うことができ、選別に要するコストを抑えることができる半導体試験装置および方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記課題を解決するため、この発明は以下の構成を有する。
即ち、請求項１に記載された発明に係る半導体試験装置は、テストパターンを発生して被試験デバイスである半導体装置に供給するテストパターン発生手段と、前記テストパターンに基づき動作する前記半導体装置の電源電流を測定する測定手段と、前記測定手段により測定された電源電流の波形幅に基づき前記半導体装置の良否を判定する判定手段と、を備える。
請求項２に記載された発明に係る半導体試験装置は、前記測定手段が、前記半導体装置の電源電流を検出する検出手段と、該検出手段で検出された電源電流を一定周期でサンプリングするサンプリング手段とを備え、前記判定手段が、前記サンプリング手段によりサンプリングされた電源電流が所定電流値を超える期間を求め、該期間と前記所定電流値に対して規定された所定値とを比較し、該比較の結果に基づき前記半導体装置の良否を判定することを特徴とする。
【０００７】
請求項３に記載された発明に係る半導体試験方法は、テストパターンを発生して被試験デバイスである半導体装置に供給する第１のステップと、前記テストパターンに基づき動作する前記半導体装置の電源電流を測定する第２のステップと、前記測定された電源電流の波形幅に基づき前記半導体装置の良否を判定する第４のステップと、を含む。
請求項４に記載された発明に係る半導体試験方法は、前記第２のステップで、前記半導体装置の電源電流を検出して該電源電流を一定周期でサンプリングし、前記第３のステップで、前記サンプリングされた電源電流が所定電流値を超える期間を求め、該期間と前記所定電流値に対して規定された所定値とを比較し、該比較の結果に基づき前記半導体装置の良否を判定することを特徴とする。
【０００８】
この発明の構成によれば、例えば半導体装置の電源電流が増えると、この電源電流の波形幅が大きくなる。従って、電流特性が電源電流の波形幅に反映される。ここで、パターン発生手段により発生されたテストパターンが半導体装置に供給され、この半導体装置が動作状態とされ、この時の半導体装置の電源電流が測定手段で測定される。この測定された電源電流の波形幅から、判定手段が半導体装置の良否を判定する。換言すると、測定された電源電流が所定電流値を超える期間に基づき半導体装置の良否が判定される。従って、半導体装置の選別を短時間に効率よく行うことができ、選別に要するコストを抑えることができる。
【０００９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態を説明する。
図１に、本発明に係る半導体試験装置２００の一実施形態を示す。同図において、半導体装置１００は、被試験デバイスであり、半導体チップをパッケージに実装して構成されたものである。半導体試験装置２００は、電流計２１０、デジタイザ２２０、テストパターン発生部２３０、比較部２４０、期待値発生部２５０、制御／判定部２６０、記憶部２６１、クロック発生部２７０、分周器２８０から構成され、記憶部２６１は制御／判定部２６０に内蔵されている。
【００１０】
ここで、電流計２１０は、半導体装置１００に対する電源ＶＤＤの供給経路上に介挿されており、この半導体装置１００の電源電流Ｉｄｄを検出するものである。電流計２１０で検出された電源電流Ｉｄｄの検出値はデジタイザ２２０に与えられる。デジタイザ２２０は、後述する分周器２８０から供給されるクロック信号ＣＬＫに基づき電源電流Ｉｄｄで検出された電源電流を一定周期でサンプリングするものであり、サンプリングした電源電流ＩｄｄをＡ／Ｄ変換して記憶する機能を備えている。これら電流計２１０およびデジタイザ２２０は半導体装置１００の電源電流Ｉｄｄを測定する測定手段として機能する。テストパターン発生部２３０は、電流試験条件で規定されるテストパターンを発生するテストパターン発生手段として機能するものであり、このテストパターンは半導体装置１００に供給される。比較部２４０は、ファンクションテストにおいて半導体装置１００の出力データと期待値とを比較するものである。この期待値はファンクション試験条件に従って期待値発生部２５０で発生される。
【００１１】
制御／判定部２６０は、電流試験時に電源電流Ｉｄｄの波形幅に基づき半導体装置１００の良否を判定する判定手段としての機能と、ファンクション試験に関する機能を有している。上述の電流特性やファンクションに関する試験結果は記憶部２６１に格納される。また、制御／判定部２６０は、クロック発生部２７０から出力されるクロック信号ＣＬＫのパルスをカウントするカウンタ（図示なし）を内蔵し、このパルスをカウントすることにより計時する機能を有している。クロック発生部２７０は基本クロック信号を発生するものである。この基本クロック信号は分周器２８０でＮ分の１（Ｎは２以上の自然数）に分周されてデジタイザ２２０および制御／判定部２６０に供給される。このＮ分の１に分周されたクロック信号の周波数は、被試験デバイスの動作周波数に対応している。
【００１２】
次に、本実施形態の動作を説明する。
先ず、制御／判定部２６０の制御の下、テストパターン発生部２３０が、分周器２８０から供給されるクロック信号に対応した周期で電流試験条件に基づきテストパターンを発生し、このテストパターンに従う信号が半導体装置１００の端子に供給される。この電流試験条件は、消費電流Ｉｄｄが最も大きくなるように予め設定され、例えば、半導体装置１００の内部回路の活性化率が高くなるように設定される。これにより、半導体装置１００が動作状態とされ、その動作状態に応じた消費電流が発生し、この消費電流に対応する電源電流Ｉｄｄが半導体装置１００に供給される。
【００１３】
上述のように半導体装置１００をテストパターンに基づき動作させた状態で、電流計２１０が半導体装置１００の電源電流Ｉｄｄを検出する。そして、デジタイザ２２０が、電流計２１０で検出された半導体装置１００の電源電流をクロック信号ＣＬＫの周期でサンプリングしＡ／Ｄ変換して格納する。これら電流計２１０およびデジタイザ２２０により、半導体装置の電源電流Ｉｄｄが一定周期で測定されてサンプリングされる。図２に、半導体装置１００の電源電流Ｉｄｄの波形例を示す。同図に示すように、一般には、半導体装置１００の内部回路の動作状態に応じて、時刻の経過と共に電源電流Ｉｄｄが変化する。この電源電流Ｉｄｄは電流計２１０により検出され、デジタイザ２２０によりクロック信号ＣＬＫの周期でサンプリングされる。クロック信号ＣＬＫの周期は、電源電流Ｉｄｄの後述の波形幅Ｗを必要な精度で抽出できるように適切に設定される。
続いて、制御／判定部２６０は、上述の電源電流Ｉｄｄの測定値から電流特性に関する判定処理を実行する。この判定処理では、図２に示す電源電流Ｉｄｄの波形幅Ｗに基づき半導体装置１００の電流特性の良否を判定する。
【００１４】
以下、電流特性に関する判定処理について、図２を参照しながら図３に示すフローに従って詳細に説明する。制御／判定部２６０は、電源電流Ｉｄｄが所定電流値Ｉｄｄ１を超える期間、即ち電源電流Ｉｄｄの波形幅Ｗを求める（ステップＳ１〜Ｓ２〜Ｓ４〜Ｓ５）。具体的に説明すると、制御／判定部２６０は、デジタイザ２２０から、サンプリングされた電源電流Ｉｄｄの測定値を取り込み（ステップＳ１）、この測定値から、電源電流Ｉｄｄの測定値が増加する過程で所定電流値Ｉｄｄ１に等しくなったか否かを判定する（ステップＳ２）。即ち、図２において、電源電流Ｉｄｄが、所定電流値Ｉｄｄ１よりも小さな値から増加して所定電流値Ｉｄｄ１に等しくなる点Ｐ１に到達したか否かを判定する。この例では、時刻ｔ１で電源電流Ｉｄｄが点Ｐ１に到達し、所定電流値Ｉｄｄ１に等しくなっている。電源電流Ｉｄｄが所定電流値Ｉｄｄ１に等しくなると（ステップＳ２；ＹＥＳ）、制御／判定部２６０は、計時用のカウンタをリセットし、そのカウント値を「０」とする。
【００１５】
そして、処理を上述のステップＳ１に戻し、デジタイザ２２０から次のサンプリング周期でサンプリングされた電源電流Ｉｄｄの測定値を取り込む（ステップＳ１）。このサンプリング周期では電源電流Ｉｄｄの測定値が所定電源値Ｉｄｄ１を超えているので、上述のステップＳ２では、電源電流Ｉｄｄが所定電流値Ｉｄｄ１に等しくない旨の判定がなされる（ステップＳ２；ＮＯ）。続いて、制御／判定部２６０は、続いて電源電流Ｉｄｄが減少する過程で電源電流Ｉｄｄが所定電流値Ｉｄｄ１に等しくなったか否かを判定する（ステップＳ４）。即ち、図２において、電源電流Ｉｄｄが、所定電流値Ｉｄｄ１よりも大きな値から減少して所定電流値Ｉｄｄ１に等しくなる点Ｐ２に到達したか否かを判定する。この例では、時刻ｔ２で電源電流Ｉｄｄが点Ｐ２に到達し、点Ｐ１と点Ｐ２との距離が、所定電流値Ｉｄｄ１での電源電流Ｉｄｄの波形幅Ｗ、即ち電源電流Ｉｄｄが所定電流値Ｉｄｄ１を超える期間を表している。
【００１６】
ここで、現在のサンプリング周期は、時刻ｔ１を経過した直後のものであるから、電源電流Ｉｄｄは所定電流値Ｉｄｄ１よりも大きくなっており、従って電源電流Ｉｄｄが所定電流値Ｉｄｄ１に等しくない旨の判定がなされる（ステップＳ４；ＮＯ）。この場合、制御／判定部２６０は、カウント値に「１」を加算してこのカウント値をインクリメントし（ステップＳ５）、処理をステップＳ１に戻す。時刻ｔ１と時刻ｔ２の間の期間では、電源電流Ｉｄｄが所定電流値Ｉｄｄ１よりも大きい状態を維持するため、上述のステップＳ２およびＳ４で否定的な判定がなさる。従って、この期間では、クロック信号ＣＬＫの周期でカウント値がインクリメントされ、電源電流Ｉｄｄが点Ｐ２に到達すると、このときのカウント値が、波形幅Ｗを表し、即ち電源電流Ｉｄｄが所定電流値Ｉｄｄ１を超える期間を表す。これにより、電源電流Ｉｄｄの波形幅Ｗが得られる。
【００１７】
電源電流Ｉｄｄが点Ｐ２に到達し、所定電流値Ｉｄｄ１と等しくなると（ステップＳ４；ＹＥＳ）、制御／判定部２６０は、カウント値が所定値よりも大きいか否かを判定する（ステップＳ６）。この所定値は、電流試験条件として所定電流値Ｉｄｄ１に対して規定された試験規格値であり、電源電流Ｉｄｄが正常であるときの波形幅Ｗの上限を表す。ここで、カウント値が所定値よりも大きい場合（ステップＳ６；ＹＥＳ）、即ち波形幅Ｗで表される期間が試験規格値を超えている場合、制御／判定部２６０は「不良判定」を下す（ステップＳ８）。これに対し、カウント値が所定値よりも小さい場合には（ステップＳ６；ＮＯ）、「良判定」を下す（ステップＳ７）。この後、処理をステップＳ１に戻し、次の被試験デバイスの半導体装置に対する選別試験を同様に行う。
【００１８】
以上のように、本実施形態では、電源電流Ｉｄｄが点Ｐ１で所定電流値Ｉｄｄ１に等しくなった時点で計時用のカウンタをリセットし、その後、電源電流Ｉｄｄが点Ｐ２に到達するまで、クロック信号ＣＬＫに従ってカウント値を歩進させる。そして、このカウント値から、電源電流Ｉｄｄが所定電流値Ｉｄｄ１を超える期間（ｔ２−ｔ１）、即ち波形幅Ｗを求め、この波形幅Ｗが試験規格値を超えるか否かにより、電源電流Ｉｄｄの良否を判定している。このように、電源電流Ｉｄｄの波形幅Ｗに着目して判定を行うため、短時間で電流特性の良否を判定することができ、テスト時間を短くすることができる。従って、ＤＣユニットや高速フーリエ変換処理を導入することなく電流特性を評価することが可能になり、選別のためのテストコストを低く抑えることが可能になる。
【００１９】
ファンクションに関する良否の判定を行う場合には、上述のテストパターンとしてファンクション試験用のものをテストパターン発生部２３０が発生する。そして、このテストパターンに応じて半導体装置１００から出力されるデータと、期待値発生部２５０で発生される期待値とを比較部２４０が比較し、この比較結果に基づき制御／判定部２６０が良否を判定する。
なお、電流試験用のテストパターンとファンクション試験用のテストパターンを共用し、ファンクション試験と並行して電流特性試験を行えば、さらに試験時間を短縮することができる。
【００２０】
【発明の効果】
以上説明したように、この発明によれば、テストパターンに基づき動作する半導体装置の電源電流を測定し、この電源電流の波形幅に基づき半導体装置の良否を判定するようにしたので、半導体装置の選別を短時間に効率よく行うことができ、選別に要するコストを抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る半導体試験装置の構成を示すブロック図である。
【図２】本発明の実施形態に係る被試験デバイスである半導体装置の電源電流の波形例を示す波形図である。
【図３】本発明の実施形態に係る半導体試験装置による電流特性に関する判定処理の流れを示すフローチャートである。
【符号の説明】
１００；半導体装置（被試験デバイス）、２００；半導体試験装置、２１０；電流計、２２０；デジタイザ、２３０；テストパターン発生部、２４０；比較部、２５０；期待値発生部、２６０；制御／判定部、２６１；記憶部、２７０；クロック発生部、２８０；分周器。

Claims

テストパターンを発生して被試験デバイスである半導体装置に供給するテストパターン発生手段と、
前記テストパターンに基づき動作する前記半導体装置の電源電流を測定する測定手段と、
前記測定手段により測定された電源電流の波形幅に基づき前記半導体装置の良否を判定する判定手段と、
を備えた半導体試験装置。
前記測定手段が、前記半導体装置の電源電流を検出する検出手段と、該検出手段で検出された電源電流を一定周期でサンプリングするサンプリング手段とを備え、
前記判定手段が、前記サンプリング手段によりサンプリングされた電源電流が所定電流値を超える期間を求め、該期間と前記所定電流値に対して規定された所定値とを比較し、該比較の結果に基づき前記半導体装置の良否を判定することを特徴とする請求項１に記載された半導体試験装置。
テストパターンを発生して被試験デバイスである半導体装置に供給する第１のステップと、
前記テストパターンに基づき動作する前記半導体装置の電源電流を測定する第２のステップと、
前記測定された電源電流の波形幅に基づき前記半導体装置の良否を判定する第４のステップと、
を含む半導体試験方法。
前記第２のステップで、前記半導体装置の電源電流を検出して該電源電流を一定周期でサンプリングし、
前記第３のステップで、前記サンプリングされた電源電流が所定電流値を超える期間を求め、該期間と前記所定電流値に対して規定された所定値とを比較し、該比較の結果に基づき前記半導体装置の良否を判定することを特徴とする請求項３に記載された半導体試験方法。