JP2004085469A - 半導体検査方法及び装置 - Google Patents

Abstract

【課題】ＤＵＴボードに流れる異常電源電流を高速に検出することのできる半導体検査方法及び装置を提供する。
【解決手段】テスタ本体３からＤＵＴボード１にテストパタンを送出している時に、ＤＵＴボード１に設けた電源電流観測ポイント１２で検出した電源電流をリアルタイムでスペクトラム解析ユニット４によりＦＦＴ解析して周波数スペクトラムを測定し、この周波数スペクトラムと、予め記憶している期待周波数スペクトラム４０とを比較ユニット５で比較することによりＬＳＩ２の検査を行う。
【選択図】図１

Description

【０００１】
【発明の属する技術分野】
この発明は、被検査半導体（ＤＵＴ）搭載ボード（以下、ＤＵＴボードと称する）にテスタ本体を接続することにより、ＬＳＩ等の半導体装置を検査する検査方法及び検査装置に関する。
【０００２】
【従来の技術】
ＤＵＴボードをテスタ本体に接続してＤＵＴボード上の半導体装置を検査する手法では、テスタ本体からＤＵＴボードに対しテストパタンを連続送出して各テストパターンに対応する出力を期待値と比較していく。しかし、半導体装置の集積度が増大している今日では、上記のテストパタンだけで精度の高い半導体検査を行うことが困難である。
【０００３】
そこで、上記の検査方法に加えて、ＤＵＴボードに供給する電源電流を測定することによって検査精度を向上する手法が提案されている。
【０００４】
たとえば、特開２０００−７４９８６号公報に示される試験装置では、テストパターンを繰り返しＤＵＴに送出する一方、テストパタン毎の電源電流を検出して良品デバイスについて予め求められている電源電流との差分を求め、この差分をＦＦＴ解析することによってＤＵＴの検査精度を高めるようにしている。
【０００５】
また、特開２０００−４６８９６号公報に示される試験装置では、ＤＵＴに対してテストパタンを送出しながらその時の全入力電流を加算して、これを静止時電源電流から減算して、その値を予め設定した値と比較することによってＤＵＴの良否判定を行うようにしている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような従来の半導体検査装置では、テストパタン毎にその時の電流値の減算や加算を行う手段が必要であるために、検査時間が遅くなり、特に、数１０ＭＨｚのメインクロックでのテストパタン送出対象となる高速のＤＵＴの検査では、テストパタンの送出スピードに対し電源電流の加減算処理が追いつかないことになり、検査スピードの極端な低下を免れないという問題があった。また、検査スピードが極端に低下する結果、高速動作時にのみ生じる電源電流異常を検出出来ないという問題もあった。
【０００７】
この発明の目的は、ＤＵＴボードに流れる異常電源電流を上記のような加減算処理によらなくても高速に検出することのできる半導体検査方法及び装置を提供することにある。
【０００８】
【課題を解決するための手段】
この発明では、ＤＵＴボードに対しテストパタンを送出している時に、電源電流をリアルタイムで取り込んでＦＦＴ解析する。この解析によって得られる周波数スペクトラムは、テストパタンを送出している全区間、又は、適当な区間で測定する。全ての周波数スペクトラムが測定されると、予め良品に対して測定されている周波数スペクトラム（期待周波数スペクトラム）と比較することによって、異常電源電流の有無を検出し、それによってＤＵＴの良否判定を行う。
【０００９】
上記の検査方法では、テストパタン毎の電源電流を加減算処理する必要がないために、テストパタンによる検査速度が低下することがなく、また、テストパタンによる検査や従来の電源電流の加減算処理による検査では異常を認めることができないようなトランジスタの異常動作がある場合でも、その異常動作は周波数スペクトラムに反映される確率が高いため、全体としての検査精度を高めることができる。
【００１０】
また、周波数スペクトラムの測定タイミングとテストパタンの送出タイミングを同期させるためのトリガ信号をＦＦＴ解析部に対して出力することによって、どのテストパタンを実行中に電源電流異常があったかが分かることになるから、ＤＵＴ内で異常のあるブロックをつきとめることが可能になる。
【００１１】
また、上記の半導体検査を行った後、１つのテストパタン毎に電流値を検出して、これを予め記憶している期待電流値と比較することによって検査を行うことも可能である。したがって、上記周波数スペクトラムの比較によって異常ブロックを検出し、更に、テストパタン毎の電流値の異常を検出することによって、上記異常ブロック内の更に詳細な異常部分を解析することが可能である。
【００１２】
なお、テストパタン毎の電流値を検出して期待電流値と比較するには、ピークホールド回路を使用するのがよい。このピークホールド回路より１つのテストパタンによるテストレート期間内のピーク電流値を検出し、これと、予め記憶している期待電流値とを比較する。
【００１３】
【発明の実施の形態】
図１は、この発明の実施形態である半導体検査装置の構成図を示している。　ボード上面にＤＵＴ（被検査半導体装置）としてＬＳＩ２が搭載されているＤＵＴボード１は、ＬＳＩ２の各ピンに接続した多数の端子（図示しない）を備え、各端子との接続ラインはボード内に形成されている。電源供給端子１０とＬＳＩ２の周囲に形成されている内層電源ライン１１との間には、プローブ先端で掴むことが可能なように電源電流観測ポイント１２が露出形成されている。電源電流観測ポイント１２をプローブで掴むことにより、テスト中にＤＵＴに流れる電源電流を容易に検出することが出来る。
【００１４】
テスタ本体３は、ＤＵＴボード１に対する検査が開始されると、所定のテストプログラムを実行し、ＤＵＴボード１に対しテストパタンを連続して送出する。１つのテストパタンを送出する毎に、そのテストパタンに対する特定のピン出力パタンを検出して、予め記憶されている期待値パタンと比較して良否判定を行う。通常、テストプログラムは、ファンクション毎やブロック毎に行われ、Ｆａｉｌ（異常）を検出した時に、ＬＳＩ２のどの部分が異常であるか解析可能となっている。
【００１５】
テスタ本体３内の電源部３０は、ＤＵＴボード１に設けられている電源端子１０からＬＳＩ２に対して電源電流を供給する。
【００１６】
本実施形態の半導体検査装置には、上記テスタ本体３に加えてスペクトラム解析ユニット４と比較ユニット５とが設けられている。比較ユニット５はスペクトラム解析ユニット４と一体的に設けても良い。スペクトラム解析ユニット４からのプローブの先端は、ＤＵＴボード１の電源電流観測ポイント１２に取り付けられ、スペクトラム解析ユニット４において、テストパタンを送出している時にリアルタイムで電源電流を解析できるようになっている。
【００１７】
すなわち、スペクトラム解析ユニット４は、テスタ本体３でテストを行っている時に、リアルタイムで、電源電流を解析し、周波数スペクトラムを測定する。スペクトラム解析ユニット４は、予め、期待周波数スペクトラム４０を内部メモリに記憶している。この期待周波数スペクトラム４０は、ＬＳＩ２が良品の時に測定したスペクトラムである。
【００１８】
比較ユニット５は、上記期待周波数スペクトラム４０と、被検査対象であるＬＳＩ２に対して解析された周波数スペクトラムとを比較し、その結果をテスタ本体３に返す。スペクトラム解析ユニット４では、時間軸で変化する周波数スペクトラムを解析することができるため、比較ユニット５では、時間軸上において被検査ＬＳＩ２に対する周波数スペクトラムと予め記憶している期待周波数スペクトラム４０とを比較していく。比較ユニット５において、もし、どこかの時間軸上において双方の周波数スペクトラムの相違が許容範囲を超えることを判定すれば、その時間軸上において異常があったことをテスタ本体３に知らせる。テスタ本体３は、今テスト中の被検査対象であるＬＳＩ２を不良と判定する。さらに、テスタ本体３では、比較ユニット５から異常信号を受けた時に、ＤＵＴボード１に対しどのファンクションのテストパタンを送出しているか、又はどのブロックに対してテストパタンを送出しているかを知っているから、この情報に基づいて、被検査対象であるＬＳＩ２の異常部分の解析が容易になる。
【００１９】
テスタ本体３は、スペクトラム解析ユニット４に対して周波数スペクトラムの測定タイミングとテストパタンの送出タイミングを同期させるためのトリガ信号６を送出している。このため、テストパタンがファンクション毎又はブロック毎に送出されるシーケンスにおいて、各ファンクション又はブロックのテストパタン送出の最初のタイミングでトリガ信号６を発生すれば、スペクトラム解析ユニット４は、各ファンクション又はブロックの最初のタイミングから周波数スペクトラムを測定することができる。また、所定のファンクションについてのみスペクトラム解析を行う時や所定のブロックについてのみスペクトラム解析を行う時には、そのファンクションやブロックの実行開始タイミングでトリガ信号６を発生させれば、そのファンクションやブロックについての周波数スペクトラムだけを測定することができる。
【００２０】
このように、トリガ信号６をうまく使うことによって、周波数スペクトラムの測定タイミングとテストパタンの送出タイミングを同期させることができるため、例えば、各ファンクションの先頭部分だけのスペクトル解析を行うようにすることで不要なスペクトラム解析をなくし、それによって周波数スペクトラムを記憶するためのメモリ容量を節約することができる。また、スペクトラム解析ユニット４内のメモリ容量に合わせて、ＬＳＩ２の検査が最も効果的となるようなファンクションを選択し、そのファンクションに対する周波数スペクトラムのみを解析して記憶するようにもできる。このようにすれば、ＤＵＴによって最も効果的なスペクトラム解析が可能となる。
【００２１】
上記構成からなる半導体検査装置では、テスタ本体３において、通常のファンクションテスト、マージンテスト等が行われる一方、ファンクションテスト等においてテストパタンを送出している時に、リアルタイムで電源電流の周波数スペクトラムをスペクトラム解析ユニット４において測定し、内部メモリに記憶される。そして、この測定した周波数スペクトラムと、予め記憶している期待周波数スペクトラム４０とを比較ユニット５で比較し、その結果をテスタ本体３に返す。したがって、テスタ本体３では、通常のファンクションテストやマージンテスト等でＤＵＴボード１の検査を行うとともに、比較ユニット５の出力に基づいてもＤＵＴボード１の検査を行う。
【００２２】
すなわち、本実施形態の半導体検査装置では、テスタ本体３で通常のファンクションテスト等によってテストパタンを送出中に、リアルタイムで電源電流の周波数スペクトラムを測定し、これを期待周波数スペクトラムと比較することによって異常電流の有無を測定しているため、従来のようにＩＤＤ（電源電流）やＩＤＤＱ（静止電源電流）を特定のプログラムで測定する場合に比較して、ある状態の時にのみ異常電流が流れるといったような、通常の検査では検出できない異常電流を検出することが可能になる。従来の方法のように、テスタ本体３において、通常のＩＤＤ測定や、ＩＤＤＱ測定の電流測定を行う方法では、その電流測定のためのプログラムの限界があるために、ＬＳＩ２の全ての状態においての異常電流を検出することが不可能である。
【００２３】
なお、スペクトラム解析ユニット４では、電源電流をＦＦＴ解析した周波数スペクトラムを測定するため、たとえば、ＬＳＩ２の特定のトランジスタの動作スイッチング速度が低下することに起因して異常電流が流れる場合、測定した周波数スペクトラムでは、周波数の低い範囲においてパワー低下が生じる。また、特定のトランジスタが異常発振を起こした時には、より高い周波数の範囲においてパワー増大傾向となる。比較ユニット５においては、時間軸上で、各測定に係る周波数スペクトラムと期待周波数スペクトラム４０とをスペクトラムパタン比較し、それらの差が許容範囲を超えている時に異常があったことをテスタ本体３に対して知らせることになる。
【００２４】
図２は、テスタ本体、スペクトラム解析ユニット、比較ユニットのそれぞれの概略の動作手順を示している。
【００２５】
テスタ本体３においてＬＳＩ２に対する検査が開始すると（ステップＳＴ１）、ＳＴ２〜ＳＴ４において、ファンクション♯１〜ファンクション♯Ｎまでの各ファンクションテストを行う。各ファンクションテストでは、ＤＵＴボード１の信号端子に対しテストパタンを連続送出し、所定の端子の出力パタンと期待値パタンとを比較していく。各ファンクションテストでは、ここでは、ＬＳＩ２のそれぞれ異なったブロックに対するテストを行うものとする。テスタ本体３からは、各ファンクションテストが行われる最初のタイミングにスペクトラム４に対してトリガ信号６が出力される。
【００２６】
スペクトラム解析ユニット４では、ステップＳＴ１０、ＳＴ１２、ＳＴ１４のそれぞれにおいて、上記各ファンクションテストの開始タイミングに出力されるトリガ信号を検出する。トリガ信号を検出すると、ステップＳＴ１１、ＳＴ１３、ＳＴ１５において、その時にリアルタイムで電源電流をＦＦＴ解析した周波数スペクトラムを測定し、これを内部メモリに記憶しておく。全てのファンクションテストが終了すると、ステップＳＴ１６において、得られた周波数スペクトラム♯１〜♯Ｎと、予め記憶されている期待周波数スペクトラム♯１〜♯Ｎとを比較ユニット５に対して出力する。
【００２７】
比較ユニット５においては、上記ＳＴ１６で出力されたスペクトラムをそれぞれ比較する。すなわち、周波数スペクトラム♯ｉ（ｉ＝１〜Ｎ）と、期待周波数スペクトラム♯ｉ（ｉ＝１〜Ｎ）とをそれぞれ比較し、各スペクトラムの相違が許容範囲内にあるかどうかの判定を行う。判定には、双方のスペクトラムをパターン比較する公知の手法を用いたり、周波数スペクトル毎の相違量を積分した値を許容値と比較する手法等を用いることが出来る。ＳＴ２１でその結果をテスタ本体３に対して通知する。テスタ本体３では、この通知を受けた段階で、ステップＳＴ５において、異常があったブロックの解析を行い終了する。
【００２８】
なお、周波数スペクトラム♯ｉは、ファンクション♯ｉに対して、時間軸上に多数枚（Ｎ枚）形成される。このため、期待周波数スペクトラムとの比較で許容範囲を越えた周波数スペクトラムの時間位置は、ブロック内の異常位置を解析する情報となる。そこで、この情報を用いて解析を行うことにより、異常ブロックの特定と、そのブロック内のさらなる細かい異常位置の特定が可能となる。
【００２９】
（本発明の他の実施形態）
この実施形態では、図１に示すように電源電流のピークホールドを検出するピークホールド回路７を設け、テストパタン毎にピークホールドされた電源電流の値と期待値とをテスタ本体３において比較できるようにする。
【００３０】
上記の実施形態では、電源電流をリアルタイムＦＦＴ解析して得られた周波数スペクトラムと期待周波数スペクトラムとを比較することによって、通常のＩＤＤ、ＩＤＤＱテストでは検出できない異常電流の発生ブロック等の特定を行うことができるが、本実施形態では、上記周波数スペクトラムによる検査を行った後、さらに異常部分の詳細な解析を可能にするよう、テストパタン毎の電源電流の検査を行う。
【００３１】
たとえば、今、ＬＳＩ２の回路ブロックが１０ブロックあり、テスタ本体３において各ブロックをテストする１０個のファンクション♯１〜♯１０があるとする。最初に、周波数スペクトル検査（図３参照）において、ブロックｎのテストの時に異常電流が生じていたことを判定すると、続いて、このブロックｎに対するテストをファンクション♯ｎで再度行う。この時、テスタ本体３では、ファンクションを実行する時の各テストパタン毎のピークホールド回路７の検出値と期待値とを比較していき、ｆａｉｌとなった時のテストパタンを検出する。以上のテストで、ＬＳＩ２の異常部分のブロック特定と、そのブロック内の更に細かい部分の特定が可能になる。
【００３２】
図４にこの例を示している。図において、ファンクション♯ｎのテストパタンがｌｉｎｅ１〜ｌｉｎｅ　ｎ＋１で構成されていて、ｌｉｎｅ　ｎのテストパタンを実行した時に検出電流の大きさが期待値を超えると、このタイミングでＦａｉｌとなる。そして、Ｆａｉｌとなったときのテストパタン（ｌｉｎｅ　ｎ）が特定されることにより、ブロックｎ内の更に細かい部分の特定をすることが可能となる。
【００３３】
なお、本実施形態では、電源電流期待値を「Ｌ」としているが、テストパタンによっては「Ｈ」となる場合もある。
【００３４】
このように、最初に、周波数スペクトルによる検査を行ってブロックの特定を行い、次にピークホールド回路７を使用して、特定されたブロックに対しテストパタン毎の検査を行って、ブロック内の更に細かい部分の特定を行う。
【００３５】
【発明の効果】
この発明によれば、被検査半導体搭載ボードにテストパタンを連続送出している時にリアルタイムで電源電流の周波数スペクトラムを測定し、この周波数スペクトラムと予め記憶している期待周波数スペクトラムとを比較することによって半導体装置の検査を行うようにしているため、特別のテストプログラムを用意しなくても、特定の状態でしか生じない異常電流を測定することができる。
【００３６】
また、周波数スペクトラムの測定タイミングとテストパタンの送出タイミングを同期させることによって、どのようなテストパタンを送出していた時に異常電流が生じていたかを知ることができるから、テストパタンをブロック毎に順次送出するようにすれば、半導体の異常ブロックを特定することが可能になる。さらに、不必要なスペクトラム解析と記憶をしなくても良いように出来るから、メモリの節約にも繋がる。
【００３７】
また、上記異常部分のブロックを特定した後に、更にテストパタン毎に電源電流を検出して期待電流値と比較することで、異常部分の更に細かな特定が可能になる。
【図面の簡単な説明】
【図１】この発明の実施形態である半導体検査装置の構成図
【図２】上記半導体検査装置の概略の動作を示すフローチャート
【図３】他の実施形態の動作説明をする図
【図４】テストパタン毎の検査例を示す図

Claims (5)

1. 半導体装置が搭載されている被検査半導体搭載ボードに対しテスタ本体からテストパタンを送出しているときに、被検査半導体搭載ボードに設けた電源電流検出端子で電源電流を検出し、これをリアルタイムでＦＦＴ解析部でＦＦＴ解析して周波数スペクトラムを測定し、この周波数スペクトラムと予め記憶している期待周波数スペクトラムとを比較することにより、半導体装置の検査を行うことを特徴とする半導体検査方法。
2. 前記周波数スペクトラムの測定タイミングと前記テストパタンの送出タイミングを同期させるためのトリガ信号を、前記テスタ本体からＦＦＴ解析部に対して出力することを特徴とする請求項１記載の半導体検査方法。
3. 請求項１または２記載の半導体検査を行った後に、さらに、テスタ本体から一つのテストパタンを送出する毎に前記電源電流検出端子で検出した電流値を検出し、この電流値と予め記憶している期待電流値とを比較することにより半導体装置のより詳しい検査を行うことを特徴とする半導体検査方法。
4. 電源電流検出端子が設けられた被検査半導体搭載ボードと、この被検査半導体搭載ボードに対してテストパタンを連続送出するテスタ本体と、テストパタンを連続送出しているときに、リアルタイムで前記電源電流検出端子で検出した電源電流をＦＦＴ解析して周波数スペクトラムを測定するＦＦＴ解析部と、前記ＦＦＴ解析部で得られた周波数スペクトラムと予め記憶している期待周波数スペクトラムとを比較して被検査半導体搭載ボードに搭載されている半導体装置の検査を行う比較手段と、を備えてなる半導体検査装置。
5. 前記電源電流検出端子で検出した電源電流のピーク値を検出して保持するピークホールド回路を備え、前記テスタ本体は、一つのテストパタンを送出する毎にそのときに前記ピークホールド回路に保持している電源電流のピーク値と予め記憶している期待電流値とを比較することにより、被検査半導体搭載ボードに搭載されている半導体装置の検査を行う請求項４記載の半導体検査装置。

Images