JP2005249548A - 回路基板の検査方法および検査装置 - Google Patents

Abstract

【課題】 回路基板の検査を高精度に行う。
【解決手段】 回路基板の所定位置に入力テスト波形を印加した場合の応答波形を回路基板の設計情報に基づくシミュレーションによりモデル反射応答波形として算出する工程と、入力テスト波形を回路基板の所定位置に入力する工程と、入力テスト波形の入力後、入力テスト波形の反射波により構成される実測合成波を受け取る工程と、周波数フィルタリングにより実測合成波から実測反射波形を取り出す工程と、実測反射波形とモデル反射応答波形とを比較する工程と、比較結果に基づいて回路基板における不良位置を特定する工程とを行う。
【選択図】 図１

Description

本発明は検査方法および検査装置に関し、より特定的には、回路基板の電気的接続信頼性を検査する方法および装置に関する。

製造された回路基板に配線の断線やはんだ付け不良による導通不良が存在するか否か、つまり、回路基板が正常に動作するか否かを検査するために、一般的には、検査装置による電気的接続信頼性の評価が行われる。

このような回路基板の検査装置として、特開２００２−１８１８９２号公報（特許文献１）に提案されているものがある。同装置においては、まず、完全に良品動作する回路基板をリファレンス基板として用意する。当該リファレンス基板を動作させ、所定のポイントで伝播信号を測定する。次に、テスト対象の回路基板を、リファレンス基板と同様に動作させ、所定のポイントで伝播信号を測定する。ここで得られたリファレンス基板の伝播信号とテスト対象の回路基板の伝播信号とを比較することによって、電気的接続信頼性を評価する。
特開２００２−１８１８９２号公報

従来の検査装置によれば、回路基板の電気的接続信頼性の良否を判定することができる。しかしながら、接続信頼性を検査する回路基板の種類ごとに、完全と見なされる良品を用意しなければならない。製品開発において、電気的接続信頼性をテストするために、その都度リファレンス基板を作製することは困難であり、ユーザの負担となる。

例えば、開発初期段階において、完全に良品である基板が存在しない場合、不良を有する可能性がある回路基板の検査と問題箇所の抽出・分析は、ユーザが部分的にステップを踏んで取り組まねばならず、その対応には多大の時間を要する。

また、完全とみなされる良品であるリファレンス基板においても、その品質あるいは特性は、それぞれの製造上不可避な許容範囲内でのばらつきがある。そのため、電気的接続信頼性のテストに使用することはできても、完全な、すなわち理想的な回路基板としてのリファレンスとすることはできない。

さらに、このようなリファレンス基板におけるばらつきは、製造品質（部品品質のばらつき、製造品質のばらつき、両者を含む行程能力）に起因するため、そのばらつきの程度を事前に特定することは非常に困難である。

従って、従来の検査装置による電気的接続信頼性評価には、以下の問題がある。
・基準信号もリファレンス基板ごとにばらつきがある。つまり、実測値との比較結果もリファレンス基板ごとに異なり、測定値には誤差が生じてしまう。
・リファレンス基板における誤差の範囲を把握することができない。
・基準値と実測値を比較し、テスト基板が良品であるか否かの判断しかできない。つまり、テスト基板が不良品である場合、不良部位の位置を特定することができない。不良の程度を把握できない。

また、公知の技術として、例えば、ＴＤＲ（ｔｉｍｅ ｄｏｍａｉｎ ｒｅｆｌｅｃｔｍｅｔｒｙ）を用いて、回路基板やケーブルの線路インピーダンスや線路長や伝搬速度を知ることができる。しかしながら、基準データと比較して不良位置を特定できる検査装置は存在しない。

それゆえに、本発明の目的は、回路基板の検査を高精度に行うことのできる回路基板の検査方法および検査装置を提供することである。

上記課題を解決するために、本発明では、回路基板の設計情報に基づく解析シミュレーションにより理想的な応答波形を算出し、この応答波形と実測波形とに基づいて回路基板の検査が行われる。

本発明によれば、回路基板の検査を高精度に行うことが可能となる。

（第１の実施形態）
図１に示すブロック図を参照して、本発明の第１の実施形態に係る検査装置１１について説明する。検査装置１１は、回路基板の設計データに基づいて良品基板の波形（モデル反射応答波形）を作成し、回路基板における不良の有無を検査する。以下、不良の有無を検査する対象の回路基板をテスト基板という。検査装置１１は、基準値算出部１３と、信号生成部１５と、波形受信部１７と、波形抽出部１９と、比較部２１と、不良箇所特定部２３と、結果出力部２５と、記憶部２７とを含み、回路基板の不良の有無を判定し、さらに回路基板に不良が存在する場合には、不良箇所の位置を特定する。

検査装置１１は、回路基板上の所定の箇所（例えば、テストランド）に印加した入力テスト波形に対する理想的な反射応答波形（以下、モデル反射応答波形という）を、当該回路基板の設計情報に基づいて、良品基板（リファレンス基板）における波形情報として事前に求めておく。以下、検査装置１１の各部について詳細に説明する。

基準値算出部１３は、モデル反射応答波形を算出する。モデル反射応答波形は、電子データに基づいて、回路解析シミュレーションによって算出される。電子データは、回路基板の設計情報であって、例えば、設計ＣＡＤデータから出力される。また、電子データは、基板の紙図面に基づいて作成されたものであってもよい。電子データは、記憶部２７に格納されている。基準値算出部１３は、記憶部２７から電子データを読み出し、電子データに基づいてモデル反射応答波形を算出する。信号生成部１５は、所定の周波数を有する入力テストパルス信号を回路基板に印可する。

図２を参照して、電気的接続信頼性の検査対象である回路基板３１について説明する。以下、部品が実装されていない回路基板３１の検査をする場合を例に説明する。回路基板３１には、部品接続端子３３ａと、部品接続端子３３ｂと、表層配線３５と、層間配線接続ビア３７と、内層配線３９とが存在する。同図において、実線は表層配線３５を示し、点線は内層配線３９を示す。

入力テストパルス信号は、プローピング端子（ここでは、部品接続端子３３ａ）から印可される。入力テストパルス信号は、表層配線３５、層間配線接続ビア３７、内層配線３９、層間配線接続ビア３７および表層配線３５を経由し、部品接続端子３３ｂに至る。

入力テストパルス信号は、部品接続端子３３ｂにおいて反射されて反射波となり、この反射波は、入力テストパルス信号の印可地点である部品接続端子３３ａまで戻る。また、この経路上に異常がある場合、異常地点においても反射波が生じる。実線矢印は、印可した入力テストパルス信号の進行方向を示し、点線矢印は、反射波が部品接続端子３３ａまで戻る方向を示す。

部品接続端子３３ａ（プローピング端子）から印可され、伝達した波形に対して、配線線路上において特性インピーダンスの変化点である層間配線接続ビア３７において、入力テストパルス信号の反射が発生する。さらに、終端開放端である部品接続端子３３ｂにおいても入力テストパルス信号の全反射が発生し、これらの反射波と入力テストパルス信号とは、プローピング端子において観測される。

以上のように、部品接続端子３３ａから入力テストパルス信号を印可することにより、配線経路上における、反射波と入力パルスを含む合成波（以下、実測合成波）が得られる。

再び図１の説明に戻り、波形受信部１７は、信号生成部１５による回路基板３１への入力テストパルス信号入力後、反射されて戻ってくる実測合成波を受け取る。波形受信部１７は、受け取った実測合成波を波形抽出部１９に渡す。

波形抽出部１９は、実測合成波をフィルタリング処理し、実測反射波を得る。この実測反射波は、比較部２１に渡される。

比較部２１は、波形抽出部１９から渡された実測反射波の波形（以下、実測反射波形）と、モデル反射応答波形とを比較し、不良の有無を判定する。比較部２１は、実測反射波形とモデル反射応答波形とが一致した場合、つまり、回路基板３１に不良箇所が存在しないと判定した場合、その結果は結果出力部２５に渡される。

一方、比較部２１は、実測反射波形とモデル反射応答波形とが一致しない場合、つまり、回路基板３１に不良箇所が存在すると判定した場合、比較した結果を不良箇所特定部２３に渡す。波形の比較は、モデル反射応答波形と、実測反射波形とのプローブ接触箇所への到達時間差および波形形状に基づいて行われる。

不良箇所特定部２３は、比較部２１から受け取ったデータに基づいて、不良箇所を特定する。不良箇所特定部２３によって特定された不良箇所を示すデータは、結果出力部２５に渡される。結果出力部２５は、比較部２１によって比較／解析された結果に基づき、判定結果を出力する。

図３に示すフローチャートを参照して、以上のような構成を有する検査装置１１の動作について説明する。ステップＳ１０１において、伝送特性の解析および計算が行われる。基準値算出部１３は、記憶部２７から電子データを読み出し、回路基板３１の設計情報である電子データに基づいて、回路基板３１における配線線路の伝送特性を解析計算する。そして、処理は次のステップＳ１０３に進む。

ステップＳ１０３において、モデル反射応答波形が算出される。具体的には、基準値算出部１３は、解析計算した伝送特性に基づいて、モデル反射応答波形を算出する。そして、処理は次のステップＳ１０５に進む。

ステップＳ１０５において、入力テストパルス信号が出力される。信号生成部１５は、回路基板３１に入力テストパルス信号を印可する。そして、処理は次のステップＳ１０７に進む。

ステップＳ１０７において、波形受信部１７は実測合成波を受け取る。波形受信部１７は、受け取った実測合成波を波形抽出部１９に渡す。

ステップＳ１０９において、フィルタリング処理が行われる。波形抽出部１９は、実測合成波にフィルタリング処理を施し、所定の波、つまり実測反射波を取り出す。そして、波形抽出部１９は、取り出した実測反射波を比較部２１に渡す。そして、処理は次のステップＳ１１１に進む。

ステップＳ１１１において、モデル反射応答波形との比較が行われる。比較部２１は、モデル反射応答波形と、実測反射波形とを比較する。そして、処理は次のステップＳ１１３に進む。

ステップＳ１１３において、モデル反射応答波形と一致するか否かが判断される。比較部２１は、実測反射波形とモデル反射応答波形とが一致するか否かを判断する。

ステップＳ１１３においてＮｏ、つまり、モデル反射応答波形と実測反射波形とが一致しない場合、処理はステップＳ１１７に進む。ステップＳ１１７において、不一致箇所が抽出される。比較部２１は、比較結果を不良箇所特定部２３に渡す。不良箇所特定部２３は、受け取った比較結果に基づいて、回路基板３１における不良箇所を特定する。不良箇所特定部２３によって特定された不良箇所のデータは、結果出力部２５に渡される。そして、処理はステップＳ１１５に進む。

一方、ステップＳ１１３においてＹｅｓ、つまり、モデル反射応答波形と実測反射波形とが一致する場合、処理はステップＳ１１５に進む。比較部２１は、結果出力部２５に通知する。そして、処理はステップＳ１１５に進む。

ステップＳ１１５において、判定結果が出力される。結果出力部２５は、比較部２１または不良箇所特定部２３から受け取った結果を出力する。以上の処理によって、検査装置１１は、回路基板３１に不良箇所が存在する場合、その不良位置を特定することができる。

以上のように、本発明によれば、完全に動作する良品基板（リファレンス基板）を用いることなく、回路基板の電気的接続信頼性の良否を検査することができる。さらに、回路基板の線路上に不良箇所が存在する場合には、不良箇所の位置を特定することができる。

（第２の実施形態）
図４を参照して、第２の実施形態に係る検査装置について説明する。本実施形態における検査装置１１は、第１の実施形態における検査装置１１と基本的には同様の構成を有するため、図１を参照して、本実施形態に係る検査装置１１について説明する。

記憶部２７は、電子データと、部品の解析動作モデルとを格納する。部品の解析動作モデルは、基板の電気的特性のシミュレーションを行うために用いられる電気特性を表現するモデルである。具体的には、部品の解析動作モデルは、例えば、ＩＢＩＳ（Ｉ／Ｏ Ｂｕｆｆｅｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｓｐｅｃｉｆｉｃａｔｉｏｎ）、ＳＰＩＣＥ（Ｓｉｍｕｌａｔｉｏｎ Ｐｒｏｇｒａｍ ｗｉｔｈ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｅｍｐｈａｓｉｓ）、Ｓパラメータ、集中回路定数、その他の回路解析シミュレーション用部品モデルである。

基準値算出部１３は、回路基板の設計情報（電子データ）に基づいて解析計算した配線線路の伝送特性に対する入力テストパルス仕様の信号波形変化を、部品解析動作モデルに記述された部品端子の特性を考慮して解析計算することによって、モデル反射応答波形を算出する。

図４を参照して、電気的接続信頼性の検査対象である回路基板４１について説明する。以下、部品が実装されている回路基板４１の検査をする場合を例に説明する。回路基板４１には、部品接続端子３３ａと、部品接続端子３３ｂと、表層配線３５と、層間配線接続ビア３７と、内層配線３９と、実装部品４３と、プローピング端子４５とが存在する。同図において、実線は表層配線３５を示し、点線は内層配線３９を示す。回路基板４１の配線構成において、プローピング端子４５は、表層配線３５の途中に設けられている。

入力テストパルス信号は、プローピング端子４５から印可される。プローピング端子４５は、配線の途中に設けられているため、入力テストパルス信号は、二方向の配線に沿って伝送される。プローピング端子４５から右側へ伝わる入力テストパルス信号は、表層配線３５、層間配線接続ビア３７、内層配線３９、層間配線接続ビア３７、表層配線３５を経由し、部品接続端子３３ｂに至る。プローピング端子４５から左側へ伝わる入力テストパルス信号は、表層配線３５を経由し、部品接続端子３３ａに至る。

右側に伝達した波形に対して、配線線路上において特性インピーダンスの変化点である層間配線接続ビア３７において信号の反射が発生する。さらに、右側にある実装部品の部品接続端子３３ｂにおいて、部品端子属性を反映した反射波が生じ、プローピング端子４５に戻る。

同様に、左側に伝達した波形に対しても、左側にある実装部品の部品接続端子３３ａにおいて、部品端子属性を反映した反射波が生じ、プローピング端子４５に戻る。これらの反射波は、入力パルスとの合成波として、プローピング端子４５にて観測される。

テスト基板において、基板線路に線幅異常や断線が発生していた場合、実測波形はモデル反射応答波形と著しく形を異にする。これにより、テスト基板において不良が発生していることを検知することができる。さらに、波形比較において発見された波形不一致点の時間的位置および線路の信号伝播遅延時間から、線路上の異常発生位置を求めることができる。

図３に示すフローチャートを参照して、第２の実施形態にかかる検査装置１１の動作について説明する。ステップＳ１０１において、伝送特性の解析および計算が行われる。基準値算出部１３は、電子データに基づいて解析計算した配線線路の伝送特性に対する入力テストパルス仕様の信号波形変化を、部品解析動作モデルに記述された部品端子の特性を考慮して解析計算する。そして、処理は次のステップＳ１０２に進む。なお、ステップＳ１０２以降の処理は、第１の実施形態における処理と同様であるため、説明は省略する。

以上のように、部品が実装されている回路基板においても、不良箇所の有無を検査することができる。さらに、回路基板の線路上に不良箇所が存在する場合には、不良箇所の位置を特定することができる。

本発明に係る検査装置は、良品基板を用いることなく、回路基板の検査を行うことのできる回路基板の検査装置等として有用である。

第１の実施形態および第２の実施形態に係る検査装置１１の構成を示すブロック図 検査装置１１によって検査される回路基板３１の一例を模式的に示す図 検査装置１１の動作を示すフローチャート 検査装置１１によって検査される回路基板３１の一例を模式的に示す図

符号の説明

１１ 検査装置
１３ 基準値算出部
１５ 信号生成部
１７ 波形受信部
１９ 波形抽出部
２１ 比較部
２３ 不良箇所特定部
２５ 結果出力部
２７ 記憶部
３１、４１ 回路基板

Claims (5)

1. 回路基板の所定位置に入力テスト波形を印加した場合の応答波形を当該回路基板の設計情報に基づくシミュレーションによりモデル反射応答波形として算出する工程と、
   前記入力テスト波形を回路基板の前記所定位置に入力する工程と、
   前記入力テスト波形の入力後、当該入力テスト波形の反射波により構成される実測合成波を受け取る工程と、
   周波数フィルタリングにより前記実測合成波から実測反射波形を取り出す工程と、
   前記実測反射波形と前記モデル反射応答波形とを比較する工程と、
   前記比較結果に基づいて前記回路基板における不良位置を特定する工程とを備えた、回路基板の検査方法。
2. 前記算出工程では、電子データから成る設計情報に基づいて前記モデル反射応答波形を算出することを特徴とする、請求項１に記載の回路基板の検査方法。
3. 前記比較工程では、前記実測反射波形と前記モデル反射応答波形とのプローブ接触箇所への到達時間差に基づいて、前記実測反射波形と前記モデル反射応答波形とを比較することを特徴とする、請求項１に記載の回路基板の検査方法。
4. 前記算出工程では、前記設計情報と前記回路基板上に設けられる部品の解析動作モデルとに基づく回路解析シミュレーションにより前記モデル反射応答波形を算出することを特徴とする、請求項１に記載の回路基板の検査方法。
5. 回路基板の所定位置に入力テスト波形を印加した場合の応答波形を当該回路基板の設計情報に基づくシミュレーションによりモデル反射応答波形として算出するモデル波形算出部と、
   前記入力テスト波形を回路基板の前記所定位置に入力する信号入力部と、
   前記入力テスト波形の反射波により構成される実測合成波を受け取る応答波受信部と、
   周波数フィルタリングにより前記実測合成波から実測反射波形を取り出す波形抽出部と、
   前記実測反射波形と前記モデル反射応答波形とを比較する波形比較部と、
   前記波形比較部による比較結果に基づいて前記回路基板における不良位置を特定する不良位置検出部とを備えた、回路基板の検査装置。

Images