CN116482512A - 一种电源信号自检查的接口电路板、自动测试方法和测试平台 - Google Patents
一种电源信号自检查的接口电路板、自动测试方法和测试平台 Download PDFInfo
- Publication number
- CN116482512A CN116482512A CN202310439496.1A CN202310439496A CN116482512A CN 116482512 A CN116482512 A CN 116482512A CN 202310439496 A CN202310439496 A CN 202310439496A CN 116482512 A CN116482512 A CN 116482512A
- Authority
- CN
- China
- Prior art keywords
- power
- circuit board
- interface circuit
- power supply
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 74
- 238000010998 test method Methods 0.000 title claims description 21
- 238000012544 monitoring process Methods 0.000 claims abstract description 35
- 238000001514 detection method Methods 0.000 claims description 19
- 238000007599 discharging Methods 0.000 claims description 18
- 239000000523 sample Substances 0.000 claims description 17
- 238000007689 inspection Methods 0.000 abstract description 26
- 238000013461 design Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000013101 initial test Methods 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000002035 prolonged effect Effects 0.000 description 2
- 206010012186 Delayed delivery Diseases 0.000 description 1
- 238000012356 Product development Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/34—Testing dynamo-electric machines
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
- G01R31/66—Testing of connections, e.g. of plugs or non-disconnectable joints
- G01R31/67—Testing the correctness of wire connections in electric apparatus or circuits
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种电源信号自检查的接口电路板、自动测试方法和测试平台,接口电路板连接在待测芯片和自动测试机的电源模块之间,接口电路板的电源线和电源感测线在接口电路板上短接,接地线和接地感测线在接口电路板上短接;接口电路板包括电源监控管脚,电源监控管脚将电源线连接到自动测试机数字信号通道,以通过自动测试机数字信号通道对电源监控管脚输出的电源信号进行自检查。本发明的技术方案在不依赖芯片的情况下,预先对接口电路板进行电源信号自检查,而且扩展了电源在线检查的覆盖范围,不需要装卸接口电路板或者使用额外的仪表,提高了检查的便利性,降低了硬件成本、人力成本和时间成本。
Description
技术领域
本发明涉及SOC芯片测试技术领域,尤其涉及一种电源信号自检查的接口电路板、自动测试方法和测试平台。
背景技术
芯片测试是芯片制造中用于保证芯片质量的一个重要环节。目前行业中通常采用自动测试机ATE(AutomaticTestEquipment)进行晶圆级芯片测试。待测芯片(例如晶圆、封装后芯片)和测试机之间需要接口电路板(连接芯片和测试机的电路板,也称为DIB电路板)来连接。常见的接口电路板例如包括探针卡(ProbeCard)、测试负载板(LoadBoard)。
然而随着大规模集成电路的快速发展,接口电路板的设计制造越来越复杂,经常会出现设计或制造上的问题。而这种问题或故障通常只有当晶圆到达后,对晶圆进行测试时才会检测到。如果接口电路板故障需要维修或返厂,将直接导致样品延迟交付的风险,使得调试接口电路板所需的时间也延长了新产品初始测试时间。
另一方面,现有技术对接口电路板检查的覆盖范围较小,主要局限于执行开短路(OS)/电源短路(PS)ATE测试程序来实现DIB电路板连接性的检查,而未覆盖电源信号质量相关的内容,诸如测试机提供的用于为芯片电源管脚供电的电源模块DPS的电源线(Force线)和电源感测线(ForceSense线)的连接正确性、电源输出电压稳定性、电源模块放电电阻的阻值测量等,因此无法较好地实现接口电路板电源信号的自动检查。
此外当芯片量产或者开发过程中需要检查接口电路板的电源信号时,一般需要卸载后使用信号发生器、万用表、示波器各种仪器仪表来搭建检查平台以进行检查,无法实现在线检查,导致接口电路板的检查操作耗时、费力并且缺乏便利性。
发明内容
有鉴于此,本发明提供了一种电源信号自检查的接口电路板、自动测试方法和测试平台,在不依赖芯片的情况下,能够利用在线检查的方式,预先检查接口电路板的电源信号是否有设计或者制造问题。
本发明在第一方面提供了一种电源信号自检查的接口电路板,所述接口电路板连接在自动测试机电源模块和待测芯片之间,所述接口电路板的电源线和电源感测线在所述接口电路板上短接,所述接口电路板的接地线和接地感测线在所述接口电路板上短接;所述接口电路板包括电源监控管脚,所述电源监控管脚将所述电源线连接到自动测试机数字信号通道,以通过所述自动测试机数字信号通道对所述电源监控管脚输出的电源信号进行自检查。
优选地,所述接口电路板的电源线和电源感测线的短接点位于所述待测芯片的近端。
优选地,所述电源线和电源感测线分别输出电压Vf和Vs,用于对所述电源线和电源感测线的连接状态利用自动测试机进行检测。
优选地,所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电压比较器,用于对所述电源输出电压的稳定状态利用自动测试机进行检测。
优选地,所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电信号测量单元,用于对电源模块放电电阻的连接状态利用自动测试机进行检测。
优选地,所述接口电路板是探针卡或测试负载板。
本发明在第二方面提供了一种基于前述第一方面的电源信号自检查的接口电路板的自动测试方法,包括:
根据所述接口电路板的电源线和电源感测线的电压,检测所述电源线和电源感测线的连接状态;
通过所述接口电路板的电源监控管脚对电源输出电压进行参数扫描,得到最高电压和最低电压,根据所述最高电压和所述最低电压的差值来检测所述电源输出电压的稳定状态;
根据所述接口电路板的电源监控管脚在预设电流下的电压值来检测所述电源模块放电电阻的连接状态。
优选地,所述检测所述电源线和电源感测线的连接状态,进一步包括:
在所述电源模块的电源端施加一个固定电压,并且在电源感测端施加一个预设大小的电流,
分别测量所述电源线的输出电压Vf和电源感测线的输出电压Vs;
如果Vf和Vs的电压差为0V,则确定所述电源线和电源感测线在所述接口电路板上短接正确。
优选地,所述检测所述电源输出电压的稳定状态,进一步包括:
将电源线的输出电压设定为预设扫描电压,
通过所述接口电路板的电源监控管脚对所述电源输出电压进行参数扫描,得到最高电压VOH和最低电压VOL;
如果VOH和VOL的电压差在所述预设扫描电压的预定义范围以内,则确定所述电源输出电压处于稳定状态。
优选地,所述检测所述电源模块放电电阻的连接状态,进一步包括:
在所述电源监控管脚施加一个预设大小的电流,然后测量电源监控管脚的电压;
将所述电压和电流的比值作为所述电源模块放电电阻的阻值;
如果所述阻值为预定义阻值,则确定所述电源模块放电电阻连接正确。
本发明在第三方面提供了一种根据前述第一方面的电源信号自检查的接口电路板的自动测试装置,包括:
连接检测模块,用于根据所述接口电路板的电源线和电源感测线的电压,检测所述电源线和电源感测线的连接状态;
电压检测模块,用于通过所述接口电路板的电源监控管脚对电源输出电压进行参数扫描,得到最高电压和最低电压,根据所述最高电压和所述最低电压的差值来检测所述电源输出电压的稳定状态;
电阻检测模块,用于根据所述接口电路板的电源监控管脚在预设电流下的电压值来检测所述电源模块放电电阻的连接状态。
本发明在第四方面进一步提供了一种自动测试平台,所述自动测试平台运行自动测试程序,用于实现根据前述第二方面的自动测试方法。
可以看出,本发明的电源信号自检查的接口电路板、自动测试方法和测试平台,可以在不依赖芯片的情况下,预先对接口电路板进行自检查,从而快速定位接口电路板的电源信号可能存在的设计或者制造问题,降低样品交付延迟的风险。本发明实现了DPS的Force线和ForceSense线的连接正确性检查、电源输出电压稳定性检查、电源模块放电电阻的阻值测量及其连接状态检查,扩展了接口电路板电源信号检查的覆盖范围。本发明的接口电路板及其自动测试方法可以对接口电路板上的电源信号和连接关系进行在线检查,不必装卸接口电路板,不需要各种仪器仪表来搭建检查平台,通过执行ATE测试程序即可实现,降低了对检查人员的技能要求。这不仅提高了检查的便利性,还降低了硬件成本、人力成本和时间成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1示出了根据本发明所述的电源信号自检查的接口电路板的连接电路示意图。
图2示出了本发明所述的接口电路板的Force线和ForceSense线的连接示意图。
图3示出了本发明所述的接口电路板的Force线和ForceSense线连接测试流程图。
图4示出了本发明所述的接口电路板的电源输出电压稳定性检测原理示意图。
图5示出了本发明所述的接口电路板的电源输出电压稳定性检测流程图。
图6示出了本发明所述的接口电路板的电源模块放电电阻的连接电路图。
图7示出了本发明所述的接口电路板的电源模块放电电阻的阻值测量流程图。
图8示出了基于本发明的电源信号自检查的接口电路板的自动测试方法流程图。
图9示出了基于本发明的电源信号自检查的接口电路板的自动测试装置模块图。
具体实施方式
为了更好地理解上述技术方案,下面将结合说明书附图以及具体的实施方式对上述技术方案做详细的说明。
应当明确,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例,为了更加清楚说明本发明,在以下的具体实施例中描述了众多技术细节,本领域技术人员应当理解,没有其中的某些细节,本发明同样可以实施。另外,为了凸显本发明的发明主旨,涉及的一些本领域技术人员所熟知的方法、手段、零部件及其应用等未作详细描述,但是,这并不影响本发明的实施。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
由于接口电路板通常是早于晶圆或封装后的芯片到达的,但由于对芯片的依赖性,这段时间提前量在现有技术中无法用于接口电路板的检查。发明人发现,如果在收到接口电路板后提前执行ATE测试程序来检查电源信号质量、设计要求是否满足,而不用等待芯片的到达,则将会提早发现该接口电路板是否存在设计或制造问题,并采取相应措施。因此,本发明提供了一种不依赖芯片而进行接口电路板电源信号自检查的ATE测试方案,包含硬件设计阶段和软件阶段,以消除对芯片的依赖,旨在当接口电路板到达后即可启动检查,从而更早发现接口电路板的问题,降低因此导致的样品交付延迟的风险。
为了增加接口电路板检查的覆盖范围和便利性,在硬件设计阶段,本发明的测试方案主要针对电源信号检查、对数字信号的检查,以及对特定电路应用功能的检查,并且该方法也能实现接口电路板的在线检查,当量产或者产品开发过程中需要对接口电路板的电源进行检查时,可以直接在线执行该ATE测试程序,而无需装卸接口电路板。
实施例一
本发明一方面提供了一种电源信号自检查的接口电路板。图1示出了根据本发明的接口电路板连接电路示意图。在图1中,以晶圆测试时的探针卡为例来描述本发明的接口电路板。
本发明的接口电路板在硬件设计阶段,将自动测试机ATE的所有电源模块(DPS)使用开尔文连接。所述开尔文连接也称为强制与检测连接法,用于消除电路中导线上产生的电压降影响。所述接口电路板连接在ATE的电源模块和待测芯片DUT之间。如图1所示,左侧DPS中的各个圆点表示测试机DPS的弹簧触针(Pogopin),而右侧的DUT表示待测芯片(DeviceUnderTest),两者通过接口电路板的PCB板上的连线连接在一起。所述接口电路板的引线包括DPS的电源线(Force线)、电源感测线(ForceSense线)、DPS接地线(GND线)和接地感测线(GNDSense线)。所述Force线和ForceSense线的一端分别连接到DPS的电源端(Force端)和电源感测端(Force Sense端),而另一端在所述接口电路板上短接。所述DPSGND线和GNDSense线的一端也连接到DPS的相应端口,并且另一端也在所述接口电路板上短接。
其中,所述Force线和ForceSense线在接口电路板上的短接点位于所述待测芯片DUT的近端,即尽可能靠近待测芯片DUT,以在最大程度上消除短接点之后的电阻影响。在一个具体的实施例中,该短接点可以位于接口电路板与待测芯片DUT的连接管脚上。
在上述连接结构的基础上,可以运行基于ATE测试平台开发的专用测试程序来实现Force线和ForceSense线连接性检测。为了检查所述接口电路板的DPS的Force线和ForceSense线的连接是否正确,可以在所述DPS的Force端施加一个固定电压,并且在DPS的Force Sense端施加一个预设大小的电流(图2所示为5μA),然后分别在Force线和ForceSense线上测量电压,记为Vf和Vs。
参见图3的流程图,如果Force线和ForceSense线在接口电路板上短接正确,则Vf和Vs两个电压的压差为0V,或者接近0V。
如果Force线和ForceSense线在接口电路板上未短接在一起,则电流只能流过Force线和ForceSense线内部连接的一个100KΩ电阻,此电阻是ATE内部资源,不在接口电路板上,导致Vf和Vs两个电压的压差不再为0V。
如图1所示,接口电路板进一步包括电源监控管脚(DPS监控管脚,DPSmonitorpin),所述DPS监控管脚的一端与Force线连接,另一端直接连接到ATE数字信号通道。随着电源供电电流的增加,接口电路板中所设计的并联DPS通道数量也增加,去耦电容方案也越来越复杂。为了防止某些设计导致电源电压振荡,缺少稳定性,或者电信号(DC)参数异常,本发明的接口电路板在硬件设计阶段,针对每一个DPS监控管脚,通过电源监控管脚将其Force线直接连接到一个ATE数字信号通道,用于测量对应DPS的电压。ATE每个数字信号通道提供了电压比较器、电信号(DC)参数测量模块等资源,利用这些资源可以对DPS监控管脚输出的电源信号进行自检查和测量。通过本发明的DPSmonitorpin的设计,可以方便地对DPS的稳定性和DC参数(例如放电电阻的阻值)利用自动测试机进行检测。
为了检查接口电路板上电源输出电压的稳定性,将DPS作为芯片供电的通道,期望电压能够稳定输出,特别是在执行测试向量的过程中也能够稳定输出。对于电源输出电压稳定性检测,本发明的接口电路板与ATE测试机中的电压比较器相结合,通过运行基于ATE测试平台开发的专用测试程序,由电压比较器经由上述DPSmonitorpin对电源输出电压进行一次或多次参数扫描,并比较扫描得到的最低电压和最高电压,从而检测电压稳定性。
在本发明优选的实施例中,如图4所示,可以执行两次参数扫描。第一次是从低到高扫描,将得到的最低电压记为VOL,第二次是从高到低扫描,将得到的最高电压记为VOH。可以将VOH和VOL作为判定电源输出电压稳定性的依据。如果电压比较器确定VOH和VOL的差值在扫描电压(图4所示为1V)的预定义范围以内,则检测到输出电压是稳定的,反之则检测为不稳定。图5示出了根据本发明具体实施例的电源输出电压稳定性检测的流程图。
针对电源模块放电电阻的阻值测量,图6示出了用于DPS电容放电的电源模块放电电阻的连接电路图。为了测量该放电电阻(通常100Ω)是否正确连接,本发明的接口电路板与ATE测试机中的电信号(DC)测量单元相结合,所述DC测量单元连接在DPS通道上的DPSmonitorpin上,用于在DPSmonitorpin端施加一个预设大小的电流,然后测量DPSmonitorpin端的电压,计算上述电压和电流的比值,作为放电电阻的阻值。具体流程图参见图7所示,在DPSmonitor pin端施加一个50mA的电流,然后测量该管脚的电压,并计算电压与电流的比值,得出放电电阻R的阻值。如果R的阻值为100Ω,则电源模块放电电阻连接正确,否则连接异常。
实施例二
本发明的技术方案适用于对封装前测试的探针卡的电源信号自检查,即本发明的另一方面还包括一种电源信号自检查的探针卡。
本发明的探针卡在硬件设计阶段,将自动测试机ATE的所有电源模块(DPS)使用开尔文连接。所述开尔文连接也称为强制与检测连接法,用于消除电路中导线上产生的电压降影响。所述探针卡连接在ATE的电源模块和待测芯片DUT之间。所述探针卡的引线包括DPS的电源线(Force线)、电源感测线(ForceSense线)、DPS的接地线(GND)和接地感测线(GNDSense)。所述Force线和ForceSense线的一端分别连接到DPS的电源端(Force端)和电源感测端(Force Sense端),而另一端在所述探针卡上短接。所述DPSGND线和GND Sense线的一端也连接到DPS的相应端口,并且另一端也在所述探针卡上短接。
其中,所述Force线和ForceSense线在探针卡上的短接点位于所述待测芯片DUT的近端,即尽可能靠近待测芯片DUT,以在最大程度上消除短接点之后的电阻影响。在一个具体的实施例中,该短接点可以位于探针卡与待测芯片DUT的连接管脚上。
Force线和ForceSense线分别输出电压Vf和Vs,用于对所述Force线和ForceSense线的连接状态利用自动测试机进行检测。
所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电压比较器,用于对所述电源输出电压的稳定状态利用自动测试机进行检测。
所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电信号测量单元,用于对电源模块放电电阻的连接状态利用自动测试机进行检测。
实施例三
本发明的技术方案同样适用于对封装后测试的测试负载板的电源信号自检查,即本发明的另一方面还包括一种电源信号自检查的测试负载板。
本发明的测试负载板在硬件设计阶段,将自动测试机ATE的所有电源模块(DPS)使用开尔文连接。所述开尔文连接也称为强制与检测连接法,用于消除电路中导线上产生的电压降影响。所述测试负载板连接在ATE的电源模块和待测芯片DUT之间。所述测试负载板的引线包括DPS的电源线(Force线)、电源感测线(ForceSense线)、DPS的接地线(GND)和接地感测线(GNDSense)。所述Force线和ForceSense线的一端分别连接到DPS的电源端(Force端)和电源感测端(ForceSense端),而另一端在所述测试负载板上短接。所述DPS的GND线和GNDSense线的一端也连接到DPS的相应端口,并且另一端也在所述测试负载板上短接。
其中,所述Force线和ForceSense线在测试负载板上的短接点位于所述待测芯片DUT的近端,即尽可能靠近待测芯片DUT,以在最大程度上消除短接点之后的电阻影响。在一个具体的实施例中,该短接点可以位于测试负载板与待测芯片DUT的连接管脚上。
Force线和ForceSense线分别输出电压Vf和Vs,用于对Force线和ForceSense线的连接状态利用自动测试机进行检测。
所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电压比较器,用于对所述电源输出电压的稳定状态利用自动测试机进行检测。
所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电信号测量单元,用于对电源模块放电电阻的连接状态利用自动测试机进行检测。
实施例四
本发明的另一方面还包括基于前述实施例一的电源信号自检查的接口电路板的自动测试方法。该测试方法通过执行基于自动测试平台开发的专用测试程序来实现。参见图8所示的接口电路板自动测试方法的流程图,具体步骤包括:
步骤S101,根据接口电路板的Force线和ForceSense线的电压,检测所述Force线和ForceSense线的连接状态。
在图2所示的具体实施例中,可以在所述DPS的Force端施加一个固定电压,并且在DPS的ForceSense端施加一个预设大小的电流(图2所示为5μA),然后分别在Force线和ForceSense线上测量电压,记为Vf和Vs。
参见图3流程图,如果Force线和ForceSense线在接口电路板上短接正确,则Vf和Vs两个电压的压差为0V,或者接近0V。
如果Force线和ForceSense线在接口电路板上未短接在一起,则电流只能流过Force线和ForceSense线内部连接的一个100KΩ电阻,此电阻是ATE内部资源,不在接口电路板上,Vf和Vs两个电压的压差不再为0V。图3中示出了DPS的Force端施加的固定电压为0V。
步骤S102,通过所述接口电路板的电源监控管脚对电源输出电压进行参数扫描,得到最高电压和最低电压,根据所述最高电压和所述最低电压的差值来检测所述电源输出电压的稳定状态。
在优选的实施例中,当检查DPS的电压时,可以由ATE测试机中的电压比较器经由上述DPSmonitorpin对电源输出电压进行一次或多次参数扫描,并比较扫描得到的最低电压和最高电压,从而检测电压稳定性。
在本发明优选的实施例中,如图4所示,可以在将force线输出电压设定为预设扫描电压(图4和图5所示为1V)之后执行两次参数扫描。第一次是从低到高扫描,将得到的最低电压记为VOL,第二次是从高到低扫描,将得到的最高电压记为VOH。可以将VOH和VOL作为判定电源输出电压稳定性的依据。如果VOH和VOL的差值在预定义范围以内,则检测到输出电压是稳定的,反之则检测为不稳定。图5示出了根据本发明具体实施例的电源输出电压稳定性检测的流程图。如图5所示,如果VOH和VOL的差值在预定义范围(1V的±5%)之内,则判定所述输出电压处于稳定状态。
步骤S103,根据所述接口电路板的电源监控管脚在预设电流下的电压值来检测所述电源模块放电电阻的连接状态。
图6示出了用于DPS电容放电的电源模块放电电阻的连接电路图。为了测量该放电电阻(通常100Ω)是否正确连接,本发明的测试方法利用连接在DPS通道上的DPSmonitorpin的DC测量单元,在DPSmonitorpin端施加一个预设大小的电流,然后测量DPSmonitorpin端的电压,将上述电压和电流的比值作为放电电阻的阻值。如图7的流程图所示,在DPSmonitorpin端施加一个50mA的电流,然后测量该管脚的电压,并计算电压与电流的比值,得出放电电阻R的阻值。如果R的阻值为100Ω,则判定电源模块放电电阻连接正确,否则判定连接异常。
本领域技术人员可以理解,本发明的自动测试方法不限于上述步骤的顺序和组合。由于步骤S101~S103可以是相互独立的ATE测试步骤,因此在实际的晶圆测试工艺中,可以根据ATE测试需求,选择执行步骤S101~S103中的任一个或多个步骤,或者将步骤S101~S103的顺序进行任意的调整。
实施例五
本发明的另一方面还包括一种前述实施例一的电源信号自检查的接口电路板的自动测试装置。参见图9所示的接口电路板自动测试装置的模块图,该装置包括:
连接检测模块201,用于根据所述接口电路板的电源线和电源感测线的电压,检测所述电源线和电源感测线的连接状态;
电压检测模块202,用于通过所述接口电路板的电源监控管脚对电源输出电压进行参数扫描,得到最高电压和最低电压,根据所述最高电压和所述最低电压的差值来检测所述电源输出电压的稳定状态;
电阻检测模块203,用于根据所述接口电路板的电源监控管脚在预设电流下的电压值来检测所述电源模块放电电阻的连接状态。
在具体的实施例中,所述连接检测模块201进一步配置为:
在所述电源模块的电源端施加一个固定电压,并且在电源感测端施加一个预设大小的电流;
分别测量所述电源线的输出电压Vf和电源感测线的输出电压Vs;
如果Vf和Vs的电压差为0V,则确定所述电源线和电源感测线在所述接口电路板上短接正确。
所述电压检测模块202进一步配置为:
将所述电源线的输出电压设定为预设扫描电压;
通过所述接口电路板的电源监控管脚对所述电源输出电压进行参数扫描,得到最高电压VOH和最低电压VOL;
如果VOH和VOL的电压差在所述预设扫描电压的预定义范围以内,则确定所述电源输出电压处于稳定状态。
所述电阻检测模块203进一步配置为:
在所述电源监控管脚施加一个预设大小的电流,然后测量电源监控管脚的电压;
将所述电压和电流的比值作为所述电源模块放电电阻的阻值;
如果所述阻值为预定义阻值,则确定所述电源模块放电电阻连接正确。
该装置的各个模块所实现的具体功能可参见实施例四中的描述,在此不再赘述。
实施例六
本发明的另一方面还包括一种自动测试平台(ATE测试平台),所述自动测试平台运行自动测试程序。自动测试程序所运行的平台和芯片量产自动测试平台一致。该测试程序主要包含实现根据前述实施例四的一种或多种自动测试方法的各个步骤的功能模块。
可以看出,本发明提供的电源信号自检查的接口电路板、自动测试方法和测试平台,与现有技术相比,具备以下优点:
首先,本发明的技术方案实现了对接口电路板的电源信号进行自检查,不依赖芯片来执行,从而在接收到芯片之前就可以预先发现接口电路板的电源信号可能存在的设计或者制造问题,降低样品交付延迟的风险。举例而言,在新产品初始测试阶段,发现某个接口电路板有一个电源的DC测试数据与其他接口电路板有差异,通过本发明的上述放电电阻检测过程,可以发现100Ω放电电阻连接异常,因此快速定位各个电源的放电电阻是否连接正确,从而在芯片到达之前对放电电阻的故障进行检修,减少定位问题所花费的时间成本。
其次,本发明的技术方案还实现了DPSForce线和ForceSense线的连接正确性检查、电源输出电压稳定性检查、电源模块放电电阻的阻值测量及其连接状态检查,因此扩展了接口电路板电源信号检查的覆盖范围,使接口电路板的检查范围更加完善和高效。
最后,本发明的技术方案还提供了接口电路板在线检查的能力,即可以对接口电路板上的电源信号和连接关系进行在线检查,不必装卸接口电路板。在线检查过程在传统的测试平台基础上即可完成,而不需要各种仪器仪表来搭建检查平台,在提高检查便利性的同时,降低了硬件成本和时间成本。本发明的自动测试方法通过执行ATE测试程序来实现,在多个DIB自动检查中提供了较高的一致性,降低了对检查人员的技能要求,因此节省了人力成本。
上文描述了本发明实施例提供的多个实施例方案,各实施例方案介绍的各可选方式可在不冲突的情况下相互结合、交叉引用,从而延伸出多种可能的实施例方案,这些均可认为是本发明实施例披露、公开的实施例方案。
虽然本发明实施例披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种变更与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (12)
1.一种电源信号自检查的接口电路板,所述接口电路板连接在待测芯片和自动测试机的电源模块之间,其特征在于:
所述接口电路板的电源线和电源感测线在所述接口电路板上短接,所述接口电路板的接地线和接地感测线在所述接口电路板上短接;所述接口电路板包括电源监控管脚,所述电源监控管脚将所述电源线连接到自动测试机数字信号通道,以通过所述自动测试机数字信号通道对所述电源监控管脚输出的电源信号进行自检查。
2.根据权利要求1所述的电源信号自检查的接口电路板,其特征在于,所述接口电路板的电源线和电源感测线的短接点位于所述待测芯片的近端。
3.根据权利要求1所述的电源信号自检查的接口电路板,其特征在于,所述电源线和电源感测线分别输出电压Vf和Vs,用于对所述电源线和电源感测线的连接状态利用自动测试机进行检测。
4.根据权利要求1所述的电源信号自检查的接口电路板,其特征在于,所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电压比较器,用于对所述电源输出电压的稳定状态利用自动测试机进行检测。
5.根据权利要求1所述的电源信号自检查的接口电路板,其特征在于,所述电源监控管脚将所述电源模块的电源输出电压传输到所述自动测试机数字信号通道的电信号测量单元,用于对电源模块放电电阻的连接状态利用自动测试机进行检测。
6.根据权利要求1所述的电源信号自检查的接口电路板,其特征在于,所述接口电路板是探针卡或测试负载板。
7.一种基于权利要求1-6任一项的电源信号自检查的接口电路板的自动测试方法,其特征在于,包括:
根据所述接口电路板的电源线和电源感测线的电压,检测所述电源线和电源感测线的连接状态;
通过所述接口电路板的电源监控管脚对电源输出电压进行参数扫描,得到最高电压和最低电压,根据所述最高电压和所述最低电压的差值来检测所述电源输出电压的稳定状态;
根据所述接口电路板的电源监控管脚在预设电流下的电压值来检测所述电源模块放电电阻的连接状态。
8.根据权利要求7所述的自动测试方法,其特征在于,所述检测所述电源线和电源感测线的连接状态,进一步包括:
在所述电源模块的电源端施加一个固定电压,并且在电源感测端施加一个预设大小的电流;
分别测量所述电源线的输出电压Vf和电源感测线的输出电压Vs;
如果Vf和Vs的电压差为0V,则确定所述电源线和电源感测线在所述接口电路板上短接正确。
9.根据权利要求7所述的自动测试方法,其特征在于,所述检测所述电源输出电压的稳定状态,进一步包括:
将所述电源线的输出电压设定为预设扫描电压;
通过所述接口电路板的电源监控管脚对所述电源输出电压进行参数扫描,得到最高电压VOH和最低电压VOL;
如果VOH和VOL的电压差在所述预设扫描电压的预定义范围以内,则确定所述电源输出电压处于稳定状态。
10.根据权利要求7所述的自动测试方法,其特征在于,所述检测所述电源模块放电电阻的连接状态,进一步包括:
在所述电源监控管脚施加一个预设大小的电流,然后测量电源监控管脚的电压;
将所述电压和电流的比值作为所述电源模块放电电阻的阻值;
如果所述阻值为预定义阻值,则确定所述电源模块放电电阻连接正确。
11.一种基于权利要求1-6任一项的电源信号自检查的接口电路板的自动测试装置,其特征在于,包括:
连接检测模块,用于根据所述接口电路板的电源线和电源感测线的电压,检测所述电源线和电源感测线的连接状态;
电压检测模块,用于通过所述接口电路板的电源监控管脚对电源输出电压进行参数扫描,得到最高电压和最低电压,根据所述最高电压和所述最低电压的差值来检测所述电源输出电压的稳定状态;
电阻检测模块,用于根据所述接口电路板的电源监控管脚在预设电流下的电压值来检测所述电源模块放电电阻的连接状态。
12.一种自动测试平台,其特征在于,所述自动测试平台运行自动测试程序,用于实现根据权利要求7-10任一项的自动测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310439496.1A CN116482512A (zh) | 2023-04-23 | 2023-04-23 | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310439496.1A CN116482512A (zh) | 2023-04-23 | 2023-04-23 | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN116482512A true CN116482512A (zh) | 2023-07-25 |
Family
ID=87218932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310439496.1A Pending CN116482512A (zh) | 2023-04-23 | 2023-04-23 | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116482512A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117151032A (zh) * | 2023-10-27 | 2023-12-01 | 零壹半导体技术(常州)有限公司 | 基于Kelvin的ATE检测PCB板的测试方法 |
-
2023
- 2023-04-23 CN CN202310439496.1A patent/CN116482512A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117151032A (zh) * | 2023-10-27 | 2023-12-01 | 零壹半导体技术(常州)有限公司 | 基于Kelvin的ATE检测PCB板的测试方法 |
CN117151032B (zh) * | 2023-10-27 | 2024-01-23 | 零壹半导体技术(常州)有限公司 | 基于Kelvin的ATE检测PCB板的测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5254953A (en) | Identification of pin-open faults by capacitive coupling through the integrated circuit package | |
US11187747B2 (en) | Inspection system and malfunction analysis/prediction method for inspection system | |
US7075307B1 (en) | Method and apparatus for detecting shorts on inaccessible pins using capacitive measurements | |
US20030158690A1 (en) | Systems and methods for facilitating automated test equipment functionality within integrated circuits | |
CN110494965B (zh) | 检查系统、晶圆图显示器、晶圆图显示方法以及存储介质 | |
CN116482512A (zh) | 一种电源信号自检查的接口电路板、自动测试方法和测试平台 | |
CN111190094A (zh) | 一种基于电路物理参数检测的控制系统 | |
EP0919822B1 (en) | System for verifying signal voltage level accuracy on a digital testing device | |
US11493549B2 (en) | System and method for performing loopback test on PCIe interface | |
KR100988610B1 (ko) | 반도체 칩 테스트 장치 및 방법 | |
JP3784479B2 (ja) | 回路基板検査方法 | |
KR20090014914A (ko) | 프로브카드의 오에스, 평탄도 및 누설전류 측정방법 및 그시스템 | |
CN109270480B (zh) | 检测源监控单元的方法 | |
CN113030697A (zh) | 复合测试机及其使用方法 | |
JP2014219335A (ja) | 検査装置および検査方法 | |
US6617841B2 (en) | Method and apparatus for characterization of electronic circuitry | |
JPH10142281A (ja) | 回路基板検査方法 | |
JP2014020815A (ja) | 基板検査装置および基板検査方法 | |
KR100718457B1 (ko) | 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법 | |
US11639960B2 (en) | Integrated circuit spike check apparatus and method | |
CN117990962A (zh) | 探针卡以及芯片测试系统 | |
JPH09298222A (ja) | 半導体装置の測定システム及びその測定方法 | |
JP2591453B2 (ja) | バーンインボード検査装置およびバーンインボード検査方法 | |
KR20020094117A (ko) | 인쇄회로기판상의 저항 인덕터 및 커패시터 병렬 회로의검사를 위한 방법 | |
KR20010081625A (ko) | 테스트 중인 반도체 디바이스를 이용한 반도체 테스트장치의 타이밍 파라메터 점검 및 보정 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |