JP2007225537A - 電子デバイス用試験装置及び電子デバイスの試験方法 - Google Patents

Abstract

【課題】 電子デバイス用試験装置及び電子デバイスの試験方法に関し、数万〜数十万ステップの試験プログラムにおいて、異常が発生した箇所を検出するとともに、電源のＯＮ、ＯＦＦ時にアラームが出ないようにする。
【解決手段】 電子デバイス試験装置に、テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターする機能を設ける。
【選択図】 図１

Description

本発明は電子デバイス用試験装置及び電子デバイス用試験方法に関するものであり、電子デバイス、特に、大規模かつ高速のＬＳＩ（大規模集積回路装置）を試験する際のテスター電源や試験環境の信頼性を向上し、動作試験中の異常電圧発生原因の解析ツールとして有用な電子デバイス用試験装置及び電子デバイスの試験方法に関するものである。

ＩＣの動作保証試験プログラムは数万〜数十万の実行命令文より成り立っており、実行中に電圧異常が発生ずるとＩＣの破壊につながる。

このよう破壊を防止するために、設定印加電圧監視回路を設け異常印加電圧フラグがイネーブルになった時、電圧の供給を中止して測定を中断し、被試験デバイス（ＤＵＴ）の破壊を防止することが提案されている（例えば、特許文献１参照）。

また、パターン起動制御回路にパターン終了コマンドによってリセットされる制御回路を設け、この制御回路の設定状態をＴＥＳＴフラグとしてパターン発生回路に出力し、このＴＥＳＴフラグが「０」の場合に、パターン発生起動不良と判定して、試験実行中に異常を自動検出して、試験のロス時間を短縮することも提案されている（例えば、特許文献２参照）。

しかし、これまでは試験プログラムの中のどの命令のときに異常が発生しているかを検出する機能がなかったため、デバイス破壊が確認された場合、オシロスコープを用いての調査とならざるを得ず、ある程度測定内容に狙いをつけ波形の変動を目視で確認していく必要があった。

しかし、ＬＳＩの大規模化によるピン数の増大、測定項目数の増大、試験ベクターの長大化により、オシロスコープでの確認は著しく時間と手間を要し試験コスト増大の要因となっていた。
特開平０８−０７５８１８号公報 特開２００３−０６６１２４号公報

一般的な試験手法はテスターハードをメカニカル的に直接動作させて、デバイスの各ピンに電源、ドライバー、ＤＣユニット等の設定を行い、直流電圧／電流を測定する場合（主にＤＣ試験）と、一旦、ＤＣ（直流）試験の様にテスターハードを動作させデバイスを動作状態にしておき、次にパターンジェネレータを動作させデバイス入力に波形を与え、出力側のコンパレータでデバイスが期待通りのレベル出力しているかのＦＮ（ファンクション）試験がある。

ＤＣ試験時はプログラムの何処のステップ（ｓｔｅｐ），カウント（ｃｏｕｎｔ）で異常電圧が発生したかを取り込む課題があり、ＦＮ試験時はパターンジェネレータ内の何処のカウント、アドレスで異常電圧が発生したかを取り込む課題がある。

また、異常電圧の判定として、デバイスの最大定格を越えた場合の異常判定と、デバイス動作時のハザードを異常判定する必要があるが、後者の判定時においては電源のオン時とオフ時では必ず異常と判定するレベルを通過し異常と判定されるため、これを判定しない様にする課題がある。

したがって、本発明は、数万〜数十万ステップの試験プログラムにおいて、異常が発生した箇所を検出するとともに、電源のオン、オフ時にアラームが出ないようにすることを目的とする。

図１は本発明の原理的構成図であり、ここで図１を参照して、本発明における課題を解決するための手段を説明する。
図１参照
上記課題を解決するために、本発明は、電子デバイス用試験装置であって、テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターする機能を有することを特徴とする。

このように、テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターする機能を設けることによって、異常が発生した箇所を検出することが可能になる。

また、テスター１の異常電位をモニターする機能が、電源オン／オフ時の切り替えタイミングにより異常電位の判定レベルの切り替え機能を有することが好適であり、夫々の電源状態に特有の異常電位を精度良くモニターすることが可能になる。

また、テスター１の異常電位をモニターする機能を実現するには、少なくとも４つの比較器を有し、２つの比較器によって電源オン時ロー側感知レベルと電源オフ時ハイ側感知レベルを設定するとともに、他の２つの比較器によって絶対ハイ側感知レベルと絶対ロー側感知レベルを設定することが好適であり、簡単な回路構成によってテスター１の異常電位を精度良くモニターすることができる。

また、テスター１の異常電位をモニターする機能が、異常電位の検出ポイントと、試験用プログラム、及び、前記試験用プログラムの実行に伴うパターンカウントにリンクできる機能を有することが望ましく、それによって、ＤＣ試験時はプログラムの何処のｓｔｅｐ，ｃｏｕｎｔで異常電圧が発生したかを取り込むことが可能になり、また、ＦＮ試験時はパターンジェネレータ内の何処のカウント、アドレスで異常電圧が発生したかを取り込むことが可能になる。

また、テスター１の異常電位をモニターする機能が、試験中に必然的に発生する異常電位、典型的には、電源オンの瞬間、或いは、電源オフの瞬間に発生する異常電位の検出ポイントを無視し、本来の検出対象となる異常電位のみを抽出できる機能を有することが望ましく、電源のオン／オフ時に発生する高電位を異常電位と判定しないので、精度の良い試験が可能になる。

また、このようなテスター１の異常電位をモニターする機能は、テスター１内に内蔵しても良いし、或いは、テスター１外に外付しても良いものである。

また、テスター１の異常電位をモニターするためには、専用のモニター線路４をプローブカードやテストボード等の試験治具２に設けた測定ピンに接続してモニターすることが望ましく、経験的に異常が発生し易いＩＣのパッドに接続する測定ピンにモニター線路４を接続することによって、効率の良い測定が可能になる。

上述の電子デバイス用試験装置を用いることによって、テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターすることができ、それによって、数万〜数十万ステップの試験プログラムにおいて、異常が発生した箇所を検出するとともに、電源のオン或いはオフ時にアラームが出ないようにすることが可能になる。

本発明によれば、数万〜数十万ステップ、或いはそれ以上のステップの試験プログラムにおいて、異常が発生した箇所を検出するとともに、電源のオン或いはオフ時にアラームが出ないようにすることが可能になる。

また、取得したモニター情報を元に逐次アラームをテスターＣＰＵに送付し測定を中断することも可能になり、判定レベルの変更により何処で電圧がピークとなったかの解析データとしても有効に使用することができる。

また、この情報をもとにプログラムフローの制御も可能となり、このようなデータを保存しておくことにより統計的にデバイスの電源特性を調査することも可能となる。

本発明は、電子デバイス用試験測定装置を、テスター本体部を構成するテスターＣＰＵ、テスターの異常電位をモニターする異常電位モニター回路、異常電位モニター回路に被測定対象電子デバイス（ＤＵＴ）からの電圧変動を伝達するモニター端子、テスターＣＰＵと異常電位モニター回路とを接続するデータバスから構成される。

異常電位モニター回路において絶対最大・最小規格（デバイスの規格上超えてはならない範囲）を設定し、モニター端子によって検出されたデバイスの電圧が一瞬でも規格より外れた場合にはアラームを出すとともに、電源オン状態の低い側の電圧レベルと電源オフ時の高い側の電圧レベルを設定してハザード等の検出を行う。

この時、電源オン／オフの遷移（Ｔｒ／Ｔｆ）時間において必ず規格外の電圧を通過するため、このアラームを抑制する。
例えば、プログラム上で時間を任意設定して、アラーム対象から外したり、或いは、システム上で時間や規格を超えたところ又はプログラムが次のｓｔｅｐに入ったところ等からは判定しない自動判断機能を設けることにより行う。

ここで、図２を参照して、本発明の実施例１のＩＣ試験装置を説明する。
図２参照
本発明のＩＣ試験装置は、テスター本体部を構成するテスターＣＰＵ１１、テスターの異常電位をモニターする異常電位モニター回路２０、異常電位モニター回路２０に被測定対象電子デバイス（ＤＵＴ）からの電圧変動を伝達するモニター端子１２、テスターＣＰＵ１１と異常電位モニター回路２０とを接続するテスターバス１３から構成される。

この異常電位モニター回路２０はテスターの電源ユニットと接続、若しくはモニター端子１２を引き出すことにより試験ボード（図示は省略）上の任意の箇所に接続するようになっている。
例えば、経験的に異常が発生し易いＤＵＴの複数箇所のパッドに接続する試験ボードの測定ピンにモニター端子１２から引き出されたモニター線路を接続する。

この異常電位モニター回路２０は４個のコンパレータ２３〜２６と１個のコントローラ２７を内蔵しており、このコントローラ２７は内部バス２２／テスターバスインターフェイス２１／テスターバス１３を介してテスターＣＰＵ１１に接続されている。

この４つのコンパレータ２３〜２６のうちの２つのコンパレータ２３，２４は絶対最大規格電圧Ｖ_HIGH・絶対最小規格電圧Ｖ_LOW （デバイスの規格上超えてはならない範囲）を設定して、モニター端子１２によって検出された被測定対象電子デバイス（ＤＵＴ）の電圧が一瞬でも規格より外れた場合にはアラームを出す。

一方、残り２つのコンパレータ２５，２６は、電源オン状態の低い側の電圧レベルＶ_ON-LOWと電源オフ時の高い側の電圧レベルＶ_OFF-HIGHの設定に用いハザード等の検出をおこなう。
この２つのコンパレータ２５，２６の切り換えは、リレー等の切り換えスイッチ２８を用いて電源オン／オフのタイミングで自動的に切り替えられる。

但し、電源オン／オフの遷移（Ｔｒ／Ｔｆ）時間において必ず規格外の電圧を通過するため、このアラームを抑制するために、プログラム上で時間を任意設定、即ち、デッドバンドを設定して、システム上で自動判断で異常電位とは判定しない。
なお、遷移（Ｔｒ／Ｔｆ）時間は外部容量に依存するので、デッドバンドはこの外部容量の状態に応じて任意に設定する。

また、異常電位モニター回路２０に設けられたコントローラ２７はテスターＣＰＵ１１とデータバスを介して接続されているため、同時にプログラムのカウントとパターンのカウントを取得することが可能であり、アラームが検出されたタイミング、若しくは補正されたタイミングで各々のプログラムカウント数等が取り込まれる。

次に、検出回路の動作を説明すると、テスターＣＰＵ１１よりプログラムに実行命令が入りプログラムがスタートする。
測定プログラムより異常検出レベルが設定され、プログラムの実行と同時に異常電位モニター回路２０のコントローラ２７を介して４つのコンパレータ２３〜２６に夫々上述の異常検出レベルが設定される。

次に、測定プログラムにより異常電位モニター回路２０自体のオン命令により異常電位モニター回路２０は有効状態となり、この命令はオフ命令まで有効とする。
このように、テスターＣＰＵ１１と異常電位モニター回路２０内の状態が相互に逐次情報が入り規格内にあるか否かの判定は異常電位モニター回路２０内で実行される。
この時、モニターをスタートさせた時からプラグラムカウント数を保持するともに、”ＬａＰ Ｔｉｍｅ Ｄａｔａ ０”をスタートした時間とする。

次に、図３及び図４を参照して、異常電位の判定機能を説明する。
図３参照
図３は、電源オンから電源オフの状態の異常電位の判定機能の説明図であり、まず、電源オンと同時に切り換えスイッチ２８をコンパレータ２５側に接続して、異常電位をモニターする。

この時、電源オンの瞬間及び電源オフの瞬間に発生する電源オン状態の低い側の電圧レベルＶ_ON-LOWを下回る低電位を異常電位と判定してアラームを出力しないように、感知レベルの無効領域、即ち、デッドバンドを予めプログラムに組み込んでおく。
なお、この時、絶対最大規格電圧Ｖ_HIGH（最大定格＋α）及び絶対最小規格電圧Ｖ_LOW （最大定格−α）の検出機能は有効にしておく。

この時、電源がオン状態でＤＵＴを動作させている最中に、測定時の周辺回路等の影響により電圧が一瞬でも落ちていないかをモニターするために、一定以上の電圧が保持されていることを確認するために電源オン状態の低い側の電圧レベルＶ_ON-LOWを設定する。

図４参照
図４は、電源オフから電源オンの状態の異常電位の判定機能の説明図であり、まず、電源オフと同時に切り換えスイッチ２８をコンパレータ２６側に接続して、異常電位をモニターする。

この時も、電源オフの瞬間及び電源オンの瞬間に発生する電源オン状態の低い側の電圧レベルＶ_ON-LOWを上回る高電位を異常電位と判定してアラームを出力しないように、感知レベルの無効領域、即ち、デッドバンドを予めプログラムに組み込んでおく。
なお、この時も、絶対最大規格電圧Ｖ_HIGH（最大定格＋α）及び絶対最小規格電圧Ｖ_LOW （最大定格−α）の検出機能は有効にしておく。

この時、電源がオフ状態であるはずが、測定時の周辺回路等の影響により電圧が一瞬でも入っていないかをモニターするために、一定以下の電圧を保持していることを確認するために電源オフ時の高い側の電圧レベルＶ_OFF-HIGHを設定する。

再び、図２参照
次いで、異常電位モニター回路２０を有効状態にしたのち、ＤＣ測定を開始するが、まず、ＤＣ測定の試験条件を設定し、測定を実行しながら、それと平行して異常電位のモニターを行う。

この試験中に異常電圧が発生し、発生した異常電位が異常電位モニター回路２０に検知されてアラームが発生した場合、その時のラップタイム（Ｌａｐ Ｔｉｍｅ Ｄａｔａ １），プログラムカウント数、及び、アラームデータ（Ａｌａｒｍ Ｄａｔｅ １：一回目のアラームである指標）を取り込む。

次いで、ＦＮ測定の場合には、まず、ＦＮ測定の試験条件を設定し、測定を実行しながら、それと平行して異常電位のモニターを行う。
この時、ＤＵＴに印加する各種の発生パターン毎にＰＧ（パターンジェネレータ）のスタートとストップを繰り返し、その都度、プログラムカウント数及びパターンカウント数を保持する。

この発生パターンの印加中に異常電圧が発生し、発生した異常電位が異常電位モニター回路２０に検知されてアラームが発生した場合、その時のラップタイム（Ｌａｐ Ｔｉｍｅ Ｄａｔａ ２），プログラムカウント数、パターンカウント数、及び、アラームデータ（Ａｌａｒｍ Ｄａｔｅ ２：二回目のアラームである指標）を取り込む。

図５参照
図５は、アラーム情報の表示例であり、異常電圧が発生した箇所に集中して確認する事が可能となる。
例えば、電源がオン状態のラップタイムが３．０００秒及び３．２００秒の時点で、プログラムカウント数が＃１Ａ及び＃ＦＡの時に設定した電圧レベルＶ_ON-LOWを下回る異常電圧が検知されたことを示しており、この異常電圧の発生とプログラムカウント数が＃１Ａ及び＃ＦＡ時の実行プログラムの内容を突き合わせることによって、異常電位の発生原因を究明することが可能になる。

また、ラップタイムが３．４００秒の時点で、プログラムカウント数が＃１０Ｆの時に設定した絶対最大規格電圧Ｖ_HIGHを上回る異常電圧が検知されたことを示しており、この異常電圧の発生とプログラムカウント数が＃１０Ｆ時の実行プログラムの内容を突き合わせることによって、異常電位の発生原因を究明することが可能になる。

また、ラップタイムが３．６０２秒の時点で、プログラムカウント数が＃１３３の発生パターン印加時のパターンカウント数が＃１ＡＡ及び＃１ＡＢの時に設定した絶対最大規格電圧Ｖ_HIGHを上回る異常電圧が検知されたことを示しており、この異常電圧の発生とパターンカウント数が＃１ＡＡ及び＃１ＡＢの時の印加パターンを調べることによって、異常電位の発生原因を究明することが可能になる。

さらに、ラップタイムが３．６０３秒の時点で、プログラムカウント数が＃１３３の発生パターン印加時のパターンカウント数が＃ＡＣＣの時に設定した電圧レベルＶ_ON-LOWを下回る異常電圧が検知されたことを示しており、この異常電圧の発生とパターンカウント数が＃ＡＣＣの時の印加パターンを調べることによって、異常電位の発生原因を究明することが可能になる。

このようなパターンジェネレータによる発生パターンの印加が全て終了した時点で、異常電位モニターも終了することにより、全ての測定・モニターを終了し、タイマーを停止する。

このように、本発明の実施例１においては、ＤＣ試験及びＦＮ試験と平行して、テスターＣＰＵとリンクした異常電位モニター回路により異常電位の発生を検知しているので、異常電位が発生した時の、プログタムカウントやパターンカウントを取得できる、それによって、数万〜数十万ステップ、或いは、それ以上のステップの試験プログラムにおいて、異常が発生した箇所を確実に検出することができる。

また、異常電位の検出に際して、電源のオン或いはオフ時にタイミングを合わせたデッドバンドを設定することによって、電源のオン或いはオフ時にアラームが出ないようにすることが可能になる。

以上、本発明の実施例を説明してきたが、本発明は実施例に記載された構成・条件等に限られるものではなく各種の変更が可能であり、例えば、上記の実施例においてはデッドバンドを設定しているが、電源オン／オフ時のＴｒ／Ｔｆは外部容量によっても左右されるためデッドバンドを設定しないで、基本的にテスターが次の動作に入るまでとしても良く、一般的にはドライバ−コンパレータ等のパワー入力条件Ｐ_inを設定する。

また、上記の実施例の説明においては、異常電位モニター回路が異常を検出した後の試験動作については言及していないが、プログラムの実行を止めるか否かは任意であり、テスター側のコントローラにより制御すれば良い。

また、上記の実施例における４個のコンパレータと１個のコントローラからなる異常電位モニター回路の構成は単なる一例であり、上述の４つの電圧状態を設定して、その設定基準を上回る或いは下回る異常電位が検知できるものであれば何でも良いものである。

ここで、再び図１を参照して、本発明の詳細な特徴を改めて説明する。
再び、図１参照
（付記１） テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターする機能を有することを特徴とする電子デバイス用試験装置。
（付記２） 上記テスター１の異常電位をモニターする機能が、電源オン／オフ時の切り替えタイミングにより異常電位の判定レベルの切り替え機能を有することを特徴とする付記１記載の電子デバイス用試験装置。
（付記３） 上記テスター１の異常電位をモニターする機能が、少なくとも４つの比較器を有し、２つの比較器によって電源オン時ロー側感知レベルと電源オフ時ハイ側感知レベルを設定するとともに、他の２つの比較器によって絶対ハイ側感知レベルと絶対ロー側感知レベルを設定することを特徴とする付記２記載の電子デバイス用試験装置。
（付記４） 上記テスター１の異常電位をモニターする機能が、異常電位の検出ポイントと、試験用プログラム、及び、前記試験用プログラムの実行に伴うパターンカウントにリンクできる機能を有することを特徴とする付記１乃至３のいずれか１に記載の電子デバイス用試験装置。
（付記５） 上記テスター１の異常電位をモニターする機能が、試験中に必然的に発生する異常電位の検出ポイントを無視し、本来の検出対象となる異常電位のみを抽出できる機能を有することを特徴とする付記１乃至４のいずれか１に記載の電子デバイス用試験装置。
（付記６） 上記テスター１の異常電位をモニターする機能が、前記テスター１内に内蔵されていることを特徴とする付記１乃至５のいずれか１に記載の電子デバイス用試験装置。
（付記７） 上記テスター１の異常電位をモニターする機能が、前記テスター１外に外付けされていることを特徴とする付記１乃至５のいずれか１に記載の電子デバイス用試験装置。
（付記８） 上記テスター１の異常電位をモニターするためのモニター線路４を、試験治具２に設けたピンに接続してモニターすることを特徴とする付記１乃至７のいずれか１に記載の電子デバイス用試験装置。
（付記９） 付記１乃至８のいずれか１に記載の電子デバイス用試験装置を用いて、テスター１の異常電位の検出を被測定対象電子デバイス３の特性測定と並行してモニターすることを特徴とする電子デバイスの試験方法。

本発明の活用例としては、ＩＣ試験装置が典型的なものであるが、試験対象は半導体集積回路装置に限られるものではなく、超伝導デバイスや強誘電体デバイス等の他の電子デバイスの試験にも適用されるものである。

本発明の原理的構成の説明図である。 本発明の実施例１のＩＣ試験装置の概念的構成図である。 電源オンから電源オフの状態の異常電位の判定機能の説明図である。 電源オフから電源オンの状態の異常電位の判定機能の説明図である。 アラーム情報の表示例である。

符号の説明

１ テスター
２ 試験治具
３ 被測定対象電子デバイス
４ モニター線路
１１ テスターＣＰＵ
１２ モニター端子
１３ テスターバス
２０ 異常電位モニター回路
２１ テスターバスインターフェイス
２２ 内部バス
２３〜２６ コンパレータ
２７ コントローラ
２８ 切り換えスイッチ

Claims (5)

1. テスターの異常電位の検出を被測定対象電子デバイスの特性測定と並行してモニターする機能を有することを特徴とする電子デバイス用試験装置。
2. 上記テスターの異常電位をモニターする機能が、電源オン／オフ時の切り替えタイミングにより異常電位の判定レベルの切り替え機能を有することを特徴とする請求項１記載の電子デバイス用試験装置。
3. 上記テスターの異常電位をモニターする機能が、異常電位の検出ポイントと、試験用プログラム、及び、前記試験用プログラムの実行に伴うパターンカウントにリンクできる機能を有することを特徴とする請求項１または２に記載の電子デバイス用試験装置。
4. 上記テスターの異常電位をモニターする機能が、試験中に必然的に発生する異常電位の検出ポイントを無視し、本来の検出対象となる異常電位のみを抽出できる機能を有することを特徴とする請求項１乃至３のいずれか１項に記載の電子デバイス用試験装置。
5. 請求項１乃至４のいずれか１項に記載の電子デバイス用試験装置を用いて、テスターの異常電位の検出を被測定対象電子デバイスの特性測定と並行してモニターすることを特徴とする電子デバイスの試験方法。

Images