JP2000046900A - Ｉｃ試験装置 - Google Patents
Ｉｃ試験装置Info
- Publication number
- JP2000046900A JP2000046900A JP10218320A JP21832098A JP2000046900A JP 2000046900 A JP2000046900 A JP 2000046900A JP 10218320 A JP10218320 A JP 10218320A JP 21832098 A JP21832098 A JP 21832098A JP 2000046900 A JP2000046900 A JP 2000046900A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- test apparatus
- voltage
- supply voltage
- supply circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【課題】 電源電圧が除々に低下する電源故障が発生し
た場合であっても、ＩＣ試験装置を動作不良のまま使用
し続けてしまうことのないＩＣ試験装置を提供する。 【解決手段】 ＩＣ試験装置に電源を供給する電源回路
１と、この電源回路１の出力電圧を常時監視する電圧検
出回路３と、ＩＣ試験装置が正常に動作する電源電圧の
範囲内に設定された上限値および下限値を記憶する記憶
手段１７、１６とを有するＩＣ試験装置において、前記
電圧検出回路３は、前記電源回路１の出力電圧が、前記
上限値を超えるか、あるいは下限値を下回ると、前記電
源回路１をオフする。
た場合であっても、ＩＣ試験装置を動作不良のまま使用
し続けてしまうことのないＩＣ試験装置を提供する。 【解決手段】 ＩＣ試験装置に電源を供給する電源回路
１と、この電源回路１の出力電圧を常時監視する電圧検
出回路３と、ＩＣ試験装置が正常に動作する電源電圧の
範囲内に設定された上限値および下限値を記憶する記憶
手段１７、１６とを有するＩＣ試験装置において、前記
電圧検出回路３は、前記電源回路１の出力電圧が、前記
上限値を超えるか、あるいは下限値を下回ると、前記電
源回路１をオフする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩＣ試験装置に関
し、特にその電源電圧異常の検出装置に関する。
し、特にその電源電圧異常の検出装置に関する。
【０００２】
【従来の技術】図３は、従来のＩＣ試験装置の一例であ
る。このＩＣ試験装置の電源電圧、すなわちこのＩＣ試
験装置に内蔵された電源１の出力電圧は＋５Ｖである。
この電源１が故障した場合、通常の現象としては、出力
電圧が０Ｖ付近になるか、あるいは非常に高い電圧にな
るかのどちらかである。従来の電源電圧検出回路１９
は、このような故障のみを検出する事を目的としていた
ので、検出電圧はラフに設定されていた。この従来例で
は、図４および図５に示すように、電源電圧の設定値が
＋５Ｖであるのに対し、検出電圧Vref1、Vref2は４Ｖと
６Ｖとに設定され、４Ｖを下回るか、あるいは６Ｖを超
えた場合に故障として検出され、電源が遮断される。こ
れらの検出電圧は、ＩＣ試験装置が正常に動作する電源
電圧範囲とは無関係に決められていた。そして、ＩＣ試
験装置が正常に動作するか否かの確認は、ＩＣ試験装置
に内蔵された動作チェックプログラムによって行われて
いた。この動作チェックプログラムは、毎朝デバイスの
測定が開始される前に行われ、チェックの結果がＯＫで
あれば、デバイスの測定が開始される。
る。このＩＣ試験装置の電源電圧、すなわちこのＩＣ試
験装置に内蔵された電源１の出力電圧は＋５Ｖである。
この電源１が故障した場合、通常の現象としては、出力
電圧が０Ｖ付近になるか、あるいは非常に高い電圧にな
るかのどちらかである。従来の電源電圧検出回路１９
は、このような故障のみを検出する事を目的としていた
ので、検出電圧はラフに設定されていた。この従来例で
は、図４および図５に示すように、電源電圧の設定値が
＋５Ｖであるのに対し、検出電圧Vref1、Vref2は４Ｖと
６Ｖとに設定され、４Ｖを下回るか、あるいは６Ｖを超
えた場合に故障として検出され、電源が遮断される。こ
れらの検出電圧は、ＩＣ試験装置が正常に動作する電源
電圧範囲とは無関係に決められていた。そして、ＩＣ試
験装置が正常に動作するか否かの確認は、ＩＣ試験装置
に内蔵された動作チェックプログラムによって行われて
いた。この動作チェックプログラムは、毎朝デバイスの
測定が開始される前に行われ、チェックの結果がＯＫで
あれば、デバイスの測定が開始される。
【０００３】
【発明が解決しようとする課題】従来のＩＣ試験装置に
おける電源電圧検出回路１９では、検出電圧Vref1、Vre
f2はＩＣ試験装置が正常に動作する電源電圧範囲とは無
関係に決められている。その為、図５のように、電源電
圧が急に低下した場合は、ＩＣ試験装置が動作不良にな
ると同時に電源電圧検出回路が動作し、ＩＣ試験装置の
電源が遮断されるので、問題は発生しない。ところが図
４に示すような、電源電圧が除々に低下する電源故障が
発生した場合、ＩＣ試験装置が動作不良になったにもか
かわらず、電源電圧検出回路が動作しない期間Ａができ
てしまう可能性があった。この期間に、ＩＣ試験装置の
動作不良に気が付かないでデバイス測定を続けると、最
悪の場合には、不良デバイスを良品デバイスと判定して
しまう可能性があった。
おける電源電圧検出回路１９では、検出電圧Vref1、Vre
f2はＩＣ試験装置が正常に動作する電源電圧範囲とは無
関係に決められている。その為、図５のように、電源電
圧が急に低下した場合は、ＩＣ試験装置が動作不良にな
ると同時に電源電圧検出回路が動作し、ＩＣ試験装置の
電源が遮断されるので、問題は発生しない。ところが図
４に示すような、電源電圧が除々に低下する電源故障が
発生した場合、ＩＣ試験装置が動作不良になったにもか
かわらず、電源電圧検出回路が動作しない期間Ａができ
てしまう可能性があった。この期間に、ＩＣ試験装置の
動作不良に気が付かないでデバイス測定を続けると、最
悪の場合には、不良デバイスを良品デバイスと判定して
しまう可能性があった。
【０００４】本発明は、上記の問題を解決するためにな
されたもので、電源電圧が除々に低下する電源故障が発
生した場合であっても、ＩＣ試験装置を動作不良のまま
使用し続けてしまうことのないＩＣ試験装置を提供す
る。
されたもので、電源電圧が除々に低下する電源故障が発
生した場合であっても、ＩＣ試験装置を動作不良のまま
使用し続けてしまうことのないＩＣ試験装置を提供す
る。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、ＩＣ試験装置に電源を供給する電源回路と、この電
源回路の出力電圧を常時監視する電圧検出回路と、ＩＣ
試験装置が正常に動作する電源電圧の範囲内に設定され
た上限値および下限値を記憶する記憶手段とを有するＩ
Ｃ試験装置において、前記電圧検出回路は、前記電源回
路の出力電圧が、前記上限値を超えるか、あるいは下限
値を下回ると、前記電源回路をオフすることを特徴とす
るＩＣ試験装置である。
は、ＩＣ試験装置に電源を供給する電源回路と、この電
源回路の出力電圧を常時監視する電圧検出回路と、ＩＣ
試験装置が正常に動作する電源電圧の範囲内に設定され
た上限値および下限値を記憶する記憶手段とを有するＩ
Ｃ試験装置において、前記電圧検出回路は、前記電源回
路の出力電圧が、前記上限値を超えるか、あるいは下限
値を下回ると、前記電源回路をオフすることを特徴とす
るＩＣ試験装置である。
【０００６】請求項２に記載の発明は、前記上限値およ
び下限値は、ＩＣ試験装置１台毎に、このＩＣ試験装置
が正常に動作する電源電圧範囲が調べられ、この範囲に
応じた値に設定されることを特徴とする請求項１に記載
のＩＣ試験装置である。請求項３に記載の発明は、前記
記憶手段は、電源をオフしても記憶内容を保持すること
を特徴とする請求項１または２に記載のＩＣ試験装置で
ある。
び下限値は、ＩＣ試験装置１台毎に、このＩＣ試験装置
が正常に動作する電源電圧範囲が調べられ、この範囲に
応じた値に設定されることを特徴とする請求項１に記載
のＩＣ試験装置である。請求項３に記載の発明は、前記
記憶手段は、電源をオフしても記憶内容を保持すること
を特徴とする請求項１または２に記載のＩＣ試験装置で
ある。
【０００７】
【発明の実施の形態】本発明の一実施形態の構成を図１
のブロック図を参照して説明する。電源１の出力は、Ｉ
Ｃ試験装置を構成する各ユニット２に接続され、これら
の各ユニット２に電源を供給する。電源１の出力電圧の
規定値は＋５Ｖである。電源１の出力は、電源電圧検出
回路３にも接続されている。この電源電圧検出回路３
は、コンパレータ４、５、インバータ６、７、リレー
８、９、ＤＡコンバータ１０、１１、レジスタ１２、１
３、遅延回路１４を内蔵している。電源１の＋出力は、
コンパレータ４の−入力およびコンパレータ５の＋入力
に接続されている。また、電源１の−出力は、電源電圧
検出回路３のＧＮＤ電位点に接続されている。
のブロック図を参照して説明する。電源１の出力は、Ｉ
Ｃ試験装置を構成する各ユニット２に接続され、これら
の各ユニット２に電源を供給する。電源１の出力電圧の
規定値は＋５Ｖである。電源１の出力は、電源電圧検出
回路３にも接続されている。この電源電圧検出回路３
は、コンパレータ４、５、インバータ６、７、リレー
８、９、ＤＡコンバータ１０、１１、レジスタ１２、１
３、遅延回路１４を内蔵している。電源１の＋出力は、
コンパレータ４の−入力およびコンパレータ５の＋入力
に接続されている。また、電源１の−出力は、電源電圧
検出回路３のＧＮＤ電位点に接続されている。
【０００８】コンパレータ４の＋入力には、ＤＡコンバ
ータ１０の出力が供給されている。また、コンパレータ
５の−入力には、ＤＡコンバータ１１の出力が供給され
ている。ＤＡコンバータ１０、１１の入力には、それぞ
れレジスタ１２、１３の出力が供給されている。コンパ
レータ４、５の出力は、それぞれインバータ６、７の入
力に接続されている。インバータ６、７の出力は、並列
にリレー８に供給されている。すなわち、インバータ
６、７の出力は、ワイヤート゛ＯＲを形成している。
ータ１０の出力が供給されている。また、コンパレータ
５の−入力には、ＤＡコンバータ１１の出力が供給され
ている。ＤＡコンバータ１０、１１の入力には、それぞ
れレジスタ１２、１３の出力が供給されている。コンパ
レータ４、５の出力は、それぞれインバータ６、７の入
力に接続されている。インバータ６、７の出力は、並列
にリレー８に供給されている。すなわち、インバータ
６、７の出力は、ワイヤート゛ＯＲを形成している。
【０００９】電源電圧検出回路３は、テスタＣＰＵ１５
と接続されている。このテスタＣＰＵ１５は、Lo-Limit
データファイル１６、Hi-Limitデータファイル１７、デ
ータ設定クロック１８を内蔵している。Lo-Limitデータ
ファイル１６およびHi-Limitデータファイル１７には、
不揮発性のメモリーが用いられている。すなわち、電源
を遮断しても、これらのデータファイルに記憶されたデ
ータが失われることはない。
と接続されている。このテスタＣＰＵ１５は、Lo-Limit
データファイル１６、Hi-Limitデータファイル１７、デ
ータ設定クロック１８を内蔵している。Lo-Limitデータ
ファイル１６およびHi-Limitデータファイル１７には、
不揮発性のメモリーが用いられている。すなわち、電源
を遮断しても、これらのデータファイルに記憶されたデ
ータが失われることはない。
【００１０】Lo-Limitデータファイル１６の出力は、レ
ジスタ１２に入力される。また、Hi-Limitデータファイ
ル１７の出力は、レジスタ１３に入力される。さらに、
データ設定クロック１８が供給するクロックは、レジス
タ１２、１３および遅延回路１４に供給される。遅延回
路１４の出力は、リレー９に入力される。リレー８およ
び９の接点は、常開接点であり、これらの常開接点は直
列に接続されている。すなわち、２つの常開接点が閉じ
たことを条件として回路が閉じ、電源遮断制御信号が出
力される。
ジスタ１２に入力される。また、Hi-Limitデータファイ
ル１７の出力は、レジスタ１３に入力される。さらに、
データ設定クロック１８が供給するクロックは、レジス
タ１２、１３および遅延回路１４に供給される。遅延回
路１４の出力は、リレー９に入力される。リレー８およ
び９の接点は、常開接点であり、これらの常開接点は直
列に接続されている。すなわち、２つの常開接点が閉じ
たことを条件として回路が閉じ、電源遮断制御信号が出
力される。
【００１１】次に、本実施形態の動作を説明する。本実
施形態のＩＣ試験装置は、出荷検査時に、正常に動作す
る電源電圧範囲が調べられ、この範囲に対応する検出電
圧が、各ＩＣ試験装置に内蔵されているデータファイル
に記憶される。すなわち、各ＩＣ試験装置に内蔵されて
いる電源１の出力電圧が増減させられ、ＩＣ試験装置が
正常に動作する上限電圧および下限電圧が調べられる。
この検査は、ＩＣ試験装置１台毎に行われる。これは、
ＩＣ試験装置に使用されている部品特性のバラツキ等に
より、同じ機種のＩＣ試験装置であっても上限電圧およ
び下限電圧が異なるからである。
施形態のＩＣ試験装置は、出荷検査時に、正常に動作す
る電源電圧範囲が調べられ、この範囲に対応する検出電
圧が、各ＩＣ試験装置に内蔵されているデータファイル
に記憶される。すなわち、各ＩＣ試験装置に内蔵されて
いる電源１の出力電圧が増減させられ、ＩＣ試験装置が
正常に動作する上限電圧および下限電圧が調べられる。
この検査は、ＩＣ試験装置１台毎に行われる。これは、
ＩＣ試験装置に使用されている部品特性のバラツキ等に
より、同じ機種のＩＣ試験装置であっても上限電圧およ
び下限電圧が異なるからである。
【００１２】上記の上限電圧より低い値に、上側検出電
圧が決定される。また、下限電圧より高い値に、下側検
出電圧が決定される。電源電圧がこれらの検出電圧を超
えたとき、電源は故障したものとみなされる。すなわ
ち、電源電圧が、上側検出電圧以上になるか、あるいは
下側検出電圧以下になったとき、電源は故障したものと
みなされる。上側検出電圧は、デジタルデータとして、
テスタＣＰＵ１５に内蔵されているHi-Limitデータファ
イル１７に記憶される。下側検出電圧もまた、デジタル
データとして、Lo-Limitデータファイル１６に記憶され
る。
圧が決定される。また、下限電圧より高い値に、下側検
出電圧が決定される。電源電圧がこれらの検出電圧を超
えたとき、電源は故障したものとみなされる。すなわ
ち、電源電圧が、上側検出電圧以上になるか、あるいは
下側検出電圧以下になったとき、電源は故障したものと
みなされる。上側検出電圧は、デジタルデータとして、
テスタＣＰＵ１５に内蔵されているHi-Limitデータファ
イル１７に記憶される。下側検出電圧もまた、デジタル
データとして、Lo-Limitデータファイル１６に記憶され
る。
【００１３】次に、ＩＣ試験装置を使用する際に、この
ＩＣ試験装置の電源をＯＮすると、ＩＣ試験装置の初期
化が行われる。このとき、上記のHi-Limitデータファイ
ル１７に記憶された上側検出電圧のデータが、レジスタ
１３にセットされ、Lo-Limitデータファイル１６に記憶
された下側検出電圧のデータが、レジスタ１２にセット
される。このとき、テスタＣＰＵ１５に内蔵されている
データ設定クロック１８はクロックを発生し、このクロ
ックはレジスタ１２および１３へ供給され、このクロッ
クに同期してデータのセットが行われる。
ＩＣ試験装置の電源をＯＮすると、ＩＣ試験装置の初期
化が行われる。このとき、上記のHi-Limitデータファイ
ル１７に記憶された上側検出電圧のデータが、レジスタ
１３にセットされ、Lo-Limitデータファイル１６に記憶
された下側検出電圧のデータが、レジスタ１２にセット
される。このとき、テスタＣＰＵ１５に内蔵されている
データ設定クロック１８はクロックを発生し、このクロ
ックはレジスタ１２および１３へ供給され、このクロッ
クに同期してデータのセットが行われる。
【００１４】レジスタ１２にセットされた下側検出電圧
のデジタルデータは、ＤＡコンバータ１０によって、ア
ナログ電圧である下側検出電圧Vref1に変換され、コン
パレータ４の＋入力に供給される。また、レジスタ１３
の上側検出電圧データは、ＤＡコンバータ１１によって
上側検出電圧Vref2に変換され、コンパレータ５の−入
力に供給される。
のデジタルデータは、ＤＡコンバータ１０によって、ア
ナログ電圧である下側検出電圧Vref1に変換され、コン
パレータ４の＋入力に供給される。また、レジスタ１３
の上側検出電圧データは、ＤＡコンバータ１１によって
上側検出電圧Vref2に変換され、コンパレータ５の−入
力に供給される。
【００１５】前記データ設定クロック１８が発生するク
ロックは、遅延回路１４にも供給され、前記のレジスタ
１２、１３へのデータのセットから、定められた時間だ
け遅れて、リレー９がＯＮされる。リレー９がＯＮされ
ると、電源遮断制御信号が出力可能な状態になる。すな
わち、この状態でリレー８がＯＮされると、電源遮断制
御信号が出力される。
ロックは、遅延回路１４にも供給され、前記のレジスタ
１２、１３へのデータのセットから、定められた時間だ
け遅れて、リレー９がＯＮされる。リレー９がＯＮされ
ると、電源遮断制御信号が出力可能な状態になる。すな
わち、この状態でリレー８がＯＮされると、電源遮断制
御信号が出力される。
【００１６】電源電圧検出回路３は、電源１の出力電圧
を常時監視している。出力電圧の監視は、電源電圧検出
回路３に内蔵されているコンパレータ４および５によっ
て行われる。すなわち、コンパレータ４は、電源電圧と
下側検出電圧Vref1とを比較し、電源電圧が下側検出電
圧Vref1以下になると、Ｈｉを出力する。この出力は、
インバータ６で反転されてＬｏとなり、リレー８に入力
される。インバータ６と７の出力は、ワイヤードＯＲを
形成しているので、インバータ６あるいは７のどちらか
の出力がＬｏとなれば、リレー８の入力はＬｏとなる。
リレー８はＬｏが入力されると接点が閉じ、電源遮断制
御信号が発生し、ＩＣ試験装置の電源が遮断される。
を常時監視している。出力電圧の監視は、電源電圧検出
回路３に内蔵されているコンパレータ４および５によっ
て行われる。すなわち、コンパレータ４は、電源電圧と
下側検出電圧Vref1とを比較し、電源電圧が下側検出電
圧Vref1以下になると、Ｈｉを出力する。この出力は、
インバータ６で反転されてＬｏとなり、リレー８に入力
される。インバータ６と７の出力は、ワイヤードＯＲを
形成しているので、インバータ６あるいは７のどちらか
の出力がＬｏとなれば、リレー８の入力はＬｏとなる。
リレー８はＬｏが入力されると接点が閉じ、電源遮断制
御信号が発生し、ＩＣ試験装置の電源が遮断される。
【００１７】また、コンパレータ５は、電源電圧と上側
検出電圧Vref2とを比較し、電源電圧が上側検出電圧Vre
f2以上になるとＨｉを出力し、この出力は、インバータ
７で反転されてＬｏとなり、ワイヤート゛ＯＲを経由して
リレー８に入力される。リレー８はＬｏが入力されると
接点が閉じ、上記と同様に電源遮断制御信号が発生し、
ＩＣ試験装置の電源が遮断される。
検出電圧Vref2とを比較し、電源電圧が上側検出電圧Vre
f2以上になるとＨｉを出力し、この出力は、インバータ
７で反転されてＬｏとなり、ワイヤート゛ＯＲを経由して
リレー８に入力される。リレー８はＬｏが入力されると
接点が閉じ、上記と同様に電源遮断制御信号が発生し、
ＩＣ試験装置の電源が遮断される。
【００１８】図２は、電源電圧が除々に低下する故障が
発生した場合の様子を示す。本実施形態のＩＣ試験装置
では、下側検出電圧が、ＩＣ試験装置が正常に動作する
下限電圧よりも高い。従って、ＩＣ試験装置の動作が異
常になる前に故障が検出され、ＩＣ試験装置の電源が遮
断される。
発生した場合の様子を示す。本実施形態のＩＣ試験装置
では、下側検出電圧が、ＩＣ試験装置が正常に動作する
下限電圧よりも高い。従って、ＩＣ試験装置の動作が異
常になる前に故障が検出され、ＩＣ試験装置の電源が遮
断される。
【００１９】
【発明の効果】本発明は、ＩＣ試験装置に電源を供給す
る電源回路と、この電源回路の出力電圧を常時監視する
電圧検出回路と、ＩＣ試験装置が正常に動作する電源電
圧の範囲内に設定された上限値および下限値を記憶する
記憶手段とを有するＩＣ試験装置において、前記電圧検
出回路は、前記電源回路の出力電圧が、前記上限値を超
えるか、あるいは下限値を下回ると、前記電源回路をオ
フするようにしたので、電源電圧が除々に低下する故障
が発生したとしても、ＩＣ試験装置の動作が異常になる
前に、ＩＣ試験装置の電源が遮断される。従って、ＩＣ
試験装置のデバイス測定において、誤った判定をしてし
まうことがない。
る電源回路と、この電源回路の出力電圧を常時監視する
電圧検出回路と、ＩＣ試験装置が正常に動作する電源電
圧の範囲内に設定された上限値および下限値を記憶する
記憶手段とを有するＩＣ試験装置において、前記電圧検
出回路は、前記電源回路の出力電圧が、前記上限値を超
えるか、あるいは下限値を下回ると、前記電源回路をオ
フするようにしたので、電源電圧が除々に低下する故障
が発生したとしても、ＩＣ試験装置の動作が異常になる
前に、ＩＣ試験装置の電源が遮断される。従って、ＩＣ
試験装置のデバイス測定において、誤った判定をしてし
まうことがない。
【００２０】また、前記上限値および下限値は、ＩＣ試
験装置１台毎に、このＩＣ試験装置が正常に動作する電
源電圧範囲が調べられ、この範囲に応じた値に設定され
れば、各ＩＣ試験装置に合った検出電圧を設定できる。
験装置１台毎に、このＩＣ試験装置が正常に動作する電
源電圧範囲が調べられ、この範囲に応じた値に設定され
れば、各ＩＣ試験装置に合った検出電圧を設定できる。
【００２１】さらに、前記記憶手段が、電源をオフして
も記憶内容を保持すれば、各ＩＣ試験装置に固有の検出
電圧を保持できる。従って、電源の故障により電源を交
換する場合に、電源電圧を規定値に合わせるための微調
整が不要になる。すなわち、新しく交換された電源の出
力電圧が、前記の上側検出電圧と下側検出電圧との間に
入っていれば、ＩＣ試験装置は正常に動作する。従っ
て、電源交換作業の時間を短縮できる。
も記憶内容を保持すれば、各ＩＣ試験装置に固有の検出
電圧を保持できる。従って、電源の故障により電源を交
換する場合に、電源電圧を規定値に合わせるための微調
整が不要になる。すなわち、新しく交換された電源の出
力電圧が、前記の上側検出電圧と下側検出電圧との間に
入っていれば、ＩＣ試験装置は正常に動作する。従っ
て、電源交換作業の時間を短縮できる。
【図１】 本発明のＩＣ試験装置のブロック図。
【図２】 本発明のＩＣ試験装置において、電源電圧が
除々に低下した場合の動作を示す図。
除々に低下した場合の動作を示す図。
【図３】 従来のＩＣ試験装置のブロック図。
【図４】 従来のＩＣ試験装置において、電源電圧が除
々に低下した場合の動作を示す図。
々に低下した場合の動作を示す図。
【図５】 従来のＩＣ試験装置において、電源電圧が急
激に低下した場合の動作を示す図。
激に低下した場合の動作を示す図。
１ 電源 ２ テスタの各
ユニット ３ 電源電圧検出回路 ４ コンパレー
タ ５ コンパレータ ６ インバータ ７ インバータ ８ リレー ９ リレー １０ ＤＡコン
バータ １１ ＤＡコンバータ １２ レジスタ １３ レジスタ １４ 遅延回路 １５ テスタＣＰＵ １６ Lo-Limitデータファイル（記憶手段） １７ Hi-Limitデータファイル（記憶手段） １８ データ設定クロック １９ 電源電圧検出回路
ユニット ３ 電源電圧検出回路 ４ コンパレー
タ ５ コンパレータ ６ インバータ ７ インバータ ８ リレー ９ リレー １０ ＤＡコン
バータ １１ ＤＡコンバータ １２ レジスタ １３ レジスタ １４ 遅延回路 １５ テスタＣＰＵ １６ Lo-Limitデータファイル（記憶手段） １７ Hi-Limitデータファイル（記憶手段） １８ データ設定クロック １９ 電源電圧検出回路
Claims (3)
- 【請求項１】 ＩＣ試験装置に電源を供給する電源回路
と、 この電源回路の出力電圧を常時監視する電圧検出回路
と、 ＩＣ試験装置が正常に動作する電源電圧の範囲内に設定
された上限値および下限値を記憶する記憶手段とを有す
るＩＣ試験装置において、 前記電圧検出回路は、前記電源回路の出力電圧が、前記
上限値を超えるか、あるいは下限値を下回ると、前記電
源回路をオフすることを特徴とするＩＣ試験装置。 - 【請求項２】 前記上限値および下限値は、ＩＣ試験装
置１台毎に、このＩＣ試験装置が正常に動作する電源電
圧範囲が調べられ、この範囲に応じた値に設定されるこ
とを特徴とする請求項１に記載のＩＣ試験装置。 - 【請求項３】 前記記憶手段は、電源をオフしても記憶
内容を保持することを特徴とする請求項１または２に記
載のＩＣ試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218320A JP2000046900A (ja) | 1998-07-31 | 1998-07-31 | Ｉｃ試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10218320A JP2000046900A (ja) | 1998-07-31 | 1998-07-31 | Ｉｃ試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000046900A true JP2000046900A (ja) | 2000-02-18 |
Family
ID=16718011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10218320A Pending JP2000046900A (ja) | 1998-07-31 | 1998-07-31 | Ｉｃ試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000046900A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007225537A (ja) * | 2006-02-27 | 2007-09-06 | Fujitsu Ltd | 電子デバイス用試験装置及び電子デバイスの試験方法 |
| JP2009105124A (ja) * | 2007-10-01 | 2009-05-14 | Nippon Eng Kk | テスター装置 |
| JP2010127861A (ja) * | 2008-11-28 | 2010-06-10 | Advantest Corp | 試験システムおよび電源装置 |
-
1998
- 1998-07-31 JP JP10218320A patent/JP2000046900A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007225537A (ja) * | 2006-02-27 | 2007-09-06 | Fujitsu Ltd | 電子デバイス用試験装置及び電子デバイスの試験方法 |
| JP2009105124A (ja) * | 2007-10-01 | 2009-05-14 | Nippon Eng Kk | テスター装置 |
| JP4727641B2 (ja) * | 2007-10-01 | 2011-07-20 | 日本エンジニアリング株式会社 | テスター装置 |
| JP2010127861A (ja) * | 2008-11-28 | 2010-06-10 | Advantest Corp | 試験システムおよび電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8629713B2 (en) | System and method for controlling bypass of a voltage regulator | |
| US9377497B2 (en) | Device and method for monitoring a voltage supply for a vehicle system | |
| US7764066B2 (en) | Simulated battery logic testing device | |
| TWI407657B (zh) | 過電流保護電路 | |
| US7280333B2 (en) | Method and device for short circuit or open load detection | |
| JP2019198216A (ja) | 電池保護システム | |
| KR102562626B1 (ko) | 전원 회로 | |
| JP2010129124A (ja) | 半導体装置及び半導体装置におけるベリファイ方法 | |
| JP4057011B2 (ja) | アダプティブ電圧監視 | |
| JP2000046900A (ja) | Ｉｃ試験装置 | |
| WO2014087854A1 (ja) | 電子制御装置 | |
| JP2007041824A (ja) | 電子制御ユニットのリセット回路 | |
| JP2011075314A (ja) | 電池監視装置 | |
| JP7196700B2 (ja) | 電源システム | |
| CN109144024B (zh) | 集成电路芯片及其检查方法 | |
| CN109861669B (zh) | 时钟信号监测设备和方法 | |
| KR100260805B1 (ko) | 수명 만료 검출기를 포함하는 회로 장치 | |
| JP2019187050A (ja) | 開放・地絡検出回路 | |
| JP2007006615A (ja) | 異常検出回路 | |
| JP7345721B2 (ja) | 異常電流検出回路 | |
| EP4322407A1 (en) | Power-on-reset request functionality in semiconductor devices and power management ics | |
| JP4826445B2 (ja) | Ｄｃ−ｄｃコンバータの出力制御装置、ｄｃ−ｄｃコンバータおよびその制御方法 | |
| JP7321173B2 (ja) | パワーオンリセット回路のテストのための電気回路 | |
| KR102156469B1 (ko) | 복수의 전압 레귤레이터를 이용한 전압 레퍼런스 진단 장치 및 진단 방법 | |
| JP2021097489A (ja) | 電圧監視回路及び電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20041001 |