JP2007006615A - 異常検出回路 - Google Patents

Abstract

【課題】本発明の課題は、負荷の断線と短絡を正確に検出することである。
【解決手段】比較器１７と比較器１８は、ＭＯＳトランジスタＴｒ１の出力電圧を分圧した電圧で充電されるキャパシタＣ１の電圧と、基準電圧ＲＥＦ１，ＲＥＦ２を比較して負荷１４の断線と短絡を検出する。比較器１９は、電流検出用の抵抗Ｒ０の両端の電圧と基準電圧ＲＥＦ３とを比較して負荷１４の両端の短絡を検出する。そして、それらの検出結果と駆動指令信号Ｉとに基づいて負荷１４の断線と短絡の有無を判定する。
【選択図】 図１

Description

本発明は、負荷の断線、短絡を検出する異常検出回路に関する。

直流電源の電圧を半導体素子をオン、オフさせて負荷に供給する回路においては、負荷の断線、短絡時に半導体素子や他の回路部品を保護するために負荷の断線、短絡を検出する異常検出回路が設けられている。

特許文献１には、負荷の断線、短絡を検出する異常検出回路の短絡検出用の抵抗を集積回路上に形成し、その抵抗とグランドとの接続を集積回路の外部で行うことで抵抗の影響を受けずにＭＯＳトランジスタのリーク電流の測定が行えるようにすることが記載されている。

従来、負荷に直列に抵抗を接続し、その抵抗に流れる電流を検出することで負荷の短絡を検出する異常検出回路が用いられているが、このような抵抗を用いた回路では、負荷の高電位側が直接接地されるような負荷の短絡を検出することができない。また、抵抗を用いた短絡検出回路は、抵抗による電力消費を少なくするために抵抗値を小さくすると、短絡時に抵抗の両端の電圧が小さくなるために検出精度が低くなるという問題点もあった。
特開２００２−２１３７０号公報

本発明の課題は、負荷の断線と短絡を正確に検出することである。また、他の課題は、負荷の高電位側と接地との短絡を検出できるようにすることである。

本発明の異常検出回路は、直流電源から供給される電圧を半導体素子をオン、オフさせて負荷に供給する回路の異常検出回路であって、前記負荷に供給する電圧と第１の基準電圧とを比較して負荷側の断線を検出する断線検出回路と、前記負荷に供給する電圧と第２の基準電圧とを比較して前記負荷の短絡を検出する短絡検出回路とを備え、前記断線検出回路と前記短絡検出回路の検出結果と前記半導体素子から前記負荷に電圧を供給するか否かを決める駆動指令信号とに基づいて前記負荷の断線と短絡の有無を判定する。

この発明によれば、断線検出回路と短絡検出回路の検出結果と駆動指令信号とに基づいて断線と短絡の有無を判定することで負荷の断線と短絡を正確に検出することができる。
上記の発明の異常検出回路において、前記断線検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第１の基準電圧以上のとき断線検出信号を出力する比較器からなり、前記短絡検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第２の基準電圧未満のとき短絡検出信号を出力する比較器からなる。

このように構成することで、抵抗を使用せずに負荷の短絡と断線を検出することができる。
上記の発明の異常検出回路において、前記短絡検出回路により前記負荷の短絡が検出されたとき、一定期間短絡検出信号を出力して前記半導体素子を一定期間オフ状態にするタイマ回路を有する。

このように構成することで負荷の短絡が検出された場合に、負荷を間欠的に駆動して異常の有無を判定することができる。これにより、短絡時の半導体素子の電力損失を少なくできる。

本発明の他の異常検出回路は、直流電源から供給される電圧を半導体素子をオン、オフさせて負荷に供給する回路の異常検出回路であって、前記負荷に供給する電圧と第１の基準電圧とを比較して前記負荷の断線を検出する断線検出回路と、前記負荷に供給する電圧と第２の基準電圧とを比較して前記負荷の短絡を検出する第１の短絡検出回路と、前記負荷に直列に接続された抵抗の両端の電圧と第３の基準電圧とを比較して前記負荷の短絡を検出する第２の短絡検出回路とを備え、前記断線検出回路と第１の短絡検出回路と第２の短絡検出回路の検出結果と前記半導体素子から前記負荷に電圧を供給するか否かを決める駆動指令信号とに基づいて前記負荷の断線と前記負荷の両端の短絡と前記負荷の高電位側と接地との短絡の有無を判定する。

この発明によれば、断線検出回路、第１及び第２の短絡検出回路の検出結果と駆動指令信号とに基づいて負荷の短絡と断線を判定することで、負荷の断線、負荷の両端の短絡並びに負荷と接地との短絡を正確に検出することができる。

上記の発明の異常検出回路において、前記断線検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第１の基準電圧以上のとき断線検出信号を出力する比較器からなり、前記第１の短絡検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第２の基準電圧未満のとき短絡検出信号を出力する比較器からなり、前記第２の短絡検出回路は、前記抵抗の両端の電圧が前記第３の基準電圧以上のとき短絡検出信号を出力する比較器からなる。

このように構成することで簡単な回路で負荷の断線と負荷の両端の短絡と負荷と接地との短絡を検出することができる。
上記の発明の異常検出回路において、前記第１または第２の短絡検出回路により前記負荷の短絡が検出されたとき、一定期間短絡検出信号を出力して前記半導体素子を一定期間オフ状態にするタイマ回路を有する。

このように構成することで負荷の短絡が検出された場合に、負荷を間欠的に駆動して異常の有無を判定することができる。これにより、短絡時の半導体素子の電力損失を少なくできる。

本発明によれば、負荷の短絡と断線を正確に検出することができる。また、負荷が接地側と直接短絡された場合にも短絡を検出することができる。

以下、本発明の実施の形態を図面を参照しながら説明する。図１は、実施の形態の異常検出回路１１の回路図である。
実施の形態の異常検出回路１１は、バッテリで駆動されるフォークリフト等の車両のモータ、ソレノイド等の負荷の断線、短絡を検出する回路である。

図１において、バッテリ１２の出力電圧は、負荷１４の短絡時に過大な電流が流れないように制限する電流制限回路１３を介してＮチャネルＭＯＳトランジスタ（半導体素子に対応する）Ｔｒ１に供給されている。また、電流制限回路１３とＭＯＳトランジスタＴｒ１と並列に抵抗Ｒ１が接続されている。

ＭＯＳトランジスタＴｒ１は、駆動回路１５から出力されるチョッパ信号に従ってオン、オフして、バッテリ１２から供給される電圧を負荷１４に供給する。負荷１４に直列に半導体スイッチなどからなるスイッチＳＷ１が接続され、そのスイッチＳＷ１の他端には電流検出用の抵抗Ｒ０が接続されている。抵抗Ｒ０の他端は接地されている。スイッチＳＷ１は、図示していないが、後述する駆動指令信号Ｉとタイマ回路２１の出力とによりオン、オフが制御される。

負荷１４とスイッチＳＷ１と抵抗Ｒ０と並列にダイオードＤ１が接続され、ダイオードＤ１のカソードが負荷１４の高電位側に接続され、アノードが接地されている。
ＭＯＳトランジスタＴｒ１から負荷１４に供給される電圧（図１のＥ点の電圧）は、抵抗Ｒ２とＲ３で分圧され、抵抗Ｒ２とＲ３の接続点の電圧が抵抗Ｒ４を介してキャパシタＣ１に供給されている。このキャパシタＣ１の両端の電圧（図１のＡ点の電圧、以下、Ａ点電圧という）は、制御回路１６と比較器１７の反転入力端子と比較１８の非反転入力端子に入力している。

制御回路１６は、負荷１４に電圧を供給するか否かを決める駆動指令信号ＩとＡ点電圧とに基づいて駆動回路１５に対してＭＯＳトランジスタＴｒ１のオン、オフを制御する制御信号を出力する。制御回路１６は、例えば、駆動回路１５からＭＯＳトランジスタＴｒ１を定常的にオフ状態にするローレベルのチョッパ信号を出力させるための制御信号、あるいは負荷１４に供給する電圧を制御するためにＭＯＳトランジスタＴｒ１を繰り返しオン、オフさせるチョッパ信号を出力させるための制御信号を出力する。

比較器１７（断線検出回路に対応する）は、反転入力端子に入力するＡ点電圧と、非反転入力端子に入力する基準電源Ｖ１の基準電圧ＲＥＦ１（第１の基準電圧に対応する）とを比較し、Ａ点電圧が基準電圧ＲＥＦ１未満のときハイレベルの信号をナンドゲート２０の一方の入力端子に出力し、Ａ点電圧が基準電圧ＲＥＦ１以上のときローレベルの信号を出力する。比較器１７の出力には抵抗Ｒ５が負荷抵抗として接続されており、その抵抗Ｒ５の他端は電源電圧Ｖｃｃに接続されている。以下、この比較器１７の出力をＤ点電圧と呼ぶ。

負荷１４が正常で、ＭＯＳトランジスタＴｒ１がオン、オフ動作を繰り返している場合のＭＯＳトランジスタＴｒ１の出力電圧の平均値と、負荷１４が断線して負荷１４に電流が流れない場合のＭＯＳトランジスタＴｒ１の出力電圧（以下、図１のＥ点の電圧をＥ点電圧という）の平均値を比較すると、負荷１４が正常な場合のＥ点電圧の平均値より、負荷１４が断線して負荷１４に電流が流れていない場合のＥ点電圧の平均値のほうが大きくなる。

従って、負荷１４が正常な場合のＡ点電圧（Ｅ点電圧の平均値に比例するキャパシタＣ１の電圧）が基準電圧ＲＥＦ１より小さくなり、負荷１４が断線したときのＡ点電圧が基準電圧ＲＥＦ１以上となるように基準電圧ＲＥＦ１と抵抗Ｒ１，Ｒ２，Ｒ３の値を設定することで、Ａ点電圧が基準電圧ＲＥＦ１以上か否かを判定することで負荷１４の断線を検出することができる。なお、駆動指令信号ＩがローレベルでＭＯＳトランジスタＴｒ１が定常的にオフ状態のときにも、Ａ点電圧は基準電圧ＲＥＦ１以上となるが、その場合には駆動指令信号Ｉが常にローレベルであるので、駆動指令信号Ｉと比較器１７の比較結果とから負荷１４の断線の有無を検出することができる。

比較器１８は、非反転入力端子に入力するＡ点電圧と、反転入力端子に入力する基準電源Ｖ２の基準電圧ＲＥＦ２（第２の基準電圧に対応する）とを比較し、Ａ点電圧が基準電圧ＲＥＦ２より小さいときローレベルの信号をタイマ回路２１に出力し、Ａ点電圧が基準電圧ＲＥＦ２以上のときハイレベルの信号をタイマ回路２１に出力する。

従って、負荷１４が正常な場合のＡ点電圧が基準電圧ＲＥＦ２以上となり、負荷１４の高電位側が接地側と短絡されたときのＡ点電圧が基準電圧ＲＥＦ２未満となるように基準電圧ＲＥＦ２と抵抗Ｒ１，Ｒ２，Ｒ３の値を設定することで、Ａ点電圧が基準電圧ＲＥＦ２以上か否かを判定することで負荷１４が接地と短絡しているか否かを検出することができる。

比較器１９は、反転入力端子に入力する電流検出用の抵抗Ｒ０の両端の電圧（図１のＦ点の電圧、以下、この電圧をシャント電圧という）と、非反転入力端子に入力する基準電源Ｖ３の基準電圧ＲＥＦ３（第３の基準電圧に対応する）を比較し、シャント電圧が基準電圧ＲＥＦ３未満のときハイレベルの信号をタイマ回路２１に出力し、シャント電圧が基準電圧ＲＥＦ３以上のときローレベルの信号をタイマ回路２１に出力する。比較器１８及び１９の出力は抵抗Ｒ６の一端に接続され、その抵抗Ｒ６の他端は電源電圧Ｖｃｃに接続されている。

従って、負荷１４が正常な場合のシャント電圧が基準電圧ＲＥＦ３未満となり、負荷１４の両端が短絡したときのシャント電圧が基準電圧ＲＥＦ３以上となるように基準電圧ＲＥＦ３と抵抗Ｒ０の値を設定することで、シャント電圧が基準電圧ＲＥＦ３以上か否かを判定することで負荷１４の両端が短絡しているか否かを検出することができる。

タイマ回路２１は、負荷１４の短絡を検出する比較器１８または比較器１９の出力（以下、この出力をＢ点電圧という）がローレベルとなったとき、一定期間ローレベルの信号をナンドゲート２０の一方の入力端子と駆動回路１５に出力する。タイマ回路２１の出力（以下、この出力をＣ点電圧という）がローレベルとなると、駆動回路１５はＣ点電圧がローレベルの期間ローレベルのチョッパ信号を出力してＭＯＳトランジスタＴｒ１を一定期間オフ状態にする。

ナンドゲート２０は、負荷１４の短絡、断線の検出結果を示す異常出力Ｇを図示しない制御部（ＣＰＵ等）に出力する。制御部は、異常出力Ｇと駆動指令信号Ｉとに基づいて負荷１４の短絡、断線の有無を判定する。

次に、以上のような構成の異常検出回路１１の動作を、図２〜図４の回路各部の波形図と図５の異常出力Ｇの真理値表を参照して説明する。
最初に、正常動作時と負荷１４が断線した場合の検出動作を図２の波形図を参照して説明する。

負荷１４に電圧を供給しないときには、駆動指令信号Ｉがローレベル（停止）で、スイッチＳＷ１がオフ状態となっている。このとき、負荷１４が駆動されているときより高い電圧がＥ点電圧として与えられるので、Ａ点電圧は比較器１７の基準電圧ＲＥＦ１以上で、かつ比較器１８の基準電圧ＲＥＦ２以上となる。

従って、比較器１７の出力であるＤ点電圧はローレベル、比較器１８の出力はハイレベルになる。この場合、負荷１４に電流が流れていないので抵抗Ｒ０の両端の電圧であるシャント電圧は０Ｖになっている。従って、シャント電圧は基準電圧ＲＥＦ３未満となり、比較器１９の出力はハイレベルになる。比較器１８及び１９の出力がともにハイレベルであるのでＢ点電圧はハイレベルとなり、タイマ回路２１はＢ点電圧がハイレベルのときハイレベルの信号を出力するので、タイマ回路２１の出力であるＣ点電圧はハイレベルとなる。

従って、負荷１４が駆動されていないときには、ナンドゲート２０に入力するＣ点電圧がハイレベル、Ｄ点電圧がローレベルとなり、ナンドゲート２０の出力である異常出力Ｇはハイレベルとなる。

次に、負荷１４に電圧を供給して負荷１４を駆動する場合には、駆動指令信号Ｉがハイレベルとなり、ＭＯＳトランジスタＴｒ１のゲートにハイレベルとローレベルが繰り返されるチョッパ信号が与えられる。同時に、スイッチＳＷ１がオン状態となり、負荷１４に電流が流れる。負荷１４に電流が流れると、ＭＯＳトランジスタＴｒ１の出力のＥ点電圧の平均値が下がり、それによりキャパシタＣ１が放電して、図２に示すように、Ａ点電圧が基準値ＲＥＦ１未満で、かつ基準値ＲＥＦ２以上となる。

従って、比較器１７の出力であるＤ点電圧がハイレベル、比較器１８の出力がハイレベルとなる。この場合、負荷１４に電流が流れてシャント電圧は上昇するが、正常動作をしているので基準電圧ＲＥＦ３未満となり、比較器１９の出力はハイレベルとなる。比較器１８及び１９の出力がともにハイレベルであるのでＢ点電圧はハイレベルとなり、タイマ回路２１の出力であるＣ点電圧はハイレベルとなる。

よって、ナンドゲート２０に入力するＣ点電圧がハイレベル、Ｄ点電圧がハイレベルとなり、ナンドゲート２０の出力である異常出力Ｇはローレベルとなる。すなわち、負荷１４に電圧を供給した状態で負荷１４が正常なときには、異常出力Ｇはローレベルとなる。

従って、図５に示すように、負荷１４が正常な場合の異常出力Ｇは、負荷１４に電圧が供給されていない停止時はハイレベルＨとなり、負荷１４に電圧が供給される駆動時はローレベルＬとなる。

負荷１４に電圧を供給しているときに負荷１４が断線すると、図２に示すように、Ａ点電圧が上昇し、基準電圧ＲＥＦ１以上となる。従って、比較器１７の出力であるＤ点電圧はローレベル、比較器１８の出力はハイレベルとなる。この場合、負荷１４に電流が流れないのでシャント電圧は０Ｖとなり、比較器１９の出力はハイレベルとなる。その結果、Ｂ点電圧はハイレベルとなり、タイマ回路２１の出力であるＣ点電圧はハイレベルとなる。

よって、負荷１４が断線したときには、ナンドゲート２０に入力するＣ点電圧がハイレベル、Ｄ点電圧がローレベルとなるので、ナンドゲート２０の出力である異常出力Ｇはハイレベルとなる。負荷１４が駆動されていないときのＣ点電圧とＤ点電圧は、上述した負荷１４の停止時と同じである。

従って、図５に示すように、負荷１４が断線した場合の異常出力Ｇは、負荷１４の停止時、駆動時ともハイレベルとなる。
以上のことから、負荷１４に電圧を供給しているときに負荷１４側が断線すると異常出力Ｇはハイレベルとなるので、駆動指令信号Ｉがハイレベルのとき、異常出力Ｇがハイレベルか、それともローレベルかを判定することで負荷１４の断線の有無を検出することができる。

次に、負荷１４の両端が短絡した場合の動作を図３の波形図を参照して説明する。正常動作時のＡ点電圧、Ｂ点電圧、Ｃ点電圧、Ｄ点電圧及びシャント電圧は、上述した図２の動作と同じである。

負荷１４に電圧を供給した状態で負荷１４の両端が短絡すると、図３に示すように、負荷１４の短絡電流により抵抗Ｒ０の両端のシャント電圧が上昇して基準電圧ＲＥＦ３以上となる。シャント電圧が基準電圧ＲＥＦ３以上となると、比較器１９の出力であるＢ点電圧がローレベルとなる。Ｂ点電圧がローレベルとなると、タイマ回路２１からローレベルのＣ点電圧が出力される。Ｃ点電圧がローレベルとなると、駆動回路１５は、チョッパ信号をローレベルにしてＭＯＳトランジスタＴｒ１をオフ状態にする。同時にスイッチＳＷ１がオフ状態になる。その結果、負荷１４に電流が流れなくなるので抵抗Ｒ０の両端のシャント電圧は０Ｖになる。このとき、Ａ点電圧は基準電圧ＲＥＦ１未満となっているので、比較器１７の出力であるＤ点電圧はハイレベルになっている。

従って、ナンドゲート２０に入力するＣ点電圧がローレベル、Ｄ点電圧がハイレベルとなり、ナンドゲート２０の出力である異常出力Ｇはハイレベルとなる。
すなわち、負荷１４の両端が短絡して短絡電流検出用の抵抗Ｒ０の両端のシャント電圧が基準電圧ＲＥＦ３以上となると、ナンドゲート２０からハイレベルの異常出力Ｇが出力される。

タイマ回路２１の出力であるＣ点電圧が一定期間ローレベルとなると、駆動指令信号Ｉがハイレベルであってもチョッパ信号がその間ローレベルとなりＭＯＳトランジスタＴｒ１がオフ状態となる。ＭＯＳトランジスタＴｒ１がオフ状態を維持すると、Ａ点電圧が徐々に上昇し、Ａ点電圧が基準電圧ＲＥＦ１以上となる。Ａ点電圧が基準電圧ＲＥＦ１以上となると、比較器１７の出力であるＤ点電圧がローレベルに変化するが、そのときタイマ回路２１の出力のＣ点電圧はローレベルのままであるので異常出力Ｇはハイレベルを維持する。

一定時間経過してタイマ回路２１の出力であるＣ点電圧がハイレベルに変化し、このときチョッパ信号がハイレベルとなるタイミングでない場合には、図３に示すように、チョッパ信号はローレベルのままとなり、スイッチＳＷ１のみがオン状態になる。スイッチＳＷ１がオン状態になると、このとき負荷１４の両端が短絡されているので、キャパシタＣ１の電荷は抵抗Ｒ４，Ｒ２、負荷１４，スイッチＳＷ１，抵抗Ｒ０の経路で放電される。その結果、Ａ点電圧は図３に示すような傾きで低下していく。そして、Ａ点電圧が基準電圧ＲＥＦ１未満になると、比較器１７の出力であるＤ点電圧がハイレベルに変化する。このとき、Ｃ点電圧がハイレベルで、Ｄ点電圧もハイレベルとなるので異常出力Ｇはローレベルに変化する。

Ｃ点電圧がハイレベルの期間にチョッパ信号がハイレベルとなるタイミングとなると、ＭＯＳトランジスタＴｒ１のゲートにハイレベルのチョッパ信号が印加され、ＭＯＳトランジスタＴｒ１がオン状態となる。ＭＯＳトランジスタＴｒ１がオン状態となると、このとき負荷１４の両端が短絡されているので短絡電流が流れ、抵抗Ｒ０の両端のシャント電圧が基準電圧ＲＥＦ３以上となる。その結果、比較器１９の出力であるＢ点電圧がハイレベルからローレベルに変化する。Ｂ点電圧がローレベルになると、タイマ回路２１の出力であるＣ点電圧が再度ローレベルになる。Ｃ点電圧がローレベルに変化すると、スイッチＳＷ１がオフ状態に切り替えられ、駆動回路１５によりチョッパ信号もローレベルに切り換えられる。このときＤ点電圧がハイレベルであるので、Ｃ点電圧がローレベルに変化したとき異常出力Ｇがハイレベルに変化する。

タイマ回路２１の出力であるＣ点電圧が再びハイレベルに変化するまでチョッパ信号はローレベルの状態が維持され、スイッチＳＷ１もオフ状態が維持される。そして、一定時間経過してタイマ回路２１の出力が再びハイレベルになると、スイッチＳＷ１及びＭＯＳトランジスタＴｒ１がオン状態となり、負荷１４の短絡の有無が検出される。

上述したように比較器１９で負荷１４の両端の短絡が検出されたとき、タイマ回路２１の出力電圧（Ｃ点電圧）がローレベルとなる期間を長く設定することで、負荷１４に過大な電流が流れないようにし、かつ異常出力Ｇの平均電圧がハイレベルとなるようにできる。これにより、異常出力Ｇから負荷１４の短絡を検出することができる。

従って、図５に示すように、負荷１４の両端がショートした場合の異常出力Ｇは、負荷１４の停止時も駆動時もハイレベルとなる。
次に、負荷１４の高電位側と接地側が短絡した場合の動作を図４の波形図を参照して説明する。

正常動作時に負荷１４の高電位側と接地側とが短絡すると、ＭＯＳトランジスタＴｒ１の出力端子と接続されている抵抗Ｒ２が接地される。このときキャパシタＣ１の電荷は、抵抗Ｒ４、Ｒ２、接地の経路で放電し、キャパシタＣ１の両端の電圧であるＡ点電圧は、図４に示すようにチョッパ信号がオン、オフを繰り返しているときの基準電圧ＲＥＦ１より低い一定の電圧から所定の傾きで低下する。そして、Ａ点電圧が基準電圧ＲＥＦ２未満となると、比較器１８の出力がハイレベルからローレベルに変化する。比較器１８の出力がローレベルに変化すると、Ｂ点電圧がハイレベルからローレベルに変化し、タイマ回路２１の出力であるＣ点電圧がローレベルに変化する。このとき比較器１７の出力であるＤ点電圧はハイレベルになっている。

よって、ナンドゲート２０に入力するＣ点電圧がローレベル、Ｄ点電圧がハイレベルとなり、ナンドゲート２０の出力である異常出力Ｇはハイレベルとなる。また、負荷１４の停止時は異常出力Ｇはハイレベルとなる。

従って、図５に示すように、負荷１４の高電位側と接地がショートした場合の異常出力Ｇは、負荷１４の停止時も駆動時もハイレベルとなる。
上述した実施の形態によれば、負荷１４の断線を検出する比較器１７と、負荷１４の短絡を検出する比較器１８及び１９の検出結果を示す異常出力Ｇと駆動指令信号Ｉとに基づいて負荷１４の断線と負荷１４の両端の短絡と負荷１４の高電位側と接地との短絡を正確に検出することができる。さらに、電流検出用の抵抗Ｒ０を用いて負荷１４の短絡を検出した場合には検出できない負荷１４の高電位側と接地との短絡を検出することができる。

本発明は、上述した実施の形態に限らず、例えば、以下のように構成しても良い。
（１）実施の形態は、２個の比較器１８，１９で負荷１４の両端の短絡と負荷１４の高電位側と接地との短絡を検出しているが、比較器１８のみを用いて負荷１４の短絡を検出するようにしても良い。
（２）また、断線検出回路と短絡検出回路は、実施の形態の比較器を用いた回路に限らず、トランジスタ等を用いて回路を構成しても良い。負荷１４に電圧を供給する半導体素子は、ＭＯＳトランジスタに限らず、バイポーラトランジスタ、サイリスタ、ＧＴＯ等でも良い。

実施の形態の異常検出回路の回路図である。 負荷の断線時の回路各部の波形図である。 負荷の両端短絡時の回路各部の波形図である。 負荷の高電位側と接地が短絡したときの回路各部の波形図である。 負荷が正常、断線、短絡時の異常出力Ｇの真理値表である。

符号の説明

１１ 異常検出回路
１２ バッテリ
１４ 負荷
１５ 駆動回路
１６ 制御回路
１７，１８，１９ 比較器
２１ タイマ回路

Claims (7)

1. 直流電源から供給される電圧を半導体素子をオン、オフさせて負荷に供給する回路の異常検出回路であって、
   前記負荷に供給する電圧と第１の基準電圧とを比較して前記負荷の断線を検出する断線検出回路と、
   前記負荷に供給する電圧と第２の基準電圧とを比較して前記負荷の短絡を検出する短絡検出回路とを備え、
   前記断線検出回路と前記短絡検出回路の検出結果と前記半導体素子から前記負荷に電圧を供給するか否かを決める駆動指令信号とに基づいて前記負荷の断線と短絡の有無を判定する異常検出回路。
2. 直流電源から供給される電圧を半導体素子をオン、オフさせて負荷に供給する回路の異常検出回路であって、
   前記負荷に供給する電圧と第１の基準電圧とを比較して前記負荷の断線を検出する断線検出回路と、
   前記負荷に供給する電圧と第２の基準電圧とを比較して前記負荷の短絡を検出する第１の短絡検出回路と、
   前記負荷に直列に接続された抵抗の両端の電圧と第３の基準電圧とを比較して前記負荷の両端の短絡を検出する第２の短絡検出回路とを備え、
   前記断線検出回路と第１の短絡検出回路と第２の短絡検出回路の検出結果と前記半導体素子から前記負荷に電圧を供給するか否かを決める駆動指令信号とに基づいて前記負荷の断線と前記負荷の両端の短絡と前記負荷の高電位側と接地との短絡の有無を判定する異常検出回路。
3. 前記断線検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第１の基準電圧以上のとき断線検出信号を出力する比較器からなり、
   前記短絡検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第２の基準電圧未満のとき短絡検出信号を出力する比較器からなる請求項１記載の異常検出回路。
4. 前記断線検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第１の基準電圧以上のとき断線検出信号を出力する比較器からなり、
   前記第１の短絡検出回路は、前記半導体素子の出力電圧を分圧した電圧が前記第２の基準電圧未満のとき短絡検出信号を出力する比較器からなり、
   前記第２の短絡検出回路は、前記抵抗の両端の電圧が前記第３の基準電圧以上のとき短絡検出信号を出力する比較器からなる請求項２記載の異常検出回路。
5. 前記短絡検出回路により前記負荷の短絡が検出されたとき、一定期間短絡検出信号を出力して前記半導体素子を一定期間オフ状態にするタイマ回路を有する請求項３記載の異常検出回路。
6. 前記第１または第２の短絡検出回路により前記負荷の短絡が検出されたとき、一定期間短絡検出信号を出力して前記半導体素子を一定期間オフ状態にするタイマ回路を有する請求項４記載の異常検出回路。
7. 前記断線検出回路及び前記短絡検出回路は、前記半導体素子の出力電圧を分圧した電圧により充電されるキャパシタの電圧と、前記第１及び第２の基準電圧とを比較する請求項３記載の異常検出回路。

Images