JP2003167026A - 試料用電源中継回路及び半導体試験装置 - Google Patents

試料用電源中継回路及び半導体試験装置

Info

Publication number
JP2003167026A
JP2003167026A JP2001366753A JP2001366753A JP2003167026A JP 2003167026 A JP2003167026 A JP 2003167026A JP 2001366753 A JP2001366753 A JP 2001366753A JP 2001366753 A JP2001366753 A JP 2001366753A JP 2003167026 A JP2003167026 A JP 2003167026A
Authority
JP
Japan
Prior art keywords
power supply
relay
power
selection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001366753A
Other languages
English (en)
Inventor
Koji Ito
幸治 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ando Electric Co Ltd
Original Assignee
Ando Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ando Electric Co Ltd filed Critical Ando Electric Co Ltd
Priority to JP2001366753A priority Critical patent/JP2003167026A/ja
Publication of JP2003167026A publication Critical patent/JP2003167026A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 デバイス試験の実行中、外部接続機器60を
接続させた状態のまま、被測定デバイス80に供給され
ている電源電圧のモニタを可能とする。 【解決手段】 電源ユニット10から供給される電源
を、中継リレー22を介して被測定デバイス80に供給
するとともに、電源選択回路30を介して、チェック用
コネクタ40に出力する。電源選択回路30において
は、選択制御部31が、CPU70から入力される制御
信号に応じて、選択リレー35のON/OFFを制御す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、試料用電源中継回
路、及び半導体試験装置に関する。
【0002】
【従来の技術】図4は、従来の半導体試験装置300の
構成を示す図である。同図によれば、半導体試験装置3
00は、電源ユニット10、電源中継回路20b、デバ
イス測定ユニット50、及びCPU70より構成され
る。
【0003】電源ユニット10は、被測定デバイス80
に供給する電源を出力するユニットであり、実行するデ
バイス試験に応じた電源を、電源中継回路20bに出力
する。そして、電源ユニット10より出力された電源
は、電源中継回路20bを介し、デバイス測定ユニット
50を経由して、被測定デバイス80に供給される。
【0004】電源中継回路20bは、電源ユニット10
から出力される電源を、被測定デバイス80に供給する
ための中継回路であり、CPU70から入力される制御
信号により、被測定デバイス80に供給する電源の接続
/切断を行う。また、電源中継回路20bは、中継制御
部21、及び中継リレー22より構成される。
【0005】中継制御部21は、CPU70から入力さ
れる制御信号に応じて、中継リレー22のON/OFF
を制御する。
【0006】中継リレー22は、一端を電源ユニット1
0に、他端をデバイス測定ユニット50に接続されると
ともに、中継制御部21からの制御信号により、ON/
OFFを制御される。そして、中継リレー22がONで
ある場合、電源ユニット10から供給される電源は、デ
バイス測定ユニット50に出力される。
【0007】即ち、電源中継回路20bは、CPU70
より入力される制御信号に従い、中継リレー22のON
/OFFを制御することで、電源ユニット10より供給
される電源と被測定デバイス80との接続/切断を制御
する。
【0008】デバイス測定ユニット50は、上面に搭載
した被測定デバイス80と電気的に接続するユニットで
あり、電源中継回路20bから入力される電源を、被測
定デバイス80に供給する。
【0009】外部接続機器60は、被測定デバイス80
に対するデバイス試験を実行するための機器であり、デ
バイス試験の実行中は、恒温に設定されている。また、
外部接続機器60は、被測定デバイス80を覆い隠すよ
う、デバイス測定ユニット50上面に接続されている。
【0010】CPU70は、電源ユニット10から供給
される電源と被測定デバイス80との接続/切断を指示
する制御信号を、中継制御部21に出力する。
【0011】
【発明が解決しようとする課題】しかしながら、図4に
示す従来の半導体試験装置300においては、デバイス
試験中に、被測定デバイス80に供給されている電源を
モニタ(測定)する場合、以下のような問題があった。
【0012】即ち、外部接続機器60が被測定デバイス
80を覆い隠すように電源ユニット10に接続されてい
る。このため、デバイス試験のために高温或いは低温に
設定されている外部接続機器60の温度を、常温まで落
とさなければならず、外部接続機器60をデバイス測定
ユニット50から切り離す必要がある。そして、測定器
200をデバイス測定ユニット50上に接続し、被測定
デバイス80に供給されている電源をモニタする。
【0013】つまり、外部接続機器60の温度を常温ま
で落とすため、デバイス試験時と同一環境でモニタでき
ない。また、モニタする毎に、外部接続機器60の温度
を常温に落とし、外部機器を切り離した後、改めて測定
機器を接続させる必要があるといった、多大な手間及び
時間損失が生じていた。
【0014】本発明の課題は、デバイス試験の実行中、
外部接続機器60を接続させた状態のまま、被測定デバ
イス80に供給されている電源電圧のモニタを可能とす
ることである。
【0015】
【課題を解決するための手段】以上の課題を解決するた
めに、請求項1記載の発明は、電源供給手段(例えば、
図1の電源ユニット10)から入力される電源を、電源
供給線を介して被測定デバイスに供給する、半導体試験
装置の試料用電源中継回路(例えば、図1の電源中継回
路20a)において、外部出力端子(例えば、図1のチ
ェック用コネクタ40)と、前記電源供給線と前記外部
出力端子との接続/切断を切り替える切替手段(例え
ば、図1の選択リレー35)と、を備えることを特徴と
している。
【0016】この請求項1記載の発明によれば、切替手
段を接続動作させることで、電源供給手段から当該被測
定デバイスに供給されている電源を、外部出力端子に出
力できる。そして、外部出力端子に適当な測定器を接続
させることで、この測定器により、被測定デバイスに供
給されている電源のモニタリングが可能となる。従っ
て、例えばバーンイン試験等のデバイス試験において、
デバイス試験のための試験機器を接続させた状態のま
ま、即ちデバイス試験の実行中、被測定デバイスに供給
されている電源のモニタリングが可能となる。また、従
来必要としていた、デバイス試験のために高温或いは低
温に保持されている試験機器の温度を常温まで落とした
後にこの試験機器を取り外し、改めて測定器を接続する
といった多大な手間や時間損失を削減できる。
【0017】また、請求項2記載の発明のように、請求
項1記載の試料用電源中継回路において、前記電源供給
線を複数備えるとともに、前記複数の電源供給線それぞ
れに対する前記切替手段を複数備え、更に、前記複数の
切替手段それぞれの切り替えを制御する制御手段(例え
ば、図1の選択制御部31)を備えるように構成しても
よい。
【0018】この請求項2記載の発明によれば、制御手
段により、複数の切替手段の接続/切断を任意に切り替
えることで、複数の被測定デバイス個々に電源を供給し
ている場合や、複数の電源供給手段それぞれから被測定
デバイスに対して電源を供給している場合等において、
各供給電源毎のモニタが可能となる。
【0019】また、請求項3記載の発明のように、請求
項2記載の試料用電源中継回路において、前記制御手段
は、前記複数の切替手段の内、一の切替手段を接続と
し、他の切替手段を切断とする制御を行うように構成し
てもよい。
【0020】この請求項3記載の発明によれば、複数の
切替手段の内、一の切替手段のみを接続させることで、
幾つかの電源供給線が接続される、即ち電源供給手段同
士の短絡(ショート)を防止できる。
【0021】また、請求項4記載の発明のように、請求
項2又は3記載の試料用電源中継回路において、前記制
御手段は、外部入力される切替指示信号(例えば、図3
のリレー制御信号、又はリセット信号)に応じて、前記
複数の切替手段を制御するように構成してもよい。
【0022】この請求項4記載の発明によれば、制御手
段による切替手段の制御は、外部入力される切替指示信
号に応じて行われる。従って、デバイス試験の実行中、
複数の電源供給線の内、任意の電源供給線を指定する切
替指示信号を入力し、当該電源供給線を介して被測定デ
バイスに供給されている電源のモニタリングが可能とな
る。
【0023】また、請求項5記載の発明のように、請求
項1〜4の何れか記載の試料用電源中継回路を具備する
半導体試験装置を構成することとしてもよい。
【0024】
【発明の実施の形態】以下、本発明に好適な実施の形態
を、図面を参照して詳細に説明する。尚、以下の説明に
おいて、図4と同一部分については同符合を付し、その
詳細な説明を省略する。
【0025】図1は、本発明を適用した半導体試験装置
100を示す図である。同図によれば、半導体試験装置
100は、電源ユニット10、電源中継回路20a、チ
ェック用コネクタ40、デバイス測定ユニット50、及
びCPU70より構成される。
【0026】チェック用コネクタ40は、選択リレー3
5の他端に接続され、電源ユニット10より供給される
電源を、半導体試験装置100外部に出力するための出
力端子である。そして、チェック用コネクタ40に接続
される測定器200によって、電源ユニットより出力接
続される電源がモニタされる。
【0027】CPU70は、中継制御部21に、電源ユ
ニット10と被測定デバイス80との接続/切断を指示
する制御信号を出力するとともに、電源選択回路30内
の選択制御部31に、後述するリレー制御信号及びリセ
ット信号を含む制御信号を出力する。
【0028】具体的には、デバイス試験の実行中、中継
リレー22をONとさせる制御信号を、中継制御部21
に出力し、電源ユニット10から出力される電源を、被
測定デバイス80に供給させる。そして、デバイス試験
の実行中、被測定デバイス80に供給されている電源電
圧をモニタする場合に、モニタする供給電圧、即ちチェ
ック用コネクタ40に出力させる供給電圧を指定するリ
レー制御信号を、選択制御部31に出力する。
【0029】次に、電源中継回路の構成について、説明
する。図2は、電源中継回路20aの構成を示す図であ
る。同図によれば、電源中継回路20aは、中継制御部
21、複数の中継リレー22−1〜n(以下、包括的に
「中継リレー22」という。)、及び電源選択回路30
より構成される。
【0030】電源ユニット10は、中継リレー22−1
〜nの一端に接続され、被測定デバイス80に供給する
電源を、中継リレー22−1〜nそれぞれに出力する。
以下、電源ユニット10が、各中継リレー22−1〜n
に出力する電源電圧を、「供給電圧10−1〜n」とい
う。即ち、各供給電圧10−1〜nは、中継リレー22
−1〜nを介して、デバイス測定ユニット50に出力さ
れる。
【0031】中継制御部21は、CPU70から入力さ
れる制御信号に従い、中継リレー22のON/OFFを
制御する。具体的には、各中継リレー22に、レベルが
“Low”の信号(以下、「Low信号」という。)、
或いはレベルが“High”の信号(以下、「High
信号」という。)を出力することで、中継リレー22そ
れぞれのON/OFFを制御する。
【0032】中継リレー22−1〜nは、一端を電源ユ
ニット10に、他端をデバイス測定ユニット50、及び
選択リレー35−1〜nの他端に接続され、中継制御部
21から入力される制御信号により、ON/OFFを制
御される。具体的には、中継リレー22は、中継制御部
21より入力されるLow信号によって励磁され、ON
となる。そして、電源ユニット10より入力される電源
(供給電圧)を、後続のデバイス測定ユニット50、及
び選択リレー35に出力する。一方、中継制御部21よ
りHigh信号が入力されている場合には、中継リレー
22は励磁されず(消磁)、OFFとなる。つまり、電
源ユニット10より入力される電源(供給電圧)を出力
しない。
【0033】また、電源選択回路30は、選択制御部3
1、及び複数の選択リレー35−1〜n(以下、包括的
に「選択リレー35」という。)より構成される。
【0034】選択制御部31は、CPU70から入力さ
れる、リレー制御信号及びリセット信号を含む制御信号
に従い、選択リレー35のON/OFFを制御する。具
体的には、各選択リレー35にLow信号、或いはHi
gh信号を出力することで、選択リレー35それぞれの
ON/OFFを制御する。
【0035】リレー制御信号とは、チェック用コネクタ
40に出力する供給電圧10−1〜nを指定するための
信号である。詳細には、指定する供給電圧10−1〜n
の番号1〜nを2進数で表現し、“1”のビットをレベ
ル“High”に、“0”のビットをレベル“Low”
とした、xビットの信号である。そして、電源選択回路
30は、このリレー制御信号によって指定される供給電
圧を、チェック用コネクタ40に出力する。
【0036】リセット信号とは、チェック用コネクタ4
0の出力をクリアするための信号(High信号)であ
る。そして、電源選択回路30は、このリセット信号が
入力されると、チェック用コネクタ40の出力をクリア
し(“ゼロ”にする)、何れの供給電圧10−1〜nも
出力しない。
【0037】選択リレー35−1〜nは、一端を中継リ
レー22−1〜nの他端に、他端をチェック用コネクタ
40に接続され、選択制御部31より入力される制御信
号により、ON/OFFを制御される。具体的には、選
択リレー35は、選択制御部31より入力されるLow
信号によって励磁され、ONとなる。そして、前段の中
継リレー22より入力される供給電圧を、チェック用コ
ネクタ40に出力する。
【0038】また、選択制御部31よりHigh信号が
入力されている場合、選択リレー35は励磁されず(消
磁)、OFFとなる。つまり、供給電圧を出力しない。
但し、前段に接続されている中継リレー22がOFFの
場合には、当該中継リレー22より供給電圧は入力され
ないため、選択リレー35は、当該中継リレー22のO
N/OFFに関わらず、供給電圧を出力しない。
【0039】図3は、選択制御部31の構成を示す回路
図である。同図によれば、選択制御部31は、デコーダ
32、複数のORゲート33−1〜n(以下、包括的に
「ORゲート33」という。)、及び複数のフリップフ
ロップ34−1〜n(以下、包括的に「フリップフロッ
プ34」という。)より構成される。
【0040】デコーダ32は、1つの入力端子aと、n
個の出力端子bとを備えている。入力端子aは、CPU
70に接続される。また、出力端子bは、それぞれ、1
つのフリップフロップ34のセット入力端子に接続され
るとともに、ORゲート33を介して、他のフリップフ
ロップ34のリセット入力端子に接続される。そして、
デコーダ32は、CPU70から入力されるリレー制御
信号を10進数に変換し、該当する出力端子bから、1
つのフリップフロップ34のセット入力端子にHigh
信号を出力するとともに、ORゲート33を介して、他
のフリップフロップ34のリセット入力端子にHigh
信号を出力する。
【0041】例えば、リレー制御信号として“1(10
進数)”が入力された場合、デコーダ32は、フリップ
フロップ34−1のセット入力端子、及びORゲート3
3−2〜nを介してフリップフロップ34−2〜nのリ
セット入力端子に、High信号を出力する。また、リ
レー制御信号として“2(10進数)”が入力された場
合、デコーダ32は、フリップフロップ34−2のセッ
ト入力端子、及びORゲート33−1、33−3〜nを
介してフリップフロップ34−1、34−3〜nのリセ
ット入力端子に、High信号を出力する。
【0042】フリップフロップ34は、セット入力端子
とリセット入力端子とを含む2つの入力端子と、1つの
出力端子とを備えている。セット入力端子は、デコーダ
32の1つの出力端子bに接続され、リセット入力端子
は、セット入力端子に接続されている1つの出力端子b
を除く他の出力端子b及びリセット信号に、ORゲート
33を介して接続されている。
【0043】そして、フリップフロップ34は、セット
入力端子にHigh信号が入力されると、Low信号を
出力し、また、リセット入力端子にHigh信号が入力
されると、High信号を出力する。その後、セット入
力端子、若しくはリセット入力端子の何れかに、次のH
igh信号が入力されるまで、出力信号を保持し続け
る。また、フリップフリップ34の出力信号は、それぞ
れ、選択リレー35−1〜nに対して出力され、当該選
択リレー35−1〜nを励磁若しくは消磁する。
【0044】従って、選択制御部31において、デコー
ダ32は、CPU70より入力されるリレー制御信号を
10進数変換し、該当する1つのフリップフロップ34
のセット入力端子にHigh信号を出力するとともに、
他のフリップフロップ34のリセット入力端子にLow
信号を出力する。すると、セット入力端子にHigh信
号を入力された1つのフリップフロップ34はLow信
号を、リセット入力端子にHigh信号が入力された他
のフリップフロップ34はHigh信号を、それぞれ、
後続の選択リレー35に対して出力する。
【0045】即ち、選択制御部31は、CPU70より
入力されるリレー制御信号に従い、該当する選択リレー
35に対してLow信号を出力し、この選択リレー35
をONとさせる。それとともに、他の選択リレー35に
対してはHigh信号を出力し、これらの選択リレー3
5をOFFとさせる。
【0046】そして、電源選択回路30において、選択
制御部31からの出力信号によって1つの選択リレー3
5がONになることにより、電源ユニットとチェック用
コネクタとが接続される。即ち、当該選択リレー35を
介して、リレー制御信号により指定された供給電圧が、
チェック用コネクタ40より出力される。
【0047】また、選択制御部31において、CPU7
0よりリセット信号が入力された場合、このリセット信
号(High信号)は、ORゲート33を介して、全て
のフリップフロップ34のリセット入力端子に入力され
る。そして、これらのフリップフロップ34は、後続の
選択リレー35に対してHigh信号を出力する。する
と、全ての選択リレーはOFFとなり、チェック用コネ
クタは開放される。即ち、チェック用コネクタからの出
力は“ゼロ”となる。
【0048】以上のように構成することで、デバイス試
験の実行中、外部接続機器60を接続させたまま、被測
定デバイス80に供給されている電源電圧、チェック用
コネクタ40に接続された測定器200によりモニタで
きる。即ち、従来のように、モニタの度に外部接続機器
60を取り外し、改めて測定器200を接続するといっ
た作業が不要となり、多大な手間及び時間的な損失を削
減できる。
【0049】更に、選択制御部31は、リレー制御信号
により指定された供給電圧に該当する、1つの選択リレ
ー35のみをONとさせ、他の選択リレー35はOFF
とする。このため、複数の供給電圧同士が接続され、電
源ユニット10がショート(短絡)することを防止でき
る。
【0050】尚、上記実施の形態において、CPU70
は、中継制御部21と選択制御部31とを制御している
ため、デバイス試験中、中継制御部21と選択制御部3
1との制御を連動させて、被測定デバイス80に供給さ
れている電源を、チェック用コネクタ40から出力させ
ることとしてもよい。
【0051】
【発明の効果】本発明によれば、デバイス試験のための
試験機器を接続させた状態のまま、被測定デバイスに供
給されている電源のモニタリングが可能となる。即ち、
デバイス試験中でのモニタリングが可能となるととも
に、モニタ毎の試験機器の取り外しに要する多大な手間
や時間損失を削減できる。
【図面の簡単な説明】
【図1】本発明を適用した半導体試験装置の構成を示す
図である。
【図2】電源中継回路の構成を示す図である。
【図3】選択制御部の構成を示す図である。
【図4】従来の半導体試験装置の構成を示す図である。
【符号の説明】
100 半導体試験装置 10 電源ユニット 20 電源中継回路 21 中継制御部 22 中継リレー 30 電源選択回路 31 選択制御部 32 デコーダ 33 ORゲート 34 フリップフロップ 35 選択リレー 40 チェック用コネクタ 50 デバイス測定ユニット 60 外部接続機器 70 CPU 80 被測定デバイス 200 測定器 300 従来の半導体試験装置

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】電源供給手段から入力される電源を、電源
    供給線を介して被測定デバイスに供給する、半導体試験
    装置の試料用電源中継回路において、 外部出力端子と、 前記電源供給線と前記外部出力端子との接続/切断を切
    り替える切替手段と、 を備えることを特徴とする試料用電源中継回路。
  2. 【請求項2】前記電源供給線を複数備えるとともに、 前記複数の電源供給線それぞれに対する前記切替手段を
    複数備え、 更に、前記複数の切替手段それぞれの切り替えを制御す
    る制御手段を備えることを特徴とする請求項1記載の試
    料用電源中継回路。
  3. 【請求項3】前記制御手段は、前記複数の切替手段の
    内、一の切替手段を接続とし、他の切替手段を切断とす
    る制御を行うことを特徴とする請求項2記載の試料用電
    源中継回路。
  4. 【請求項4】前記制御手段は、外部入力される切替指示
    信号に応じて、前記複数の切替手段を制御することを特
    徴とする請求項2又は3記載の試料用電源中継回路。
  5. 【請求項5】請求項1〜4の何れか記載の試料用電源中
    継回路を具備することを特徴とする半導体試験装置。
JP2001366753A 2001-11-30 2001-11-30 試料用電源中継回路及び半導体試験装置 Pending JP2003167026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001366753A JP2003167026A (ja) 2001-11-30 2001-11-30 試料用電源中継回路及び半導体試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001366753A JP2003167026A (ja) 2001-11-30 2001-11-30 試料用電源中継回路及び半導体試験装置

Publications (1)

Publication Number Publication Date
JP2003167026A true JP2003167026A (ja) 2003-06-13

Family

ID=19176605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001366753A Pending JP2003167026A (ja) 2001-11-30 2001-11-30 試料用電源中継回路及び半導体試験装置

Country Status (1)

Country Link
JP (1) JP2003167026A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225537A (ja) * 2006-02-27 2007-09-06 Fujitsu Ltd 電子デバイス用試験装置及び電子デバイスの試験方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007225537A (ja) * 2006-02-27 2007-09-06 Fujitsu Ltd 電子デバイス用試験装置及び電子デバイスの試験方法

Similar Documents

Publication Publication Date Title
US5070296A (en) Integrated circuit interconnections testing
US20150226783A1 (en) Probe card and wafer test system including the same
JPH05256911A (ja) 集積回路の入力および出力の電気パラメータの試験方法
EP0414014B1 (en) Semiconductor device and method of testing the same
JP2003167026A (ja) 試料用電源中継回路及び半導体試験装置
JP2005191522A (ja) ウェハバーンインシステムにおけるvsパラメータ測定装置
JPH1183935A (ja) 半導体試験装置
JP2003107128A (ja) 半導体試験装置及び試験方法
KR100977060B1 (ko) 반도체칩 테스터용 프로브 카드와 이를 사용하는 테스터 및그 테스터를 이용한 반도체칩의 검사방법
JP2005321204A (ja) 半導体集積回路及びテストシステム
CN116248434B (zh) 一种二总线的通信方法、装置、设备及存储介质
JP3053012B2 (ja) 半導体装置の試験回路および試験方法
KR100231649B1 (ko) 커패시터 충전회로를 갖는 검사용 기판 및 이를이용한 집적회로 검사 방법
JPH02105452A (ja) 半導体集積回路の出力回路
JPS63198881A (ja) 集積回路の試験装置
JPH1048289A (ja) 半導体集積回路テストシステム
JP2003035750A (ja) 半導体集積回路試験装置及び試験用ボード並びに半導体集積回路試験方法
JPH0291734A (ja) Lsiの試験方式
KR20040062769A (ko) 웨이퍼 번인 시스템에서의 디씨 파라미터 측정 장치
JPH0324609A (ja) I/o用バッファic
JP2001042004A (ja) 光バウンダリスキャン装置及びその方法
JPH0365674A (ja) 半導体試験方法
JP2010062266A (ja) 半導体モジュール
JPH03293572A (ja) 基板部品検査回路
JP2006013009A (ja) ウェハバーンインシステムにおけるdcパラメータ測定装置

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20040720

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20041001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20050216

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060724

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060829