JP2003107128A - 半導体試験装置及び試験方法 - Google Patents
半導体試験装置及び試験方法Info
- Publication number
- JP2003107128A JP2003107128A JP2001297889A JP2001297889A JP2003107128A JP 2003107128 A JP2003107128 A JP 2003107128A JP 2001297889 A JP2001297889 A JP 2001297889A JP 2001297889 A JP2001297889 A JP 2001297889A JP 2003107128 A JP2003107128 A JP 2003107128A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching
- input
- channel
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体試験装置のチャンネル回路数を増設せ
ずに、一時期に試験可能な被試験ＩＣ数、被試験ＩＣの
入出力ピン数の増加に対応すること。 【解決手段】 ドライバ回路とコンパレータ回路によっ
て構成されるチャンネル回路１５に対して切替回路１４
を設置する。切替回路に複数の接続端子を設け、各接続
端子に被試験ＩＣの入出力ピンを接続する。そして、切
替制御回路１３から入力される制御信号に従って、切替
回路のスイッチを１つの接続端子に接続し、当該接続端
子に接続されている入出力ピンがチャンネル回路と導通
し、試験が行われる。次に切替制御回路１３の制御信号
によって、切替回路のスイッチが他方の接続端子に接続
され、当該接続端子に接続されている入出力ピンに対し
て試験が行われる。
ずに、一時期に試験可能な被試験ＩＣ数、被試験ＩＣの
入出力ピン数の増加に対応すること。 【解決手段】 ドライバ回路とコンパレータ回路によっ
て構成されるチャンネル回路１５に対して切替回路１４
を設置する。切替回路に複数の接続端子を設け、各接続
端子に被試験ＩＣの入出力ピンを接続する。そして、切
替制御回路１３から入力される制御信号に従って、切替
回路のスイッチを１つの接続端子に接続し、当該接続端
子に接続されている入出力ピンがチャンネル回路と導通
し、試験が行われる。次に切替制御回路１３の制御信号
によって、切替回路のスイッチが他方の接続端子に接続
され、当該接続端子に接続されている入出力ピンに対し
て試験が行われる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路を
複数同時に測定可能な半導体試験装置及びその装置を用
いた試験方法に関する。
複数同時に測定可能な半導体試験装置及びその装置を用
いた試験方法に関する。
【０００２】
【従来の技術】従来の複数個同時測定仕様の半導体試験
装置の試験方法を図３を用いて説明する。同図を用い、
半導体集積回路（Integrated Circuit：以下、「ＩＣ」
と言う。）を２個同時に試験する場合を説明する。図３
において、半導体試験装置は、チャンネル回路５３１〜
５３ｍ・５４１〜５４ｍと統括制御回路５９で構成され
る。
装置の試験方法を図３を用いて説明する。同図を用い、
半導体集積回路（Integrated Circuit：以下、「ＩＣ」
と言う。）を２個同時に試験する場合を説明する。図３
において、半導体試験装置は、チャンネル回路５３１〜
５３ｍ・５４１〜５４ｍと統括制御回路５９で構成され
る。
【０００３】チャンネル回路５３１〜５３ｍ・５４１〜
５４ｍは、ドライバ回路とコンパレータ回路で構成され
る。例えばチャンネル回路５３１は、ドライバ回路５３
１ａとコンパレータ回路５３１ｂによって構成される。
ドライバ回路はチャンネル回路に接続された入出力ピン
に信号電圧を印加し、コンパレータ回路は入出力ピンか
ら出力される信号について、”Ｈｉ”あるいは”Ｌｏ
ｗ”の判定を行う回路である。統括制御回路５９は、全
てのチャンネル回路に対する作動指示等の制御を行う回
路である。
５４ｍは、ドライバ回路とコンパレータ回路で構成され
る。例えばチャンネル回路５３１は、ドライバ回路５３
１ａとコンパレータ回路５３１ｂによって構成される。
ドライバ回路はチャンネル回路に接続された入出力ピン
に信号電圧を印加し、コンパレータ回路は入出力ピンか
ら出力される信号について、”Ｈｉ”あるいは”Ｌｏ
ｗ”の判定を行う回路である。統括制御回路５９は、全
てのチャンネル回路に対する作動指示等の制御を行う回
路である。
【０００４】図３において、ＩＣ５１とＩＣ５２は被試
験ＩＣであり、ＩＣ５１の入出力ピンであるＩＯ５１１
はチャンネル回路５３１、ＩＯ５１２はチャンネル回路
５３２に接続され、ＩＯ５１ｍ（ｍは正の整数）まで入
出力ピンと１対１でチャンネル回路に接続される。
験ＩＣであり、ＩＣ５１の入出力ピンであるＩＯ５１１
はチャンネル回路５３１、ＩＯ５１２はチャンネル回路
５３２に接続され、ＩＯ５１ｍ（ｍは正の整数）まで入
出力ピンと１対１でチャンネル回路に接続される。
【０００５】またＩＣ５２もＩＣ５１と同様に、ＩＯ５
２１にチャンネル回路５４１、ＩＯ５２２にチャンネル
回路５４２が接続され、ＩＯ５２ｍまで入出力ピンと１
対１でチャンネル回路に接続される。
２１にチャンネル回路５４１、ＩＯ５２２にチャンネル
回路５４２が接続され、ＩＯ５２ｍまで入出力ピンと１
対１でチャンネル回路に接続される。
【０００６】従って、ＩＣ５１のＩＯ５１１からＩＯ５
１ｍと、ＩＣ５２のＩＯ５２１からＩＯ５２ｍに対して
同時に試験するためには、チャンネル回路が２ｍ個必要
である。
１ｍと、ＩＣ５２のＩＯ５２１からＩＯ５２ｍに対して
同時に試験するためには、チャンネル回路が２ｍ個必要
である。
【０００７】
【発明が解決しようとする課題】従って、図３の半導体
試験装置では、半導体試験装置の持つチャンネル回路数
で試験可能なＩＣの数や入出力ピン数が決まる。このた
め、測定するＩＣの数を増やすとチャンネル回路に接続
できる入出力ピン数が減り、逆に測定する入出力ピンを
増やすと、被試験ＩＣの数を減らす必要がある。
試験装置では、半導体試験装置の持つチャンネル回路数
で試験可能なＩＣの数や入出力ピン数が決まる。このた
め、測定するＩＣの数を増やすとチャンネル回路に接続
できる入出力ピン数が減り、逆に測定する入出力ピンを
増やすと、被試験ＩＣの数を減らす必要がある。
【０００８】本発明の課題は、チャンネル回路を増設せ
ずに、同時測定可能な被試験ＩＣの数を増やすこと、
被試験ＩＣの入出力ピン数の増加に対応すること、が
可能な半導体試験装置を提供することである。
ずに、同時測定可能な被試験ＩＣの数を増やすこと、
被試験ＩＣの入出力ピン数の増加に対応すること、が
可能な半導体試験装置を提供することである。
【０００９】
【課題を解決するための手段】以上の課題を解決するた
め、請求項１記載の発明は、被試験ＩＣに信号を入力す
るドライバ回路と、被試験ＩＣの出力信号を判定するコ
ンパレータ回路と、を有するチャンネル回路（例えば、
図１のチャンネル回路１５）を複数備える半導体試験装
置において、前記各チャンネル回路に対応した切替回路
であって、共通端子が対応するチャンネル回路に接続さ
れ、複数の接続端子を択一的に切り替えることにより、
切り替えた接続端子と当該チャンネル回路とを接続する
切替回路（例えば、図１の切替回路１４）複数と、前記
各切替回路の切り替えを制御する切替制御回路（例え
ば、切替制御回路１３）と、を備え、前記各切替回路を
切り替えつつ、前記各切替回路の各接続端子に接続され
る被試験ＩＣの測定を行うことを特徴とする。
め、請求項１記載の発明は、被試験ＩＣに信号を入力す
るドライバ回路と、被試験ＩＣの出力信号を判定するコ
ンパレータ回路と、を有するチャンネル回路（例えば、
図１のチャンネル回路１５）を複数備える半導体試験装
置において、前記各チャンネル回路に対応した切替回路
であって、共通端子が対応するチャンネル回路に接続さ
れ、複数の接続端子を択一的に切り替えることにより、
切り替えた接続端子と当該チャンネル回路とを接続する
切替回路（例えば、図１の切替回路１４）複数と、前記
各切替回路の切り替えを制御する切替制御回路（例え
ば、切替制御回路１３）と、を備え、前記各切替回路を
切り替えつつ、前記各切替回路の各接続端子に接続され
る被試験ＩＣの測定を行うことを特徴とする。
【００１０】この請求項１記載の発明によれば、各チャ
ンネル回路に対応した切替回路を有し、切替回路に接続
端子を複数設けることにより、１つのチャンネル回路が
複数の入出力ピンについて試験できる。これにより、チ
ャンネル回路を増設しなくても一時期に試験可能な入出
力ピン数あるいは被試験ＩＣ数を増加できる。
ンネル回路に対応した切替回路を有し、切替回路に接続
端子を複数設けることにより、１つのチャンネル回路が
複数の入出力ピンについて試験できる。これにより、チ
ャンネル回路を増設しなくても一時期に試験可能な入出
力ピン数あるいは被試験ＩＣ数を増加できる。
【００１１】また、請求項２記載の発明は、請求項１記
載の半導体試験装置において、前記各切替回路の接続端
子数は同一であり、前記切替制御回路は、前記各切替回
路の切り替えを一律に制御することとしてもよい。
載の半導体試験装置において、前記各切替回路の接続端
子数は同一であり、前記切替制御回路は、前記各切替回
路の切り替えを一律に制御することとしてもよい。
【００１２】この請求項２記載の発明によれば、切替制
御回路の制御によって、全ての切替回路の接続端子を一
律に切り替えることができる。
御回路の制御によって、全ての切替回路の接続端子を一
律に切り替えることができる。
【００１３】また、請求項３記載の発明のように、請求
項１または２記載の半導体試験装置において、前記切替
制御回路による切り替えの制御指示と、前記各チャンネ
ル回路のドライバ回路及びコンパレータ回路の作動指示
とを統括的に制御する統括制御回路（例えば、図１の統
括制御回路２２）を更に備え、前記切替制御回路は、こ
の統括制御回路による指示に基づいて前記各切替回路の
切り替えを制御するように構成してもよい。
項１または２記載の半導体試験装置において、前記切替
制御回路による切り替えの制御指示と、前記各チャンネ
ル回路のドライバ回路及びコンパレータ回路の作動指示
とを統括的に制御する統括制御回路（例えば、図１の統
括制御回路２２）を更に備え、前記切替制御回路は、こ
の統括制御回路による指示に基づいて前記各切替回路の
切り替えを制御するように構成してもよい。
【００１４】この請求項３記載の発明によれば、切替制
御回路とチャンネル回路の制御を統括制御回路が同期し
て行うことによって、切替回路による接続端子の切り替
えと、チャンネル回路の動作のタイミングを一致させる
ことができる。
御回路とチャンネル回路の制御を統括制御回路が同期し
て行うことによって、切替回路による接続端子の切り替
えと、チャンネル回路の動作のタイミングを一致させる
ことができる。
【００１５】また、請求項４記載の発明は、請求項１〜
３の何れかに記載の半導体試験装置を用いた、被試験Ｉ
Ｃの試験方法であって、被試験ＩＣの各入出力ピンを、
前記半導体試験装置の異なる切替回路の接続端子に接続
することにより、複数の被試験ＩＣの各入出力ピンを接
続し、当該複数の被試験ＩＣの測定を一時期に行うこと
を特徴としている。
３の何れかに記載の半導体試験装置を用いた、被試験Ｉ
Ｃの試験方法であって、被試験ＩＣの各入出力ピンを、
前記半導体試験装置の異なる切替回路の接続端子に接続
することにより、複数の被試験ＩＣの各入出力ピンを接
続し、当該複数の被試験ＩＣの測定を一時期に行うこと
を特徴としている。
【００１６】この請求項４記載の発明によれば、切替回
路の接続端子を複数設けることにより、１つのチャンネ
ル回路が複数の入出力ピンについて試験できるため、チ
ャンネル回路を増設しなくても一時期に試験可能な入出
力ピン数あるいは被試験ＩＣ数を増加できる。
路の接続端子を複数設けることにより、１つのチャンネ
ル回路が複数の入出力ピンについて試験できるため、チ
ャンネル回路を増設しなくても一時期に試験可能な入出
力ピン数あるいは被試験ＩＣ数を増加できる。
【００１７】また、請求項５記載の発明は、請求項１〜
３の何れかに記載の半導体試験装置を用いた、被試験Ｉ
Ｃの試験方法であって、被試験ＩＣの各入出力ピンを複
数段に分け、各段の入出力ピンを、前記半導体試験装置
の異なる切替回路の接続端子に接続して、各段毎に被試
験ＩＣの測定を行うことを特徴としている。
３の何れかに記載の半導体試験装置を用いた、被試験Ｉ
Ｃの試験方法であって、被試験ＩＣの各入出力ピンを複
数段に分け、各段の入出力ピンを、前記半導体試験装置
の異なる切替回路の接続端子に接続して、各段毎に被試
験ＩＣの測定を行うことを特徴としている。
【００１８】この請求項５記載の発明によれば、切替回
路の接続端子を複数段設け、接続端子毎にチャンネル回
路に接続して入出力ピンの試験を行うことにより、チャ
ンネル回路を増設しなくても一時期に試験可能な入出力
ピン数あるいは被試験ＩＣ数を増加できる。
路の接続端子を複数段設け、接続端子毎にチャンネル回
路に接続して入出力ピンの試験を行うことにより、チャ
ンネル回路を増設しなくても一時期に試験可能な入出力
ピン数あるいは被試験ＩＣ数を増加できる。
【００１９】
【発明の実施の形態】以下、図１及び図２を参照して本
発明を適用した半導体試験装置の、実施の形態を詳細に
説明する。
発明を適用した半導体試験装置の、実施の形態を詳細に
説明する。
【００２０】図１は本発明を適用した半導体試験装置に
被試験ＩＣを接続した状態を示すブロック図である。同
図において、半導体試験装置は切替回路１４１〜１４ｎ
（以下、包括的に切替回路１４という。）、切替制御回
路１３、チャンネル回路１５１〜１５ｎ（以下、包括的
にチャンネル回路１５という。）、統括制御回路２２か
ら構成される。
被試験ＩＣを接続した状態を示すブロック図である。同
図において、半導体試験装置は切替回路１４１〜１４ｎ
（以下、包括的に切替回路１４という。）、切替制御回
路１３、チャンネル回路１５１〜１５ｎ（以下、包括的
にチャンネル回路１５という。）、統括制御回路２２か
ら構成される。
【００２１】切替回路１４は、それぞれ２つの接続端子
に被試験ＩＣの入出力ピンを接続し、その何れか一方と
後段のチャンネル回路１５とを接続するためのスイッチ
回路であり、切替制御回路１３から入力される制御信号
ＳＡ１〜ＳＡｎに従って、スイッチが切り替えられる。
に被試験ＩＣの入出力ピンを接続し、その何れか一方と
後段のチャンネル回路１５とを接続するためのスイッチ
回路であり、切替制御回路１３から入力される制御信号
ＳＡ１〜ＳＡｎに従って、スイッチが切り替えられる。
【００２２】切替制御回路１３は、各切替回路１４にス
イッチの接続先を決定する制御信号ＳＡ１〜ＳＡｎを統
括制御回路２２から入力される信号Ｘに従って出力する
回路である。
イッチの接続先を決定する制御信号ＳＡ１〜ＳＡｎを統
括制御回路２２から入力される信号Ｘに従って出力する
回路である。
【００２３】チャンネル回路１５は図３の半導体試験装
置で説明した回路と同一であるため、説明を省略する。
統括制御回路２２は、全チャンネル回路の作動指示を行
うと共に、切替制御回路１３に対して信号Ｘを出力す
る。
置で説明した回路と同一であるため、説明を省略する。
統括制御回路２２は、全チャンネル回路の作動指示を行
うと共に、切替制御回路１３に対して信号Ｘを出力す
る。
【００２４】図１において、ＩＣ１１のＩＯ１１１と、
ＩＣ１２のＩＯ１２２は切替回路１４１の接続端子に接
続され、切替回路１４１の共通端子にはチャンネル回路
１５１が接続される。同様に、ＩＯ１２１とＩＯ１１２
は切替回路１４２の接続端子に接続され、共通端子には
チャンネル回路１５２が接続される。
ＩＣ１２のＩＯ１２２は切替回路１４１の接続端子に接
続され、切替回路１４１の共通端子にはチャンネル回路
１５１が接続される。同様に、ＩＯ１２１とＩＯ１１２
は切替回路１４２の接続端子に接続され、共通端子には
チャンネル回路１５２が接続される。
【００２５】このように、ＩＣ１１のＩＯ１１ｎ、ＩＣ
１２のＩＯ１２ｎまでの各入出力ピンは切替回路１４の
接続端子に接続され、その切替回路１４の共通端子には
１対１でチャンネル回路１５が接続される。また、全て
のチャンネル回路１５は、統括制御回路２２に接続され
る。
１２のＩＯ１２ｎまでの各入出力ピンは切替回路１４の
接続端子に接続され、その切替回路１４の共通端子には
１対１でチャンネル回路１５が接続される。また、全て
のチャンネル回路１５は、統括制御回路２２に接続され
る。
【００２６】次に、図１の半導体試験装置の動作につい
て説明する。まず切替制御回路１３は各切替回路１４に
対して、制御信号を出力する。制御信号ＳＡ１により、
切替回路１４１はＩＯ１１１が接続されている接続端子
にスイッチが切り替えられ、ＩＯ１１１とチャンネル回
路１５１が導通する。同様に切替回路１４２ではＩＯ１
２１、切替回路１４ｍではＩＯ１１ｍ、切替回路１４ｎ
ではＩＯ１２ｍが接続されている接続端子にスイッチが
切り替えられる。そして、各チャンネル回路内のドライ
バ回路によって、接続された入出力ピンに信号電圧が印
加され、次にコンパレータ回路によって入出力ピンから
の出力信号が判定される。
て説明する。まず切替制御回路１３は各切替回路１４に
対して、制御信号を出力する。制御信号ＳＡ１により、
切替回路１４１はＩＯ１１１が接続されている接続端子
にスイッチが切り替えられ、ＩＯ１１１とチャンネル回
路１５１が導通する。同様に切替回路１４２ではＩＯ１
２１、切替回路１４ｍではＩＯ１１ｍ、切替回路１４ｎ
ではＩＯ１２ｍが接続されている接続端子にスイッチが
切り替えられる。そして、各チャンネル回路内のドライ
バ回路によって、接続された入出力ピンに信号電圧が印
加され、次にコンパレータ回路によって入出力ピンから
の出力信号が判定される。
【００２７】続いて、統括制御回路２２から入力された
信号Ｘにより、切替制御回路１３は各切替回路１４に対
して、他方の接続端子に切り替える制御信号を出力す
る。この制御信号により、切替回路１４１ではＩＯ１２
２、切替回路１４２ではＩＯ１１２、切替回路１４ｍで
はＩＯ１２ｎ、切替回路１４ｎではＩＯ１１ｎが接続さ
れている接続端子にスイッチが切り替えられる。そし
て、各チャンネル回路内のドライバ回路によって、接続
されたＩＯに信号電圧が印加され、次にコンパレータ回
路によって入出力ピンからの出力信号が判定される。
信号Ｘにより、切替制御回路１３は各切替回路１４に対
して、他方の接続端子に切り替える制御信号を出力す
る。この制御信号により、切替回路１４１ではＩＯ１２
２、切替回路１４２ではＩＯ１１２、切替回路１４ｍで
はＩＯ１２ｎ、切替回路１４ｎではＩＯ１１ｎが接続さ
れている接続端子にスイッチが切り替えられる。そし
て、各チャンネル回路内のドライバ回路によって、接続
されたＩＯに信号電圧が印加され、次にコンパレータ回
路によって入出力ピンからの出力信号が判定される。
【００２８】このように各チャンネル回路に対して切替
回路１４を設置することにより、チャンネル回路に接続
される被測定ＩＣの入出力ピンを切り替えることによっ
て、複数個のＩＣを測定できる。
回路１４を設置することにより、チャンネル回路に接続
される被測定ＩＣの入出力ピンを切り替えることによっ
て、複数個のＩＣを測定できる。
【００２９】しかし、上記の試験方法では、接続された
全ての入出力ピンについて試験を行うために、従来の２
倍の試験時間が必要となる。この問題を解消するために
は、従来の半導体試験装置に比べて試験動作速度を早め
るなどの対策が必要となる。
全ての入出力ピンについて試験を行うために、従来の２
倍の試験時間が必要となる。この問題を解消するために
は、従来の半導体試験装置に比べて試験動作速度を早め
るなどの対策が必要となる。
【００３０】本実施例の変形例として、被試験ＩＣのピ
ン数が増加した場合の試験方法について説明する。図２
は、その変形例を説明するためのブロック図である。図
２の半導体試験装置の構成は図１と同様であるため、変
更点のみ説明する。
ン数が増加した場合の試験方法について説明する。図２
は、その変形例を説明するためのブロック図である。図
２の半導体試験装置の構成は図１と同様であるため、変
更点のみ説明する。
【００３１】図２において、被試験ＩＣであるＩＣ３１
のＩＯ３１１とＩＯ３１１１は切替回路３３１の接続端
子に接続され、ＩＯ３１２とＩＯ３１１２は切替回路３
３２の接続端子に接続される。同様に各入出力ピンは２
つずつ切替回路の接続端子に接続される。
のＩＯ３１１とＩＯ３１１１は切替回路３３１の接続端
子に接続され、ＩＯ３１２とＩＯ３１１２は切替回路３
３２の接続端子に接続される。同様に各入出力ピンは２
つずつ切替回路の接続端子に接続される。
【００３２】そして切替制御回路３２から出力される制
御信号ＳＢ１によって、切替回路３３１ではＩＯ３１１
が接続されている接続端子にスイッチが切り替えられ、
制御信号ＳＢ２によって切替回路３３２ではＩＯ３１２
に接続されている接続端子にスイッチが切り替えられ
る。その他の切替回路も同様にスイッチが切り替えられ
る。そして、各チャンネル回路内のドライバ回路によっ
て、接続された入出力ピンに信号電圧が印加され、次に
コンパレータ回路によって入出力ピンの出力信号が判定
される。
御信号ＳＢ１によって、切替回路３３１ではＩＯ３１１
が接続されている接続端子にスイッチが切り替えられ、
制御信号ＳＢ２によって切替回路３３２ではＩＯ３１２
に接続されている接続端子にスイッチが切り替えられ
る。その他の切替回路も同様にスイッチが切り替えられ
る。そして、各チャンネル回路内のドライバ回路によっ
て、接続された入出力ピンに信号電圧が印加され、次に
コンパレータ回路によって入出力ピンの出力信号が判定
される。
【００３３】続いて、統括制御回路３９から入力された
信号Ｙによって、切替制御回路３２は各切替回路に対し
て、他方の接続端子に切り替える制御信号を出力する。
この制御信号により、切替回路３３１ではＩＯ３１１１
が接続されている接続端子にスイッチが切り替えられ、
切替回路３３２ではＩＯ３１１２が接続されている接続
端子にスイッチが切り替えられる。その他の切替回路も
同様にスイッチが切り替えられる。そして、各チャンネ
ル回路内のドライバ回路によって、接続された入出力ピ
ンに信号電圧が印加され、次にコンパレータ回路によっ
て出力信号が判定される。
信号Ｙによって、切替制御回路３２は各切替回路に対し
て、他方の接続端子に切り替える制御信号を出力する。
この制御信号により、切替回路３３１ではＩＯ３１１１
が接続されている接続端子にスイッチが切り替えられ、
切替回路３３２ではＩＯ３１１２が接続されている接続
端子にスイッチが切り替えられる。その他の切替回路も
同様にスイッチが切り替えられる。そして、各チャンネ
ル回路内のドライバ回路によって、接続された入出力ピ
ンに信号電圧が印加され、次にコンパレータ回路によっ
て出力信号が判定される。
【００３４】このように各チャンネル回路に切替回路を
設置し、切替回路によってチャンネル回路に接続される
入出力ピンを切り替えることによって、半導体試験装置
のチャンネル回路を増設することなく、入出力ピン数の
多いＩＣの試験を行える。
設置し、切替回路によってチャンネル回路に接続される
入出力ピンを切り替えることによって、半導体試験装置
のチャンネル回路を増設することなく、入出力ピン数の
多いＩＣの試験を行える。
【００３５】なお、本発明は、上記実施の形態の内容に
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、図１及び図２の半導
体試験装置の切替回路において２段の接続端子をもって
説明したが、３段、４段など２段以上の接続端子を設け
てもよい。
限定されるものではなく、本発明の趣旨を逸脱しない範
囲で適宜変更可能であり、例えば、図１及び図２の半導
体試験装置の切替回路において２段の接続端子をもって
説明したが、３段、４段など２段以上の接続端子を設け
てもよい。
【００３６】
【発明の効果】請求項１記載の発明によれば、各チャン
ネル回路に対応した切替回路の接続端子を複数設けるこ
とにより、１つのチャンネル回路が複数の入出力ピンに
ついて試験できるため、チャンネル回路を増設しなくて
も一時期に試験可能な入出力ピン数あるいは被試験ＩＣ
数を増加できる。
ネル回路に対応した切替回路の接続端子を複数設けるこ
とにより、１つのチャンネル回路が複数の入出力ピンに
ついて試験できるため、チャンネル回路を増設しなくて
も一時期に試験可能な入出力ピン数あるいは被試験ＩＣ
数を増加できる。
【００３７】請求項２記載の発明によれば、切替制御回
路の制御によって、全ての切替回路の接続端子を一律に
切り替えることができる。
路の制御によって、全ての切替回路の接続端子を一律に
切り替えることができる。
【００３８】請求項３記載の発明によれば、切替制御回
路とチャンネル回路の制御を統括制御回路が同期して行
うことによって、切替回路による接続端子の切り替え
と、チャンネル回路の動作のタイミングを一致させるこ
とができる。
路とチャンネル回路の制御を統括制御回路が同期して行
うことによって、切替回路による接続端子の切り替え
と、チャンネル回路の動作のタイミングを一致させるこ
とができる。
【００３９】請求項４記載の発明によれば、切替回路の
接続端子を複数設けることにより、１つのチャンネル回
路が複数の入出力ピンについて試験できるため、チャン
ネル回路を増設しなくても一時期に試験可能な入出力ピ
ン数あるいは被試験ＩＣ数を増加できる。
接続端子を複数設けることにより、１つのチャンネル回
路が複数の入出力ピンについて試験できるため、チャン
ネル回路を増設しなくても一時期に試験可能な入出力ピ
ン数あるいは被試験ＩＣ数を増加できる。
【００４０】請求項５記載の発明によれば、切替回路の
接続端子を複数設け、接続端子毎にチャンネル回路に接
続して入出力ピンの試験を行うことにより、チャンネル
回路を増設しなくても一時期に試験可能な入出力ピン数
あるいは被試験ＩＣ数を増加できる。
接続端子を複数設け、接続端子毎にチャンネル回路に接
続して入出力ピンの試験を行うことにより、チャンネル
回路を増設しなくても一時期に試験可能な入出力ピン数
あるいは被試験ＩＣ数を増加できる。
【図１】本発明を適用した半導体試験装置のブロック
図。
図。
【図２】実施例の変形例を適用した半導体試験装置のブ
ロック図。
ロック図。
【図３】従来の半導体試験装置のブロック図。
１１、１２、３１、５１、５２ 被試験ＩＣ
１３、３２ 切替制御回路
１４、３３ 切替回路
１５、３４ チャンネル回路
１５１ａ、５３１ａ ドライバ回路
１５１ｂ、５３１ｂ コンパレータ回路
２２、３９、５９ 統括制御回路
Claims (5)
- 【請求項１】被試験ＩＣに信号を入力するドライバ回路
と、被試験ＩＣの出力信号を判定するコンパレータ回路
と、を有するチャンネル回路を複数備える半導体試験装
置において、 前記各チャンネル回路に対応した切替回路であって、共
通端子が対応するチャンネル回路に接続され、複数の接
続端子を択一的に切り替えることにより、切り替えた接
続端子と当該チャンネル回路とを接続する切替回路複数
と、 前記各切替回路の切り替えを制御する切替制御回路と、 を備え、前記各切替回路を切り替えつつ、前記各切替回
路の各接続端子に接続される被試験ＩＣの測定を行うこ
とを特徴とする半導体試験装置。 - 【請求項２】前記各切替回路の接続端子数は同一であ
り、 前記切替制御回路は、前記各切替回路の切り替えを一律
に制御することを特徴とする請求項１記載の半導体試験
装置。 - 【請求項３】前記切替制御回路による切り替えの制御指
示と、前記各チャンネル回路のドライバ回路及びコンパ
レータ回路の作動指示とを統括的に制御する統括制御回
路を更に備え、 前記切替制御回路は、この統括制御回路による指示に基
づいて前記各切替回路の切り替えを制御することを特徴
とする請求項１または２記載の半導体試験装置。 - 【請求項４】請求項１〜３の何れかに記載の半導体試験
装置を用いた、被試験ＩＣの試験方法であって、 被試験ＩＣの各入出力ピンを、前記半導体試験装置の異
なる切替回路の接続端子に接続することにより、複数の
被試験ＩＣの各入出力ピンを接続し、当該複数の被試験
ＩＣの測定を一時期に行うことを特徴とする試験方法。 - 【請求項５】請求項１〜３の何れかに記載の半導体試験
装置を用いた、被試験ＩＣの試験方法であって、 被試験ＩＣの各入出力ピンを複数段に分け、各段の入出
力ピンを、前記半導体試験装置の異なる切替回路の接続
端子に接続して、各段毎に被試験ＩＣの測定を行うこと
を特徴とする試験方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001297889A JP2003107128A (ja) | 2001-09-27 | 2001-09-27 | 半導体試験装置及び試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001297889A JP2003107128A (ja) | 2001-09-27 | 2001-09-27 | 半導体試験装置及び試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003107128A true JP2003107128A (ja) | 2003-04-09 |
Family
ID=19118884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001297889A Pending JP2003107128A (ja) | 2001-09-27 | 2001-09-27 | 半導体試験装置及び試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003107128A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100630701B1 (ko) * | 2004-10-04 | 2006-10-02 | 삼성전자주식회사 | 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 |
| KR100702564B1 (ko) * | 2003-12-03 | 2007-04-04 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 시험 방법 |
| KR100742072B1 (ko) * | 2005-09-12 | 2007-07-23 | 미츠비시덴키 가부시키가이샤 | 반도체 압력 센서 |
| JP2007232620A (ja) * | 2006-03-02 | 2007-09-13 | Nec Corp | 半導体評価方法、被験体実装用基板、および半導体評価装置 |
| US7443373B2 (en) | 2003-12-03 | 2008-10-28 | Renesas Technology Corp. | Semiconductor device and the method of testing the same |
| CN106646031A (zh) * | 2016-11-22 | 2017-05-10 | 辽宁东鹰航空装备科技股份有限公司 | 电控箱试验电路 |
-
2001
- 2001-09-27 JP JP2001297889A patent/JP2003107128A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100702564B1 (ko) * | 2003-12-03 | 2007-04-04 | 가부시끼가이샤 르네사스 테크놀로지 | 반도체 장치 및 그 시험 방법 |
| US7443373B2 (en) | 2003-12-03 | 2008-10-28 | Renesas Technology Corp. | Semiconductor device and the method of testing the same |
| KR100630701B1 (ko) * | 2004-10-04 | 2006-10-02 | 삼성전자주식회사 | 변형된 입출력용 인쇄회로패턴을 갖는 반도체 소자검사장치의 검사보오드 및 이를 이용한 검사방법 |
| KR100742072B1 (ko) * | 2005-09-12 | 2007-07-23 | 미츠비시덴키 가부시키가이샤 | 반도체 압력 센서 |
| JP2007232620A (ja) * | 2006-03-02 | 2007-09-13 | Nec Corp | 半導体評価方法、被験体実装用基板、および半導体評価装置 |
| CN106646031A (zh) * | 2016-11-22 | 2017-05-10 | 辽宁东鹰航空装备科技股份有限公司 | 电控箱试验电路 |
| CN106646031B (zh) * | 2016-11-22 | 2023-08-15 | 辽宁东鹰航空装备科技股份有限公司 | 电控箱试验电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4516110B2 (ja) | システムｌｓｉ | |
| JP2003107128A (ja) | 半導体試験装置及び試験方法 | |
| WO1995010048A1 (en) | A method and device for testing of an integrated circuit | |
| US7285974B2 (en) | Large scale integrated circuit | |
| JP2000065890A (ja) | Ｌｓｉテストシステム | |
| JP2005321204A (ja) | 半導体集積回路及びテストシステム | |
| JPH11258304A (ja) | システムロジックのテスト回路およびテスト方法 | |
| JPH0627195A (ja) | Ｌｓｉ試験装置 | |
| JP3053012B2 (ja) | 半導体装置の試験回路および試験方法 | |
| JP2972515B2 (ja) | 入出力バッファテスト回路 | |
| JPH0745029Y2 (ja) | Ｉｃ試験装置 | |
| JPH1048289A (ja) | 半導体集積回路テストシステム | |
| JPH03115873A (ja) | 半導体集積回路 | |
| JPH112661A (ja) | 半導体集積回路装置及びその試験方法 | |
| JPH11101852A (ja) | 可変遅延素子試験回路 | |
| JPH11248797A (ja) | 半導体集積回路装置 | |
| JP2000009807A (ja) | 半導体デバイス試験装置および半導体デバイス試験装置における試験方法 | |
| JP2003004804A (ja) | 半導体集積回路用テスト装置 | |
| JPH05196699A (ja) | 半導体集積回路 | |
| JPH0317577A (ja) | 半導体集積回路 | |
| JPH04172273A (ja) | 半導体集積回路 | |
| JP2002340991A (ja) | 半導体装置及びそのａｃスペック検査方法 | |
| JPS60170946A (ja) | 半導体集積回路 | |
| JPH11258316A (ja) | 半導体集積回路検査装置およびそれを用いた試験方法 | |
| JP2003139823A (ja) | 半導体集積回路 |