JP2005321204A - 半導体集積回路及びテストシステム - Google Patents

Abstract

【課題】 容易に電流論理信号における試験が行える半導体集積回路及びテストシステムを実現することを目的にする。
【解決手段】 本発明は、少なくとも電流論理出力を行うピンを複数有する半導体集積回路に改良を加えたものである。本装置は、試験時に、Ｉ／Ｖ変換器と電気的に接続する試験ピンと、この試験ピンに、ピンを切り替えて接続する切替部と、この切替部を切り替える切替信号が入力される切替ピンとを設けたことを特徴とする装置である。
【選択図】 図１

Description

本発明は、容易に電流論理信号における試験が行える半導体集積回路及びテストシテムに関するものである。

ＩＣテスタは、例えば、特許文献１に示されるように、半導体集積回路に試験信号を与え、半導体集積回路の出力により良否の判定を行なっている。そして、半導体集積回路のロジック回路は、一般に、電圧入力、電圧出力なため、ＩＣテスタも電圧で値付けられた信号により試験を行っている。しかし、近年、半導体集積回路の高速化に伴い、ノイズの影響を防止するために、ロジック信号に電流信号を用いるようになってきた。このような試験を行う場合を図２に示し説明する。

特開２００２−２９２５００号公報

図２において、ＩＣテスタ１は複数のピンエレクトロニクス１１が設けられる。ピンエレクトロニクス１１は、ドライバ、コンパレータ、直流測定部等が設けられる。スイッチＳＷ１〜ＳＷ３は、一端がＩＣテスタ１のピンエレクトロニクス１１に接続される。Ｖ／Ｉ変換器２は、一端がスイッチＳＷ１の他端に接続される。Ｉ／Ｖ変換器３は、一端がスイッチＳＷ２の他端に接続される。スイッチＳＷ４は、一端がＶ／Ｉ変換器２の他端に接続される。スイッチＳＷ５は、一端がＩ／Ｖ変換器３の他端に接続される。スイッチＳＷ６は、一端がスイッチＳＷ３の他端に接続される。

半導体集積回路（以下ＤＵＴ）４は、例えば、カスケード接続される液晶駆動ドライバで、複数の入出力ピン４１，４２、複数のスイッチ４３，４４、論理回路４５を有し、多諧調電圧を出力する。入出力ピン４１，４２は、スイッチＳＷ４〜ＳＷ６の他端が接続され、入出力ピン４１が入力側の場合、入出力ピン４２が出力側となり、入出力ピン４１が出力側の場合、入出力ピン４２が入力側となる。スイッチ４３，４４は、一端が入出力ピン４１，４２に接続される。論理回路４５は、スイッチ４３，４４の他端が接続され、電流により値付けされた論理信号により動作し、表示データを入力し、カスケード接続される液晶駆動ドライバに、自身の表示データを除いて、表示データを出力する。

このような装置の動作を以下に説明する。まず、始めに、ＩＣテスタ１は、図示しないピンエレクトロニクスにより制御信号を出力し、スイッチＳＷ３，ＳＷ６をオンにし、その他のスイッチＳＷ１，ＳＷ２，ＳＷ４，ＳＷ５をオフにする。そして、ＩＣテスタ１は、図示しないピンエレクトロニクスの制御信号により、スイッチ４３またはスイッチ４４のどちらかをオンにし、ピンエレクトロニクス１１の直流測定部により、ＤＵＴ１の直流特性試験を行う。

次に、ＩＣテスタ１は、図示しないピンエレクトロニクスにより制御信号を出力し、入出力ピン４１側のスイッチＳＷ１，ＳＷ４をオンにし、その他のスイッチＳＷ２，ＳＷ３，ＳＷ５，ＳＷ６をオフにすると共に、入出力ピン４２側のスイッチＳＷ２，ＳＷ５をオンにし、その他のスイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ６をオフにする。そして、図示しないＤＵＴ４のピンに、図示しないピンエレクトロニクスからの制御信号を入力し、入出力ピン４１側のスイッチ４３をオンにし、スイッチ４４をオフにすると共に、入出力ピン４２側のスイッチ４３をオフにし、スイッチ４４をオンにする。つまり、入出力ピン４１側を入力側、入出力ピン４２側を出力側とする。

そして、入出力ピン４１側のピンエレクトロニクス１１が電圧により値付けされた電圧論理信号を出力し、スイッチＳＷ１を介して、Ｖ／Ｉ変換器２に入力される。Ｖ／Ｉ変換器２は、電圧論理信号を、電流により値付けされた電流論理信号に変換し、スイッチＳＷ４、入出力ピン４１、スイッチ４３を介して、論理回路４５に出力する。論理回路４５は、入力した信号に基づいて、スイッチ４４、入出力ピン４２、スイッチＳＷ５を介して、Ｉ／Ｖ変換器３に電流論理信号を出力する。Ｉ／Ｖ変換器３は、電流論理信号を、電圧論理信号に変換し、スイッチＳＷ２を介して、ピンエレクトロンクス１１に出力する。ピンエレクトロニクス１１が電圧論理信号と期待値とを比較し、良否の判定を行なう。

次に、ＩＣテスタ１は、入出力ピン４１側のスイッチＳＷ２，ＳＷ５をオンにし、その他のスイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ６をオフにすると共に、入出力ピン４２側のスイッチＳＷ１，ＳＷ４をオンにし、その他のスイッチＳＷ２，ＳＷ３，ＳＷ５，ＳＷ６をオフにする。そして、図示しないＤＵＴ４のピンに、図示しないピンエレクトロニクスからの制御信号を入力し、入出力ピン４１側のスイッチ４３をオフにし、スイッチ４４をオンにすると共に、入出力ピン４２側のスイッチ４３をオンにし、スイッチ４４をオフにする。つまり、入出力ピン４１側を出力側、入出力ピン４２側を入力側とする。

そして、入出力ピン４２側のピンエレクトロニクス１１が電圧論理信号を出力し、スイッチＳＷ１を介して、Ｖ／Ｉ変換器２に入力される。Ｖ／Ｉ変換器２は、電圧論理信号を電流論理信号に変換し、スイッチＳＷ４、入出力ピン４２、スイッチ４３を介して、論理回路４５に出力する。論理回路４５は、入力した信号に基づいて、スイッチ４４、入出力ピン４１、スイッチＳＷ５を介して、Ｉ／Ｖ変換器３に電流論理信号を出力する。Ｉ／Ｖ変換器３は、電流論理信号を、電圧論理信号に変換し、スイッチＳＷ２を介して、ピンエレクトロンクス１１に出力する。ピンエレクトロニクス１１が電圧論理信号と期待値とを比較し、良否の判定を行なう。

このように、ＩＣテスタ１は、電圧論理信号の入出力により試験を行うため、電流論理信号により動作するＤＵＴ４を試験するためには、Ｖ／Ｉ変換器２、Ｉ／Ｖ変換器３が必要となる。そして、電流論理信号は微小かつ高周波であるため、充分な特性を確保するためには、Ｖ／Ｉ変換器２、Ｉ／Ｖ変換器３をＤＵＴ４の直近にあるプローブカードやＤＵＴボード上に設ける必要がある。ここで、プローブカードとは、ウェハ状のＤＵＴ４をプローブにより接続するプリント基板で、ＤＵＴボードとは、パッケージになったＤＵＴ４をソケットにより接続するプリント基板である。

しかし、プローブカードやＤＵＴボードの面積には限りがあり、全ての入出力ピン４１，４２に対して、Ｖ／Ｉ変換器２、Ｉ／Ｖ変換器３を設けるために、基板を２階建て、３階建てにしなければならず、多数のケーブルやコネクタなども介在するため保守性が極めて困難になる。また、Ｉ／Ｖ変換器３は回路規模が大きいので、出力側のスキューのばらつきが大きくなってしまう。その結果、容易に試験を行うことができないという問題点があった。

そこで、本発明の目的は、容易に電流論理信号における試験が行える半導体集積回路及びテストシステムを実現することにある。

このような課題を達成するために、本発明のうち請求項１記載の発明は、
少なくとも電流論理出力を行うピンを複数有する半導体集積回路において、
試験時に、Ｉ／Ｖ変換器と電気的に接続する試験ピンと、
この試験ピンに、前記ピンを切り替えて接続する切替部と、
この切替部を切り替える切替信号が入力される切替ピンと
を設けたことを特徴とするものである。
請求項２記載の発明は、
少なくとも電流論理出力を行うピンを複数有し、このピンを切り替えて、試験ピンに接続する半導体集積回路と、
この半導体集積回路の試験ピンと接続し、電流を電圧に変換するＩ／Ｖ変換器と、
このＩ／Ｖ変換器の出力を入力するＩＣテスタと
を設けたことを特徴とするものである。
請求項３記載の発明は、請求項２記載の発明において、
電圧論理信号を電流論理信号に変換し、半導体集積回路に出力するＶ／Ｉ変換器を設け、ＩＣテスタが前記電圧論理信号を出力することを特徴とするものである。
請求項４記載の発明は、請求項２また３記載の発明において、
半導体集積回路は、液晶駆動ドライバであることを特徴とするものである。

本発明によれば、切替部が、ピンを切り替えて、Ｉ／Ｖ変換器に出力するので、大きな回路規模となるＩ／Ｖ変換器を削減することができ、容易に半導体集積回路の直近に実装することができ、保守性が改善する。また、出力ごとのスキューのばらつきを抑制することができる。すなわち、容易に電流論理信号における試験を行うことができる。

以下本発明を図面を用いて詳細に説明する。図１は本発明の一実施例を示した構成図である。ここで、図２と同一のものは同一符号を付し説明を省略する。

図１において、スイッチＳＷ７，ＳＷ８は、一端がピンエレクトロニクス１１に接続される。Ｉ／Ｖ変換器５は、Ｉ／Ｖ変換器３の代わりに設けられ、一端がスイッチＳＷ７の他端に接続される。スイッチＳＷ９は、一端がＩ／Ｖ変換器５の他端に接続される。スイッチＳＷ１０はスイッチＳＷ８の他端に接続される。試験ピン４６は、ＤＵＴ４に設けられ、試験時に、スイッチＳＷ９，ＳＷ１０の他端に接続される。切替ピン４７は、ＤＵＴ４に設けられ、ピンエレクトロニクス１１と接続する。マルチプレクサ４８は切替部で、試験ピン４６に、切替ピン４７からの切替信号により、入出力ピン４１，４２を切り替えて接続する。

このような装置の動作を以下に説明する。まず、始めに、ＩＣテスタ１は、図示しないピンエレクトロニクスにより制御信号を出力し、スイッチＳＷ３，ＳＷ６をオンにし、その他のスイッチＳＷ１，ＳＷ４をオフにする。そして、ＩＣテスタ１は、図示しないピンエレクトロニクスの制御信号により、スイッチ４３をオンにし、スイッチ４４をオフにして、ピンエレクトロニクス１１の直流測定部により、ＤＵＴ１の直流特性試験を行う。

次に、ＩＣテスタ１は、図示しないピンエレクトロニクスにより、制御信号を出力し、スイッチＳＷ８，ＳＷ１０をオンにし、スイッチＳＷ７，ＳＷ９をオフにする。そして、ＩＣテスタ１は、図示しないピンエレクトロニクスの制御信号により、スイッチ４３をオフにし、スイッチ４４をオンにして、ピンエレクトロニクス１１の切替信号によりマルチプレクサ４８を切り替えて、ピンエレクトロニクス１１の直流測定部により、ＤＵＴ１の直流特性試験を行う。

次に、ＩＣテスタ１は、図示しないピンエレクトロニクスにより制御信号を出力し、入出力ピン４１側のスイッチＳＷ１，ＳＷ４をオンにし、スイッチＳＷ３，ＳＷ６をオフにすると共に、入出力ピン４２側のスイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ６をオフにする。また、ＩＣテスタ１は、図示しないピンエレクトロニクスにより制御信号を出力し、スイッチＳＷ７，ＳＷ９をオンにすると共に、スイッチＳＷ８，ＳＷ１０をオフにする。そして、図示しないＤＵＴ４のピンに、図示しないピンエレクトロニクスからの信号を入力し、入出力ピン４１側のスイッチ４３をオンにし、スイッチ４４をオフにすると共に、入出力ピン４２側のスイッチ４３をオフにし、スイッチ４４をオンにする。つまり、入出力ピン４１側を入力側、入出力ピン４２側を出力側とする。

そして、入出力ピン４１側のピンエレクトロニクス１１が電圧論理信号を出力し、スイッチＳＷ１を介して、Ｖ／Ｉ変換器２に入力される。Ｖ／Ｉ変換器２は、電圧論理信号を電流論理信号に変換し、スイッチＳＷ４、入出力ピン４１、スイッチ４３を介して、論理回路４５に出力する。論理回路４５は、入力した信号に基づいて、電流論理信号を出力する。そして、ピンエレクトロニクス１１が、切替信号を切替ピン４７を介して、マルチプレクサ４８に入力し、マルチプレクサ４８が、入出力ピン４２を順次切り替える。その結果、論理回路４５の出力が、スイッチ４４を介して、マルチプレクサ４８に入力される。マルチプレクサ４８は、試験ピン４６、スイッチＳＷ９を介して、Ｉ／Ｖ変換器５に電流論理信号を出力する。Ｉ／Ｖ変換器５は、電流論理信号を、電圧論理信号に変換し、スイッチＳＷ７を介して、ピンエレクトロンクス１１に出力する。ピンエレクトロニクス１１が電圧論理信号と期待値とを比較し、良否の判定を行なう。

次に、ＩＣテスタ１は、入出力ピン４１側のスイッチＳＷ１，ＳＷ３，ＳＷ４，ＳＷ６をオフにすると共に、入出力ピン４２側のスイッチＳＷ１，ＳＷ４をオンにし、スイッチＳＷ３，ＳＷ６をオフにする。そして、図示しないＤＵＴ４のピンに、図示しないピンエレクトロニクスからの信号を入力し、入出力ピン４１側のスイッチ４３をオフにし、スイッチ４４をオンにすると共に、入出力ピン４２側のスイッチ４３をオンにし、スイッチ４４をオフにする。つまり、入出力ピン４１側を出力側、入出力ピン４２側を入力側とする。

そして、入出力ピン４２側のピンエレクトロニクス１１が電圧論理信号を出力し、スイッチＳＷ１を介して、Ｖ／Ｉ変換器２に入力される。Ｖ／Ｉ変換器２は、電圧論理信号を電流論理信号に変換し、スイッチＳＷ４、入出力ピン４２、スイッチ４３を介して、論理回路４５に出力する。論理回路４５は、入力した信号に基づいて、電流論理信号を出力する。そして、ピンエレクトロニクス１１が、切替信号を切替ピン４７を介して、マルチプレクサ４８に入力し、マルチプレクサ４８が、入出力ピン４１を順次切り替える。その結果、論理回路４５の出力が、スイッチ４４を介して、マルチプレクサ４８に入力される。マルチプレクサ４８は、試験ピン４６、スイッチＳＷ９を介して、Ｉ／Ｖ変換器５に電流論理信号を出力する。Ｉ／Ｖ変換器５は、電流論理信号を、電圧論理信号に変換し、スイッチＳＷ７を介して、ピンエレクトロンクス１１に出力する。ピンエレクトロニクス１１が電圧論理信号と期待値とを比較し、良否の判定を行なう。

このように、マルチプレクサ４８が、出力側の入出力ピンを切り替えて、Ｉ／Ｖ変換器５に出力するので、大きな回路規模となるＩ／Ｖ変換器を削減することができ、容易にＤＵＴ４の直近に実装することができ、保守性が改善する。また、出力ごとのスキューのばらつきを抑制することができる。すなわち、容易に電流論理信号における試験を行うことができる。

なお、本発明はこれに限定されるものではなく、１つのＩ／Ｖ変換器５により試験する構成を示したが、２つのＩ／Ｖ変換器５により試験を行う構成でもよい。この場合、ＤＵＴ４内部にマルチプレクサ４８がもう１つ必要となる。

また、ＤＵＴ１が液晶駆動ドライバの場合を示したが、電流論理信号により動作する論理回路の試験の場合に適用することができる。

また、入出力を行う入出力ピンの場合を示したが、入力ピン、出力ピンと別々の構成でもよい。そして、出力ピンの１つを試験ピンとする構成にしてもよい。

また、スイッチＳＷ８，ＳＷ１０を設け、出力側の直流特性試験のパスを設ける構成を示したが、スイッチＳＷ３，ＳＷ６のパスにより、出力側の直流特性試験を行い、スイッチＳＷ８，ＳＷ１０を設けない構成でもよい。

本発明の一実施例を示した構成図である。 従来のテストシステムの構成を示した図である。

符号の説明

１ ＩＣテスタ
２ Ｖ／Ｉ変換器
４ 半導体集積回路
４１，４２ 入出力ピン
４６ 試験ピン
４７ 切替ピン
４８ マルチプレクサ
５ Ｉ／Ｖ変換器

Claims (4)

1. 少なくとも電流論理出力を行うピンを複数有する半導体集積回路において、
   試験時に、Ｉ／Ｖ変換器と電気的に接続する試験ピンと、
   この試験ピンに、前記ピンを切り替えて接続する切替部と、
   この切替部を切り替える切替信号が入力される切替ピンと
   を設けたことを特徴とする半導体集積回路。
2. 少なくとも電流論理出力を行うピンを複数有し、このピンを切り替えて、試験ピンに接続する半導体集積回路と、
   この半導体集積回路の試験ピンと接続し、電流を電圧に変換するＩ／Ｖ変換器と、
   このＩ／Ｖ変換器の出力を入力するＩＣテスタと
   を設けたことを特徴とするテストシステム。
3. 電圧論理信号を電流論理信号に変換し、半導体集積回路に出力するＶ／Ｉ変換器を設け、ＩＣテスタが前記電圧論理信号を出力することを特徴とする請求項２記載のテストシステム。
4. 半導体集積回路は、液晶駆動ドライバであることを特徴とする請求項２また３記載のテストシステム。
   

Images