CN1693917A - 半导体集成电路以及测试系统 - Google Patents
半导体集成电路以及测试系统 Download PDFInfo
- Publication number
- CN1693917A CN1693917A CNA2005100665932A CN200510066593A CN1693917A CN 1693917 A CN1693917 A CN 1693917A CN A2005100665932 A CNA2005100665932 A CN A2005100665932A CN 200510066593 A CN200510066593 A CN 200510066593A CN 1693917 A CN1693917 A CN 1693917A
- Authority
- CN
- China
- Prior art keywords
- signal
- pin
- switch
- test
- transducer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G31/00—Soilless cultivation, e.g. hydroponics
- A01G31/02—Special apparatus therefor
- A01G31/04—Hydroponic culture on conveyors
Abstract
本发明的目的在于实现容易地进行利用电流逻辑信号的测试的半导体集成电路以及测试系统。本发明对具有输出电流逻辑信号的多个信号管脚的半导体集成电路以及测试系统进行了改进。半导体集成电路具有:输出电流逻辑信号的多个信号管脚;在测试时与I/V变换器电气连接的测试管脚;从多个信号管脚中选择一个信号管脚,再将上述一个信号管脚连接在测试管脚上的选择部;以及输入用于控制选择部的选择信号的选择管脚。并且,测试系统具有:上述半导体集成电路;在测试时被连接在半导体集成电路的测试管脚上、将从测试管脚输出的电流逻辑信号变换成电压逻辑信号的I/V变换器;以及被输入从I/V变换器输出的电压逻辑信号的IC测试器。
Description
技术领域
本发明涉及容易地进行利用电流逻辑信号的测试的半导体集成电路以及测试系统。
背景技术
例如象下述专利文献1所述的那样,IC测试器将测试信号传递给半导体集成电路,再根据半导体集成电路的输出进行好坏的判定。并且,因为半导体集成电路的逻辑电路一般是电压输入和电压输出,所以IC测试器也利用由电压赋值的信号进行测试。但是,近年来,伴随半导体集成电路的高速化,为了防止噪声的影响,而在逻辑信号中使用电流信号。参照图2说明进行这样测试的情况。
[专利文献1]日本特开2002-292500号公报
如图2所示,在IC测试器1上设置多个管脚电子设备(pin-electronics)11,在各管脚电子设备11上,设置激励器、比较器、直流测定部等,开关SW1~SW3的一端被连接在IC测试器1的管脚电子设备11上。V/I变换器2的输入端子被连接在开关SW1的另一端上。I/V变换器3的输出端子被连接在开关SW2的另一端。开关SW4的一端被连接在V/I变换器2的输出端子上。开关SW5的一端被连接在I/V变换器3的输入端子上。开关SW3的另一端被连接在开关SW6的一端上。
半导体集成电路(以下称“DUT”)4,例如是被串联的液晶驱动的激励器。DUT4具有多个信号管脚41、42、多个开关43、44以及逻辑电路45,输出多级电压。开关SW4~SW6的另一端被连接在信号管脚41、42上。信号管脚41是输入侧的情况下,信号管脚42就变成输出侧,信号管脚41是输出侧的情况下,信号管脚42就变成输入侧。信号管脚41、42被连接在开关43、44的一端上。开关43、44的另一端被连接在逻辑电路45上。逻辑电路45根据由电流赋值的逻辑信号进行动作,在被串联的液晶驱动激励器的情况下,显示数据被输入,在被串联的液晶驱动激励器上除了激励器本身的数据,还输出显示数据。
下面说明上述测试系统的动作。首先,IC测试器1从图中未表示的管脚电子设备输出控制信号,将开关SW3、SW6导通,将其他的开关SW1、SW2、SW4、SW5断开。并且,IC测试器1从图中未表示的管脚电子设备输出控制信号,将开关43或者开关44的任一个导通,在这种状态下,设置在管脚电子设备11上的图中未表示的直流测定部进行DUT4的直流特性测试。
然后,IC测试器1从图中未表示的管脚电子设备输出控制信号,将信号管脚41一侧的开关SW1、SW4导通,将其他的开关SW2、SW3、SW5、SW6断开,同时将信号管脚42一侧的开关SW2、SW5导通,将其他的开关SW1、SW3、SW4、SW6断开。并且,IC测试器1从图中未表示的管脚电子设备向图中未表示的DUT4的管脚上输入控制信号,将信号管脚41一侧的开关43导通,将开关44断开,同时将信号管脚42一侧的开关43断开,将开关44导通。即,IC测试器1将信号管脚41一侧设定为输入侧,将信号管脚42一侧设定为输出侧。
并且,IC测试器1从信号管脚41一侧的管脚电子设备11输出由电压赋值的电压逻辑信号。该电压逻辑信号经由开关SW1被输入到V/I变换器2。V/I变换器2将电压逻辑信号变换成由电流赋值的电流逻辑信号,然后经由开关SW4、信号管脚41以及开关43,将该电流逻辑信号向逻辑电路45输出。逻辑电路45根据被输入的信号,经由开关44、信号管脚42、开关SW5,将电流逻辑信号输出到I/V变换器3。I/V变换器3将电流逻辑信号变换成电压逻辑信号,经由开关SW2将该电压逻辑信号输出到管脚电子设备11。IC测试器1将被输入的电压逻辑信号与期望值相比较,进行好坏的判定。
然后,IC测试器1从图中未表示的管脚电子设备输出控制信号,将信号管脚41一侧的开关SW2、SW5导通,将其他的开关SW1、SW3、SW4、SW6断开,同时将信号管脚42一侧的开关SW1、SW4导通,将其他开关SW2、SW3、SW5、SW6断开。并且,IC测试器1从图中未表示的管脚电子设备对图中未表示的DUT4的管脚输入控制信号,将信号管脚41一侧的开关43断开,将开关44导通,同时将信号管脚42一侧的开关43导通,将开关44断开。即,IC测试器1将信号管脚41一侧设定为输出侧,将信号管脚42一侧设定为输入侧。
并且,IC测试器1从信号管脚42一侧的管脚电子设备11输出电压逻辑信号。该电压逻辑信号经由开关SW1被输入到V/I变换器2,V/I变换器2将电压逻辑信号变换成电流逻辑信号,经由开关SW4、信号管脚42、开关43,将该电流逻辑信号输出到逻辑电路45。逻辑电路45根据被输入的信号,经由开关44、信号管脚41、开关SW5,将电流逻辑信号输出到I/V变换器3。I/V变换器3将电流逻辑信号变换成电压逻辑信号,经由开关SW2,将该电压逻辑信号输出到管脚电子设备11。IC测试器1将被输入的电压逻辑信号与期望值相比较,进行好坏的判定。
这样,IC测试器1为了利用电压逻辑信号的输入输出进行测试,又为了测试利用电流逻辑信号进行动作的DTU4,就需要V/I变换器2以及I/V变换器3。但是,因为电流逻辑信号其电平微小并且是高频率,所以为了确保充分的特性,就必须将V/I变换器2以及I/V变换器3设置在DUT4近旁的探针板和DUT板上。在这里,所谓探针板是利用探针连接晶片状的DUT4的印刷电路基板,所谓DUT板是利用插槽连接封装的DUT4的印刷电路基板。
但是,探针板和DUT板的面积有限。为了对于全部的信号管脚41、42设置V/I变换器2以及I/V变换器3,必须将搭载这些变换器的基板做成两层、三层,并且,因为夹着大量的电缆和连接器,所以维护变得极其困难。并且,因为I/V变换器3的电路规模较大,输出侧的时滞偏差就加大。因此,不能容易进行利用电流逻辑信号的测试。
发明内容
本发明的目的在于,提供能容易地进行利用电流逻辑信号的测试的半导体集成电路以及测试系统。
本发明提供一种半导体集成电路,该半导体集成电路具有:输出电流逻辑信号的多个信号管脚;在测试时,与I/V变换器电气连接的测试管脚;从上述多个信号管脚中选择一个信号管脚再将这一个信号管脚连接在上述测试管脚上的选择部;以及被输入用于控制上述选择部的选择信号的选择管脚。
并且本发明提供一种测试系统,该测试系统具有:半导体集成电路,其具有输出电流逻辑信号的多个信号管脚,从上述多个信号管脚中选择一个信号管脚,再将上述一个信号管脚连接在测试管脚上;I/V变换器,其在测试时被连接在上述半导体集成电路的上述测试管脚上,将从上述测试管脚输出的电流逻辑信号变换成电压逻辑信号;以及IC测试器,其被输入从上述I/V变换器所输出的电压逻辑信号。
该测试系统具有V/I变换器,其将从上述IC测试器输出的电压逻辑信号变换成电流逻辑信号,再将该电流逻辑信号输出给上述半导体集成电路。
并且,在该测试系统中,半导体集成电路是液晶驱动的激励器。
(发明的效果)
根据上述半导体集成电路以及上述测试系统,因为从被连接在选择部所选择的信号管脚上的测试管脚,向I/V变换器输出电流逻辑信号,所以,与现有的设备相比可以减少大的电路规模的I/V变换器的数量。从而,可以将I/V变换器安装在半导体集成电路的近旁,维护性能得到改善。并且可以抑制输出侧的时滞偏差。其结果,可以容易地进行利用电流逻辑信号的测试。
附图说明
图1所示为本发明一实施例的测试系统的构成图。
图2所示为现有的测试系统的构成图。
具体实施方式
利用附图详细说明本发明。图1所示为本发明的一个实施例的测试系统的构成图。在图1中,与图2所示的构成要素相同的部分使用同一符号并省略其说明。
如图1所示,本实施例的IC测试器10具有多个管脚电子设备11a、11b、11c、11d。在各管脚电子设备上设有激励器、比较器、直流测定部等。开关SW1、SW3的一端被连接在IC测试器10的管脚电子设备11a、11b上,V/I变换器2的输入端子被连接在开关SW1的另一端。开关SW4的一端被连接在V/I变换器2的输出端子上。开关SW3的另一端被连接在开关SW6的一端上。管脚电子设备11c被连接在开关SW7、SW8的一端上。I/V变换器5取代如图2所示的I/V变换器3而设置。I/V变换器5的输出端子被连接在开关SW7的另一端,I/V变换器5的输入端子被连接在开关SW9的一端。开关SW10的一端被连接在开关SW8的另一端。本实施例的半导体集成电路(以下称“DUT”)40具有信号管脚41、42、测试管脚46、选择管脚47、多路复用器48以及逻辑电路45。在测试时,测试管脚46被连接在开关SW9、SW10的各自的另一端。选择管脚47被连接在管脚电子设备11d上,多路复用器48是选择部,对应从选择管脚47输入的选择信号,从信号管脚41、42中选择一个信号管脚,将该选择的信号管脚连接在测试管脚46上。
下面说明图1所示的测试系统的动作。首先,IC测试器10从图中未表示的管脚电子设备输出控制信号,将开关SW3、SW6导通,将其他开关SW1、SW4断开。并且IC测试器10从图中未表示的管脚电子设备输出控制信号,将开关43导通,将开关44断开。在这种状态下,被设在管脚电子设备11a、11b上的图中未表示的直流测定部进行DUT40的直流特性测试。
接着,IC测试器10从图中未表示的管脚电子设备输出控制信号,将开关SW8、SW10导通,将开关SW7、SW9断开。并且IC测试器10从图中未表示的管脚电子设备输出控制信号,将开关43断开,将开关44导通。并且IC测试器10从管脚电子设备11d输出选择信号,该选择信号经由选择管脚47被输出到多路复用器48。多路复用器48从信号管脚41、42中依次选择一个信号管脚,将该信号管脚连接在测试管脚46上,然后设在管脚电子设备11c上的图中未表示的直流测定部就进行DUT40的直流特性的测试。
然后,IC测试器10从图中未表示的管脚电子设备输出控制信号,将信号管脚41一侧的开关SW1、SW4导通,将开关SW3、SW6断开、同时将信号管脚42一侧的开关SW1、SW3、SW4、SW6断开。并且,IC测试器10从图中未表示的管脚电子设备输出控制信号,将开关SW7、SW9导通,同时将开关SW8、SW10断开。并且,IC测试器10从图中未表示的管脚电子设备向图中未表示的DUT40的管脚输入控制信号,将信号管脚41一侧的开关43导通,将开关44断开,同时将信号管脚42一侧的开关43断开,将开关44导通。即,IC测试器10将信号管脚41一侧设定为输入侧,将信号管脚42一侧设定为输出侧。
并且,IC测试器10从信号管脚41一侧的管脚电子设备11a输出电压逻辑信号。该电压逻辑信号经由开关SW1,被输入到V/I变换器2。V/I变换器2将电压逻辑信号变换成电流逻辑信号,经由开关SW4、信号管脚41、开关43,将该电流逻辑信号输出到逻辑电路45。逻辑电路45根据被输入的信号,将电流逻辑信号输出。并且,IC测试器10从管脚电子设备11d输出选择信号,该选择信号经由选择管脚47被输入到多路复用器48。该选择信号一被输入,多路复用器48就从信号管脚42中依次选择一个信号管脚,将该信号管脚连接在测试管脚46上,其结果,从逻辑电路45输出的电流逻辑信号,经由开关44、多路复用器48、测试管脚46、开关SW9,被输入到I/V变换器5中。I/V变换器5将被输入的电流逻辑信号变换成电压逻辑信号,经由开关SW7将该电压逻辑信号输出到管脚电子设备11c中。IC测试器10将被输入到管脚电子设备11c的电压逻辑信号与期望值进行比较,进行好坏的判定。
接着,IC测试器10从图中未表示的管脚电子设备输出控制信号,将信号管脚41一侧的开关SW1、SW3、SW4、SW6断开,同时将信号管脚42一侧的开关SW1、SW4导通,将开关SW3、SW6断开。并且,IC测试器10从图中未表示的管脚电子设备将控制信号输入到图中未表示的DUT40的管脚上,将信号管脚41一侧的开关43断开,将开关44导通,同时将信号管脚42一侧的开关43导通,将开关44断开。即,IC测试器10将信号管脚41一侧设定为输出侧,将信号管脚42一侧设定为输入侧。
并且,IC测试器10从信号管脚42一侧的管脚电子设备11b输出电压逻辑信号。该电压逻辑信号经由开关SW1被输入到V/I变换器2中。V/I变换器2将电压逻辑信号变换成电流逻辑信号,经由开关SW4、信号管脚42、开关43,将该电流逻辑信号输出到逻辑电路45。逻辑电路45根据被输入的信号,输出电流逻辑信号。并且,IC测试器10从管脚电子设备11d输出选择信号,该选择信号经由选择管脚47被输入到多路复用器48中。该选择信号一被输入,多路复用器48就从信号管脚41中依次选择一个信号管脚,将该信号管脚连接到测试管脚46上,其结果,从逻辑电路45被输出的电流逻辑信号,经由开关44、多路复用器48、测试管脚46、开关SW9,被输入到I/V变换器5中。I/V变换器5将被输入的电流逻辑信号变换成电压逻辑信号,经由开关SW7将该电压逻辑信号输出到管脚电子设备11c中。IC测试器10将被输入到管脚电子设备11c的电压逻辑信号与期望值相比较,进行好坏的判定。
这样,在本实施例中,多路复用器48从输出侧的信号管脚41、42中依次选择一个信号管脚,将从逻辑电路45被输出的电流逻辑信号输入到I/V变换器5中,因此与现有的设备比较,可以减少大的电路规模的I/V变换器的数量。从而,可以将I/V变换器2、5安装到DUT40的附近,所以可以改善维护性能。并且,可以抑制输出侧的时滞偏差。其结果,可以容易地进行利用电流逻辑信号的测试。
另外,本发明不仅限于上述实施例。在上述实施例中,设置了一个I/V变换器5,但也可以设置2个以上的I/V变换器5。但是,这时,DUT40必须有2个以上的多路复用器48。
并且,上述实施例表示了DUT40是液晶驱动激励器的情况,但也可以适用于利用电流逻辑信号进行动作的逻辑电路的测试的情况。
并且,上述实施例表示了进行输入输出的信号管脚41、42的情况,输入管脚和输出管脚也可以分别构成,并且在多个输出管脚内,可以将一个输出管脚作为测试管脚进行使用。
并且,设置了开关SW8、SW10,设置了输出侧的直流特性测试的路径,但也可以利用开关SW3、SW6的路径进行输出侧的直流特性测试,而不设置开关SW8、SW10。
Claims (4)
1、一种半导体集成电路,其特征在于,具有:
输出电流逻辑信号的多个信号管脚;
在测试时与I/V变换器电气连接的测试管脚;
从上述多个信号管脚中选择一个信号管脚,再将上述一个信号管脚与上述测试管脚连接的选择部;
以及被输入用于控制上述选择部的选择信号的选择管脚。
2、一种测试系统,其特征在于,具有:
半导体集成电路,其具有输出电流逻辑信号的多个信号管脚,从上述多个信号管脚中选择一个信号管脚,再将上述一个信号管脚与测试管脚连接;
I/V变换器,其在测试时,被连接在上述半导体集成电路的上述测试管脚上,将从上述测试管脚输出的电流逻辑信号变换成电压逻辑信号;以及
IC测试器,其被输入从上述I/V变换器输出的电压逻辑信号。
3、根据权利要求2所述的测试系统,其特征在于,具有V/I变换器,其将从上述IC测试器输出的电压逻辑信号变换成电流逻辑信号,再将该电流逻辑信号输出到上述半导体集成电路中。
4、根据权利要求3所述的测试系统,其特征在于,上述半导体集成电路是液晶驱动激励器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004137101 | 2004-05-06 | ||
JP2004137101A JP4228305B2 (ja) | 2004-05-06 | 2004-05-06 | テストシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1693917A true CN1693917A (zh) | 2005-11-09 |
Family
ID=35352972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2005100665932A Pending CN1693917A (zh) | 2004-05-06 | 2005-04-28 | 半导体集成电路以及测试系统 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP4228305B2 (zh) |
KR (1) | KR100712090B1 (zh) |
CN (1) | CN1693917A (zh) |
TW (1) | TWI279572B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102967821A (zh) * | 2012-12-14 | 2013-03-13 | 上海华岭集成电路技术股份有限公司 | 使用测试机数字通道作为芯片电源的系统及方法 |
CN104090226A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
CN110118921A (zh) * | 2018-02-07 | 2019-08-13 | 龙芯中科技术有限公司 | 集成电路输入端测试装置及集成电路 |
CN111596201A (zh) * | 2020-05-25 | 2020-08-28 | 上海岱矽集成电路有限公司 | 一种用数字通道供电的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103970117B (zh) * | 2013-01-30 | 2016-09-21 | 上海东软载波微电子有限公司 | Mcu芯片检测方法和电路 |
WO2023234267A1 (ja) * | 2022-05-30 | 2023-12-07 | ローム株式会社 | マルチプレクサ回路、電源管理回路、電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3397487B2 (ja) * | 1995-01-20 | 2003-04-14 | 株式会社日立製作所 | マルチファンクションlsi装置 |
US6314550B1 (en) * | 1997-06-10 | 2001-11-06 | Altera Corporation | Cascaded programming with multiple-purpose pins |
-
2004
- 2004-05-06 JP JP2004137101A patent/JP4228305B2/ja not_active Expired - Fee Related
-
2005
- 2005-02-22 TW TW094105181A patent/TWI279572B/zh not_active IP Right Cessation
- 2005-02-22 KR KR1020050014344A patent/KR100712090B1/ko not_active IP Right Cessation
- 2005-04-28 CN CNA2005100665932A patent/CN1693917A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102967821A (zh) * | 2012-12-14 | 2013-03-13 | 上海华岭集成电路技术股份有限公司 | 使用测试机数字通道作为芯片电源的系统及方法 |
CN104090226A (zh) * | 2014-07-09 | 2014-10-08 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
CN104090226B (zh) * | 2014-07-09 | 2017-01-18 | 四川和芯微电子股份有限公司 | 测试芯片管脚连通性的电路 |
CN110118921A (zh) * | 2018-02-07 | 2019-08-13 | 龙芯中科技术有限公司 | 集成电路输入端测试装置及集成电路 |
CN110118921B (zh) * | 2018-02-07 | 2021-08-03 | 龙芯中科技术股份有限公司 | 集成电路输入端测试装置及集成电路 |
CN111596201A (zh) * | 2020-05-25 | 2020-08-28 | 上海岱矽集成电路有限公司 | 一种用数字通道供电的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4228305B2 (ja) | 2009-02-25 |
KR20060043048A (ko) | 2006-05-15 |
KR100712090B1 (ko) | 2007-05-02 |
JP2005321204A (ja) | 2005-11-17 |
TWI279572B (en) | 2007-04-21 |
TW200537117A (en) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1693917A (zh) | 半导体集成电路以及测试系统 | |
US5323107A (en) | Active probe card | |
JP3611603B2 (ja) | 回路基板試験方法 | |
CN1186643C (zh) | 测试集成电路晶片和晶片测试器间信号通路的方法和设备 | |
EP1722247B1 (en) | Method for compensating the test signal degradation due to DUT fault | |
US8446164B2 (en) | Semiconductor device test system having high fidelity tester access fixture (HIFIX) board | |
US20160293506A1 (en) | SCAN TESTABLE THROUGH SILICON VIAs | |
JP5845256B2 (ja) | デバイス貫通バイアのための試験技法 | |
US7281181B2 (en) | Systems, methods and computer programs for calibrating an automated circuit test system | |
CN1452231A (zh) | 半导体测试用测试板 | |
JPH05256911A (ja) | 集積回路の入力および出力の電気パラメータの試験方法 | |
CN110045223A (zh) | 一种显示面板及其测试方法、显示装置 | |
EP1849018A2 (en) | Pin electronics with high voltage functionality | |
CN1141593C (zh) | 集成电路测试方法和采用该测试方法的集成电路测试装置 | |
US7208968B2 (en) | Test system for testing integrated chips and an adapter element for a test system | |
US20090091342A1 (en) | Node Extender for In-Circuit Test Systems | |
CN109597251A (zh) | Lcd绑定引脚结构、玻璃基板以及模组结构 | |
KR100583620B1 (ko) | Pxi 기반의 믹스드 신호용 반도체 소자의 테스트 장치 | |
US20070018636A1 (en) | Method and program for controlling an apparatus for measurement of characteristics of a semiconductor device under test | |
JPH10150082A (ja) | 半導体試験装置 | |
US20100123472A1 (en) | Probe card and test method using the same | |
US20050229064A1 (en) | Methods and systems for digital testing on automatic test equipment (ATE) | |
US6911815B2 (en) | Semiconductor test system and method of operating the same | |
CN1280949C (zh) | 板对板连接器及其测试方法 | |
CN1409384A (zh) | 内存的区段同步化测试方法与电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |