CN1452231A - 半导体测试用测试板 - Google Patents

半导体测试用测试板 Download PDF

Info

Publication number
CN1452231A
CN1452231A CN02159382A CN02159382A CN1452231A CN 1452231 A CN1452231 A CN 1452231A CN 02159382 A CN02159382 A CN 02159382A CN 02159382 A CN02159382 A CN 02159382A CN 1452231 A CN1452231 A CN 1452231A
Authority
CN
China
Prior art keywords
mentioned
test
circuit board
board
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN02159382A
Other languages
English (en)
Inventor
伊藤大介
中川博
伊东胜利
筱永直之
仙波伸二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN1452231A publication Critical patent/CN1452231A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0416—Connectors, terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明的课题是，在提高DUT与测试仪的连接可靠性和电学特性的同时，简化测试工序并提高测量效率。这是连接多个DUT(被测试半导体器件)20与半导体测试装置的测试头5并从测试头5向多个DUT20传送测试信号的半导体测试用测试板，备有与测试头5连接的母板4、与多个DUT20的每一个连接的多层布线基板2以及配置在母板4与多层布线基板2之间的扰频基板3，在母板4与扰频基板3之间以及在多层布线基板2与扰频基板3之间分别通过阴模连接器6、10和阳模连接器9连接。

Description

半导体测试用测试板
[发明的详细说明]
[发明所属的技术领域]
本发明涉及半导体器件测试时将半导体测试装置与半导体器件连接起来的半导体测试用测试板。
[现有的技术]
现有的多层布线基板测试工夹具的结构示于图9。在多层布线基板测试工夹具中，来自测试仪(半导体测试装置)的测试头105的带弹簧插脚的输出信号经多层布线基板(母板)104、中继多层布线基板(I/F基板)103、接触插座102中继，被输入到DUT(Device Under Test，测试中的器件)120。中继多层布线基板103、接触插座102对应于DUT120的封装形状、DUT120的插脚位置，分别用电缆布线连接。然后，来自测试头105的测试信号被送入线盘101上的DUT120，进行规定的测试。
[发明要解决的课题]
然而，测试仪的能力限制了可同时测试的DUT120的数目，并且，该数目也随DUT120的种类而变化。因此，根据DUT120的封装形状、DUT120的插脚位置、DUT120的传送形态等参数，多层布线基板测试工夹具的规格是多种多样的。
为了使与这样多种多样的测试相对应，如图9所示，在现有的多层布线基板测试工夹具中，在其结构上，在多层布线基板104与中继多层布线基板(I/F基板)103的连接方面，使用同轴电缆106的布线是不可或缺的。而且，采用同轴电缆106的布线随DUT120的规格而改变。在这种情况下，对1个DUT120(IC)需要数十条同轴电缆106，例如在同时测试30个DUT120时，采用同轴电缆106的布线变得非常复杂，布线连接工艺也非常繁杂，与此同时，还产生了布线的可靠性、电学特性恶化的问题。
另外，在现有的测试方法中，在线盘101上有必要装载作为DUT120的单个IC，由此产生了测试工序变得繁杂的问题。此外，如果测试结束，就有必要进行将IC从线盘101上转移到另外的盘内的操作。
本发明就是为了解决上述问题而完成的，其目的在于提高DUT与测试仪的连接可靠性、改善电学特性，同时简化测试工序，提高测试效率。
[解决课题用的方法]
本发明的半导体测试用测试板是连接多个被测试半导体器件与半导体测试装置，从上述半导体测试装置向上述多个被测试半导体器件传送测试信号的半导体测试用测试板，包括：配置在上述半导体测试装置上的、与上述半导体测试装置连接的第1布线基板；经接触部与上述多个被测试半导体器件的每一个连接的第2布线基板；以及配置在上述第1布线基板与上述第2布线基板之间的第3布线基板，在上述第1布线基板与上述第3布线基板之间，以及在上述第2布线基板与上述第3布线基板之间分别用连接器连接。
另外，上述多个被测试半导体器件被装载于引线框架上，与该引线框架上的多个被测试半导体器件连接。
另外，多个上述引线框架在长边方向连接，使之与上述引线框架的传送同步地传送上述测试信号。
另外，上述第3布线基板备有与上述引线框架上的上述多个被测试半导体器件的不同排列图形对应的多个电路。
另外，上述连接器被构成为上述第3布线基板能够相对于上述第1和第2布线基板滑动，同时备有其连接状态与上述第3布线基板的滑动位置对应地切换的多个布线图形，通过切换上述多个布线图形的连接状态来进行上述多个电路的切换。
[附图的简单说明]
图1是表示本发明实施例1的多层布线基板测试工夹具(半导体测试用测试板)的结构的概略剖面图。
图2是表示测试仪的最大同时测定数目与引线框架上的IC数目不匹配的状态的平面图。
图3是表示连接了引线框架的状态的平面图。
图4是表示与测试仪的最大同时测定数目一致地设定的引线框架上的IC的分割位置的平面图。
图5是表示在图4中分割了的32个IC的排列图形的每一图形的原理图。
图6是表示阴模连接器的原理图。
图7是表示阳模连接器的原理图。
图8是表示连接了阴模连接器与阳模连接器的状态的原理图。
图9是表示现有的多层布线基板测试工夹具的结构的原理图。
[发明的实施例]
实施例1.
图1是表示本发明实施例1的多层布线基板测试工夹具(半导体测试用测试板)的结构的概略剖面图。该多层布线基板测试工夹具被配置在测试仪(半导体测试装置)的测试头5上，对测试头的测试仪插脚与DUT20进行电连接。
如图1所示，该测试工夹具被配置在测试头5的上部，具有安装了阴模连接器的多层布线基板4(母板4)、在表面和背面这两面安装了阳模连接器9的多层布线基板3(扰频基板3)以及作为在DUT20与扰频基板3之间的中继基板的多层布线基板2，这些多层布线基板被堆叠配置在一起。多层布线基板2由下部I/F基板和上部框架接触部构成，在I/F基板的下表面安装有阴模连接器8。
在实施例1中，进行测试的DUT20是处于引线框架1上被装载了的状态的各IC(半导体芯片)。通过在将引线框架1切断成各个IC之前进行测试，在将引线框架1上的IC进行树脂密封后，可进行后续测试工序并可简化制造工序。
作为DUT20的各IC在被装载于引线框架1的状态下被配置于盒6内。在盒6内设置用于传送引线框架1的框架传送托盘7。
多层布线基板2的框架接触部在盒6中与引线框架1上的DUT20电连接，由此进行在规定的温度下的测试。扰频基板3根据DUT20的规格被专门设计并制造。
在该多层布线基板测试工夹具中，用阴模连接器10、阳模连接器9将母板4与扰频基板3连接起来。另外，用阳模连接器9、阴模连接器8将扰频基板3与多层布线基板2连接起来。在实施例1中，作为阴模连接器8、10、阳模连接器9例如可使用零接插力连接器(ZIF连接器)。利用该结构，可将各多层布线基板间的连接作成无布线结构，在从测试头5的测试仪插脚到DUT20的信号线的电连接中，无需同轴电缆等布线材料。因此，与使用了现有的同轴电缆的布线相比，可将组装时的布线连接出错减至最小。另外，还可抑制因布线部的老化引起的布线劣化，维持高可靠性。
如以上的说明那样，按照实施例1，由于用阴模连接器8和阳模连接器9将多层布线基板2与扰频基板3连接起来，用阴模连接器10和阳模连接器9将多层布线基板4与扰频基板3连接起来，故可将各多层布线基板间的连接作成无布线结构，在从测试头5到DUT20的电连接方面，可无需同轴电缆等布线材料。因此，可将组装时的布线连接出错减至最少，无须繁杂的布线连接工艺。另外，由于可抑制因布线部的老化引起的布线劣化，故可维持高可靠性。
实施例2.
下面，根据附图说明本发明的实施例2。实施例2是在实施例1的多层布线基板测试工夹具中使从测试仪的能力确定的最大同时测定数目的DUT20的测试成为可能的实施例。
图2表示在不分离引线框架1上的IC而进行测试的情况下测试仪的最大同时测定数目与1个引线框架1上的IC数目不匹配的情况。此处，引线框架1装载的IC数目为3行×10列＝30个。
另一方面，从测试仪的能力确定的最大同时测定数目虽然也与IC的规格有关，但通常是4个、8个、16个、32个等的值。从而，如图2所示，按原来的测试仪的能力，尽管还可以多测定2个IC，但在测定1个引线框架1的情况下所测定的IC数目为30个，不能按测试仪能力的最大同时测定数目进行测试。
特别是，在引线框架1上能配置的IC数目由于受IC的规格、半导体制造装置、测试装置的规格的制约，故必然要由这些重要因素决定。因此，要使测试仪的最大同时测定数目与引线框架1上的IC数目不多不少正好合适是很困难的。
在实施例2中，连接多个引线框架1并使之在长边方向延伸，在每1次测试中都要在盒6内传送引线框架1，从引线框架1的端部起对测试仪的最大同时测定数目的IC进行测试。
图3是表示连接了引线框架1的状态的平面图。这样，使多个引线框架1彼此相邻，用盒6的框架传送托盘7依次传送，对测试仪的最大同时测定数目的IC进行测试。
此处，举测试仪的最大同时测定数目为32个的情形为例进行说明。如图3所示，即使在将引线框架1连接起来的情况下，如果对每10列IC进行测试，也只能测试30个IC。因此，对于测试仪的最大同时测定数目32个还不足2个，同时测定效率低下。因此，在实施例2中应改变所连接的引线框架1在每1次测试中IC的分割位置，使之符合测试仪的最大同时测定数目。
图4是表示与测试仪的最大同时测定数目一致地设定的引线框架1上的IC的分割位置的平面图。在图4中，边界线14a、14b、14c示出了将所排列的引线框架1分割成测试仪的每个最大同时测定数目后的边界。这样，并排连接多个引线框架1，按测试仪的最大同时测定数目即每32个进行分割，就可以在1次测试中测试最大同时测定数目的IC。
图5是表示按图4的边界线14a、14b、14c分割了的32个IC的排列图形的原理图。对于引线框架1在长边方向配置3行IC的情况下，按边界线14 a、14b、14c分割了的32个IC的排列图形为例如图5所示的排列图形(A)11、排列图形(B)12、排列图形(C)13三种。
从而，一边对照3种排列图形切换来自测试仪的测试信号，一边传送引线框架1，通过重复测试排列图形(A)11、排列图形(B)12、排列图形(C)13的IC，测试每32个IC就成为可能。
扰频基板3具有排列图形的切换功能。扰频基板3包含排列图形(A)11、排列图形(B)12、排列图形(C)13的全部布线规格(电路)，在每1次测试中切换与各自的排列图形对应的布线规格，将来自测试仪的测试信号送往多层布线基板2。
据此，以与3种排列图形对应的方式，在每1次测试中可切换排列图形和来自测试仪插脚的布线，按测试仪的最大同时测定数目32个进行测试就成为可能。从而，可使IC的同时测定数目增加，并可使测量效率提高。
在采用如图9所示的用同轴电缆连接的现有的多层布线基板测试工夹具切换同样的排列图形时，由于对3种排列图形的每1种有不同的同轴电缆布线，故必须制造与各布线图形对应的全部测试工夹具。在实施例2中，由于扰频基板3具有排列图形的切换功能，测试工夹具只要1个即可，可将测试成本压低到最小限度，还可容易地进行维护等保养作业。
如以上说明的那样，按照实施例2，在长边方向连接引线框架1，一边用框架传送托盘7在长边方向传送引线框架1，一边依次对测试仪的最大同时测定数目的IC进行测试，从而测试最大同时测定数目的IC成为可能而不受引线框架1上的IC的配置制约。此时，即使在IC的排列图形每1次都不同的情况下，通过利用扰频基板3依次切换排列图形，总是可在1次测试中使测试最大同时测定数目的IC成为可能。从而，可使IC的同时测定数目增加，并可使测量效率大幅度提高。
实施例3.
下面，根据附图说明本发明的实施例3。在实施例3中，通过切换扰频基板3与多层布线基板2的连接状态，对实施例2中的排列图形进行切换。
图6是表示在多层布线基板2上安装的阴模连接器8的原理图。还有，图7是表示在扰频基板3上安装的阳模连接器9的原理图。如图6和图7所示，在阴模连接器8上设置沿直线延伸的沟槽，在阳模连接器9上形成肋状的突起。
根据图6和图7说明切换扰频基板3与多层布线基板2的电连接的方法。如图7所示，阳模连接器9备有多个连接镀金部16。连接镀金部16被排列在阳模连接器9的肋状突起的两侧。连接镀金部16由等间距配置的连接镀金部16a、连接镀金部16b、连接镀金部16c的三种图形构成
如实施例2中说明的那样，扰频基板3配备了排列图形(A)11、排列图形(B)12、排列图形(C)13的全部布线规格。在扰频基板3上，连接镀金部16a与对应于排列图形(A)11的布线连接。同样，连接镀金部16b与对应于排列图形(B)12的布线连接，连接镀金部16c与对应于排列图形(C)13的布线连接。然后，如图7所示，连接镀金部16a、16b、16c被依次重复地配置在阳模连接器9的突起部。
如图6和图7所示，相对于阳模连接器9的3个连接镀金部16a、16b、16c，阴模连接器8只备有1个连接镀金部17。连接镀金部17按连接镀金部16a、16b、16c的3个部分的间距被配置在阴模连接器8的沟槽内。
图8是表示连接了阴模连接器8与阳模连接器9的状态的原理图。测试时在连接了阴模连接器8与阳模连接器9的状态下，连接镀金部16a、16b、16c中的任1个与连接镀金部17进行电连接。
此处，由于连接镀金部16a与排列图形(A)11对应，故在连接镀金部16a与连接镀金部17被连接的状态下，用排列图形(A)11进行测试。同样，由于连接镀金部16b与排列图形(B)12对应，连接镀金部16c与排列图形(C)13对应，故在连接镀金部16b与连接镀金部17被连接的状态下，用排列图形(B)12进行测试，而在连接镀金部16c与连接镀金部17被连接的状态下，用排列图形(C)13进行测试。
然后，通过切换连接镀金部17相对于连接镀金部16a、16b、16c的连接状态，对排列图形(A)11、排列图形(B)12、排列图形(C)13进行切换。由于阴模连接器8与阳模连接器9以沟槽与肋状突起物嵌合在一起，通过使两者相对地移动一段相当于连接镀金部16a、16b、16c的排列间距部分，即可进行连接状态的切换。
在实施例3中，即使在图1所示的扰频基板3与母板4连接时，扰频基板3的阳模连接器9与母板4的阴模连接器10以沟槽与肋状突起物嵌合在一起。然后，在扰频基板3的表面和背面，阳模连接器9的肋的延伸方向是相同的。从而，在固定了多层布线基板2和母板4的状态下，仅可使扰频基板3移动。此时，由于扰频基板3的阳模连接器9与母板4的阴模连接器10的电连接状态无需切换，故通过扰频基板3与母板4的相对移动并不切换两者的电连接状态。
具体地说，在第1次测试中，连接镀金部17与连接镀金部16a连接，多层布线基板2与对应于排列图形(A)11的扰频基板3的布线接触。此时，用排列图形(A)11进行测试。在第2次测试中，扰频基板3沿水平方向移动连接镀金部16的1个间距部分，连接镀金部17与连接镀金部16b连接，多层布线基板2与对应于排列图形(B)12的扰频基板3的布线接触。此时，用排列图形(B)12进行测试。在第3次测试中，扰频基板3沿水平方向再次移动连接镀金部16的1个间距部分，连接镀金部17与连接镀金部16c连接，多层布线基板2与对应于排列图形(C)13的扰频基板3的布线接触。此时，用排列图形(C)13进行测试。通过使与采用框架传送托盘7的框架1的传送同步地进行机械控制，扰频基板3的移动可自动地进行。
这样，通过每测定1次使扰频基板3移动连接镀金部16的1个间距部分，可容易地切换排列图形(A)11、排列图形(B)12、排列图形(C)13。从而，无需对每个排列图形中连接多层布线基板2和母板4的布线进行返工等的作业，可使测量效率大幅度提高。
如以上说明那样，按照实施例3，通过使阴模连接器8和阳模连接器9滑动来切换电连接状态，可切换与设置在扰频基板3上的各排列图形对应的布线。从而，可瞬态进行测试仪的最大同时测定数目的图形即排列图形(A)11、排列图形(B)12、排列图形(C)13的切换，并可使测量效率大幅度提高。
[发明的效果]
本发明由于如以上说明的那样构成，故收到如下所示的效果。
由于在第1布线基板与第3布线基板之间以及在第2布线基板与第3布线基板之间分别用连接器连接，对各布线基板间的连接可作成无布线的结构，可无需同轴电缆等的布线材料。从而，可将组装时的布线连接差错减至最少，无需繁杂的布线连接工艺。另外，由于可抑制因布线部的老化引起的布线劣化，故可维持高可靠性。
由于与处于配置在引线框架上的状态的多个被测试半导体器件连接并进行测试，故在树脂密封IC后，可进行后续的测试工序，并可简化制造工艺。
通过在长边方向连接引线框架，使之与引线框架的传送同步地传送测试信号，对测试仪的最大同时测定数目的IC依次进行测试成为可能。
由于第3布线基板备有与不同的排列图形对应的多个电路，故即使在每1次测试中IC的排列图形不同的情况下，仍可依次切换排列图形。从而，测试最大同时测定数目的IC成为可能而不受引线框架上的IC的配置制约。由此，可使IC的同时测定数目增加，并可使测量效率大幅度提高。
由于构成连接器使第3布线基板相对于第1和第2布线基板的滑动成为可能，进而对应于第3布线基板的滑动位置在连接器上设置切换连接状态的多个布线图形，故通过切换布线图形的连接状态使得进行多个电路的切换成为可能。从而，可无需对每个排列图形的布线进行返工而瞬态进行测试仪的最大同时测定数目的排列图形的切换。由此，可使测量效率大幅度提高。

Claims (5)

1.一种半导体测试用测试板，它是连接多个被测试半导体器件与半导体测试装置，从上述半导体测试装置向上述多个被测试半导体器件传送测试信号的半导体测试用测试板，其特征在于：
包括：
配置在上述半导体测试装置上的、与上述半导体测试装置连接的第1布线基板；
经接触部与上述多个被测试半导体器件的每一个连接的第2布线基板；以及
配置在上述第1布线基板与上述第2布线基板之间的第3布线基板，
在上述第1布线基板与上述第3布线基板之间，以及在上述第2布线基板与上述第3布线基板之间分别用连接器连接。
2.如权利要求1所述的半导体测试用测试板，其特征在于：
上述多个被测试半导体器件被装载于引线框架上，
与该引线框架上的多个被测试半导体器件连接。
3.如权利要求2所述的半导体测试用测试板，其特征在于：
多个上述引线框架在长边方向连接，使之与上述引线框架的传送同步地传送上述测试信号。
4.如权利要求2或3所述的半导体测试用测试板，其特征在于：
上述第3布线基板备有与上述引线框架上的上述多个被测试半导体器件的不同排列图形对应的多个电路。
5.如权利要求4所述的半导体测试用测试板，其特征在于：
上述连接器被构成为上述第3布线基板能够相对于上述第1和上述第2布线基板滑动，同时备有其连接状态与上述第3布线基板的滑动位置对应地切换的多个布线图形，
通过切换上述多个布线图形的连接状态来进行上述多个电路的切换。
CN02159382A 2002-04-18 2002-12-26 半导体测试用测试板 Pending CN1452231A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002116336A JP2003315408A (ja) 2002-04-18 2002-04-18 半導体試験用テストボード
JP116336/2002 2002-04-18

Publications (1)

Publication Number Publication Date
CN1452231A true CN1452231A (zh) 2003-10-29

Family

ID=29207749

Family Applications (1)

Application Number Title Priority Date Filing Date
CN02159382A Pending CN1452231A (zh) 2002-04-18 2002-12-26 半导体测试用测试板

Country Status (6)

Country Link
US (1) US6724213B2 (zh)
JP (1) JP2003315408A (zh)
KR (1) KR20030083559A (zh)
CN (1) CN1452231A (zh)
DE (1) DE10259790A1 (zh)
TW (1) TWI223091B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100439923C (zh) * 2006-04-03 2008-12-03 华为技术有限公司 一种芯片通用测试装置及其构建方法
CN107202948A (zh) * 2016-03-18 2017-09-26 景硕科技股份有限公司 高测试密度的电路测试板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7212112B2 (en) * 1999-07-21 2007-05-01 Dow Agrosciences Llc Detection and control of pests
TW536479B (en) * 2002-09-05 2003-06-11 Benq Corp Inkjet printer using thermal sensing elements to identify different types of cartridges
US20080191707A1 (en) * 2003-10-27 2008-08-14 Arc Radar And Communication Services, Llc Configurable interface device
US20050205865A1 (en) * 2004-03-19 2005-09-22 Hang-Dony Kuan IC testing apparatus and methods
JP2006292727A (ja) * 2005-03-18 2006-10-26 Alps Electric Co Ltd 半導体搬送トレイ、これを用いたバーンインボード、バーンイン試験用の検査装置及びバーンイン試験方法並びに半導体の製造方法
WO2007005639A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Lead frame isolation using laser technology
US20070002551A1 (en) * 2005-07-01 2007-01-04 Hon Hai Precision Industry Co., Ltd. Printed circuit board assembly
WO2007043177A1 (ja) * 2005-10-13 2007-04-19 Advantest Corporation インサート、テストトレイおよび半導体試験装置
JP2008076308A (ja) 2006-09-22 2008-04-03 Advantest Corp 電子部品試験装置用のインタフェース装置
KR100850280B1 (ko) 2007-01-04 2008-08-04 삼성전자주식회사 초정밀 검사가 가능한 적층형 테스트 보드
US20080197867A1 (en) * 2007-02-15 2008-08-21 Texas Instruments Incorporated Socket signal extender
JP5351071B2 (ja) * 2009-02-24 2013-11-27 株式会社アドバンテスト テスト部ユニット、テストヘッドおよび電子部品試験装置
US20120324305A1 (en) * 2011-06-20 2012-12-20 Texas Instruments Incorporated Testing interposer method and apparatus
US9609693B2 (en) 2012-04-26 2017-03-28 Nxp Usa, Inc. Heating system and method of testing a semiconductor device using a heating system
KR20140066281A (ko) * 2012-11-22 2014-06-02 삼성전기주식회사 반도체 모듈 테스트 장치 및 이를 이용한 테스트 방법
CN104181336A (zh) * 2013-05-21 2014-12-03 标准科技股份有限公司 测试模块
KR102174641B1 (ko) * 2019-10-11 2020-11-05 정인권 Ｉｃ 테스트 모듈
CN116312309B (zh) * 2023-05-15 2023-08-01 深圳赛仕电子科技有限公司 一种用于oled显示屏的检测装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW273635B (zh) * 1994-09-01 1996-04-01 Aesop
JPH08201476A (ja) 1995-01-30 1996-08-09 Nec Kyushu Ltd 半導体装置試験用テストボード
US5896037A (en) * 1996-10-10 1999-04-20 Methode Electronics, Inc. Interface test adapter for actively testing an integrated circuit chip package
US5892245A (en) * 1996-11-11 1999-04-06 Emulation Technology, Inc. Ball grid array package emulator
US6078186A (en) * 1997-12-31 2000-06-20 Micron Technology, Inc. Force applying probe card and test system for semiconductor wafers
US6246245B1 (en) * 1998-02-23 2001-06-12 Micron Technology, Inc. Probe card, test method and test system for semiconductor wafers

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100439923C (zh) * 2006-04-03 2008-12-03 华为技术有限公司 一种芯片通用测试装置及其构建方法
CN107202948A (zh) * 2016-03-18 2017-09-26 景硕科技股份有限公司 高测试密度的电路测试板
CN107202948B (zh) * 2016-03-18 2019-09-24 景硕科技股份有限公司 高测试密度的电路测试板

Also Published As

Publication number Publication date
TW200305725A (en) 2003-11-01
DE10259790A1 (de) 2003-11-13
US20030197524A1 (en) 2003-10-23
JP2003315408A (ja) 2003-11-06
US6724213B2 (en) 2004-04-20
TWI223091B (en) 2004-11-01
KR20030083559A (ko) 2003-10-30

Similar Documents

Publication Publication Date Title
CN1452231A (zh) 半导体测试用测试板
CN1305181C (zh) 接触构件
KR100750868B1 (ko) 반도체 소자 테스트 핸들러의 소자 접속장치
CN1662822A (zh) 用于电子设备的预烧测试的系统
CN1959425A (zh) 半导体设备测试装置及半导体设备测试方法
CN1892246A (zh) 用于校准自动电路测试系统的系统、方法和计算机程序
KR101045899B1 (ko) Ｚｉｆ 커넥터 및 이것을 이용한 반도체 시험 장치
TWI310837B (en) Semiconductor test interface
KR101962529B1 (ko) Dc 패러미터 테스트를 위한 수직형 울트라-로우 리키지 프로브 카드
CN212845494U (zh) 电连接装置
KR101497608B1 (ko) 반도체 테스트 소켓 및 수직형 피치 컨버터 제조방법
JPH10319080A (ja) 非実装プリント回路基板の試験装置及び方法
EP1724598A1 (en) Semiconductor device test equipment and device interface board
US20060170437A1 (en) Probe card for testing a plurality of semiconductor chips and method thereof
KR102277916B1 (ko) Bbt 검사를 위한 검사용 지그 및 이를 포함하는 검사장치
KR102256750B1 (ko) Dut 맵이 서로 다른 반도체 테스터와 핸들러 사이의 인터페이싱을 위한 장치 및 이를 포함하는 반도체 테스트 장비
CN2826440Y (zh) 集成电路测试模组
KR101312005B1 (ko) 대면적 분할형 반도체 소자 컨택터 장치
CN1912632A (zh) 电路板测试装置
US6897385B2 (en) Semiconductor test board for fine ball pitch ball grid array package
CN101251550A (zh) 多样式接触测试片
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード
CN1755379A (zh) 老化测试的方法和老化测试的测量程序
CN219302518U (zh) 一种芯片转接板
CN110501633B (zh) 封装级芯片测试装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned
C20 Patent right or utility model deemed to be abandoned or is abandoned