CN2826440Y - 集成电路测试模组 - Google Patents

Abstract

一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆或一集成电路封装的一受测面。集成电路测试模组包括一探针界面卡与一测试插座。探针界面卡具有一第一耦接界面及相对的一第二耦接界面，其中第一耦接界面是连接至测试头。测试插座组装至探针界面卡，并具有一第三耦接界面及相对的一第四耦接界面，其中第三耦接界面是电性连接第二耦接界面，而第四耦接界面是适于电性接触集成电路晶圆或集成电路封装的受测面。

Description

集成电路测试模组

技术领域

本实用新型是有关于一种测试模组，且特别是有关于一种集成电路测试模组。

背景技术

集成电路(Integrated Circuit，IC)晶片的半导体测试，在半导体制程的不同阶段都是必要的。每一个IC晶片在晶圆与封装型态都必须接受测试以确保其电性功能。测试产品的需求来自以下两个因素：晶片的新设计与单位产量的提高。随着晶片功能的加强与复杂化，高速与精确的测试需求也就更加重要。

在晶圆型态测试个别晶片，其过程称为晶圆探测。晶圆探测是在晶片与自动测试设备之间建立暂时的电性接触。晶圆探测是IC设计与功能的重要测试，以便进行晶片分离与后续昂贵的封装之前，筛选出良好的IC晶片。

请参考图1所示，是一种集成电路测试模组的侧视示意图。习知集成电路测试模组100适于连接一测试头10，用以电性接触一集成电路晶圆20的一受测面22。习知集成电路模组100包括一探针界面卡(Probe InterfaceBoard)110、一弹簧探针塔(Pogo Tower)120、一探针卡(Probe Card)130与一测试插座(Interposer)140。

探针界面卡110具有两相对耦接界面112与114，其中耦接界面112与测试头10相连接。弹簧探针塔120组装至探针界面卡110，并且具有两相对耦接界面122与124，其中弹簧探针塔120的耦接界面122与探针界面卡110的耦接界面114相互电性连接。探针卡130组装至弹簧探针塔120，并且具有两相对耦接界面132与134，其中探针卡130的耦接界面132与弹簧探针塔120的耦接界面124相互电性连接。测试插座140组装至探针卡130，并且具有两相对耦接界面142与144，其中测试插座140的耦接界面142与探针卡130的耦接界面134相互电性连接。

此外，测试插座140为一弹簧探针插入器(spring-pin interposer)，耦接界面144则具有面阵列分布的多个探针144a，使得集成电路测试模组100在测试集成电路晶圆20的受测面22时，这些探针144a电性接触受测面22上的以面阵列排列的多个接点(图1未绘示)。

然而，习知集成电路测试模组在测试集成电路晶圆时，因为讯号在传输时必须经过许多界面，所以在系统侦错时较难以掌握，故可能造成讯号品质不佳，甚至影响讯号的判断，这对于电性测试的准确性有不良的影响。

发明内容

本实用新型的目的就是在提供一种集成电路测试模组，用以测试集成电路晶圆或集成电路封装，并藉由减少测试界面以改善讯号传输的品质来提升电性测试的准确性。

此外，本实用新型的又一目的就是在提供一种集成电路测试模组，用以藉由更换终端测试界面来测试具有相似或相似接点分布的集成电路晶圆及集成电路封装。

基于本实用新型的上述目的或其他目的，本实用新型提出一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆或一集成电路封装的一受测面。集成电路测试模组包括一探针界面卡与一测试插座。探针界面卡具有一第一耦接界面及相对的一第二耦接界面，其中第一耦接界面是连接至测试头。测试插座组装至探针界面卡，并具有一第三耦接界面及相对的一第四耦接界面，其中第三耦接界面是电性连接第二耦接界面，而第四耦接界面是适于电性接触集成电路晶圆或集成电路封装的受测面。

依照本实用新型的实施例所述，集成电路测试模组更包括一探针卡，其组装于探针界面卡与测试插座之间，并具有一第五耦接界面及相对的一第六耦接界面，其中第五耦接界面是电性连接至第二耦接界面，而第六耦接面是电性连接至第三耦接界面。

本实用新型提出一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆的一第一受测面或一集成电路封装的一第二受测面。集成电路测试模组包括一探针界面卡、一第一测试插座与一第二测试插座。探针界面卡具有一第一耦接界面及相对的一第二耦接界面，其中第一耦接界面是连接至测试头。第一测试插座具有一第三耦接界面及相对的一第四耦接界面。第二测试插座具有一第五耦接界面及相对的一第六耦接界面。

当欲测试集成电路晶圆时，第一测试插座是组装至探针界面卡，而第一测试插座的第三耦接界面是电性连接第二耦接界面，且第四耦接界面是适于电性接触集成电路晶圆的第一受测面。

当欲测试集成电路封装时，第二测试插座是组装至探针界面卡，而第二测试插座的第五耦接界面是电性连接第二耦接界面，且第六耦接界面是适于电性接触集成电路封装的第二受测面。

基于上述，本实用新型的集成电路测试模组可减少不必要的测试界面，来改善讯号传输的品质，以提升电性测试的准确性。此外，本实用新型的集成电路测试模组可大幅减少探针界面卡的设计费用与时间。另外，本实用新型的集成电路测试模组可广泛应用于晶圆及封装元件的测试。

为让本实用新型的上述和其他目的、特征和优点能更明显易懂，下文特举实施例，并配合所附图式，作详细说明如下。

附图说明

图1习知一种集成电路测试模组的侧视示意图。

图2是本实用新型第一实施例的集成电路测试模组的侧视示意图。

图3是本实用新型第二实施例的集成电路测试模组的侧视示意图。

图4是本实用新型第三实施例的集成电路测试模组的侧视示意图。

图5是本实用新型第四实施例的集成电路测试模组的侧视分解示意图。

10：测试头

20：集成电路晶圆

22：集成电路晶圆的受测面

30：集成电路封装

32：集成电路封装的受测面

100：习知集成电路测试模组

110、210、310、410、510：探针界面卡

112、114、122、124、132、134、142、144、212、214、222、224、232、234、424：耦接界面

120：弹簧探针塔

130、220：探针卡

140、230、320、420：测试插座

144a、234a：探针

200、400、500：本实用新型的集成电路测试模组

520：第一测试插座

530：第二测试插座

具体实施方式

请参考图2所示，其是本实用新型第一实施例的集成电路测试模组的侧视示意图。本实施例的集成电路测试模组200是适于连接至一测试头10，用以电性接触一集成电路晶圆20的一受测面22，使得自动化测试设备可经由测试模组200来对集成电路晶圆20作电性测试。集成电路测试模组200包括一探针界面卡210、一探针卡220与一测试插座230。

探针界面卡210具有两相对耦接界面212与214，其中耦接界面212连接至测试头10。探针卡220组装至探针界面卡210，探针卡220具有两相对耦接界面222与224，其中探针卡220的耦接界面222电性连接至探针界面卡210的耦接界面214。测试插座230(例如为一弹簧探针插入器)组装至探针卡220，测试插座230具有两相对耦接界面232与234，其中测试插座230的耦接界面232电性连接至探针卡220的耦接界面224，而测试插座230的耦接界面234适于电性接触集成电路晶圆20的受测面22。值得注意的是，上述测试插座230的耦接界面234及受测面22之间的接点分布例如为面阵列。

此外，测试插座230例如为一弹簧探针插入器，测试插座230的耦接界面234则具有面阵列分布的多个探针234a，使得集成电路测试模组200在测试集成电路晶圆20的受测面22时，探针234a电性接触受测面22上的面阵列接点(图2未绘示)。

请参阅图3所示，是本实用新型第二实施例的集成电路测试模组的侧视示意图。请同时参考图2与图3，第二实施例与第一实施例不同之处在于第二实施例的探针界面卡310与测试插座320(例如为一弹簧探针插入器)之间并不需要组装第一实施例的探针卡220，因此测试插座320可与探针界面卡310直接组装而作电性连接，不过测试插座320与探针界面卡310之间的耦接界面必须设计相互对应。至于第二实施例的其他测试构件的相对组装方式与测试方式则同于第一实施例所述，故于此不再赘述。

请参阅图4所示，是本实用新型第三实施例的集成电路测试模组的侧视示意图。请同时参考图3与图4，第三实施例与第二实施例不同之处有二。其一，第二实施例中测试插座320例如为弹簧探针插入器，而第三实施例中测试插座420则例如为弹性探针插座。其二，第二实施例所测试的对象为集成电路晶圆20，而第三实施例所测试的对象则为一集成电路封装30，例如垫格阵列(Land Grid Array，LGA)、球格阵列(Ball Grid Array，BGA)或针格阵列(Pin Grid Array，PGA)等类型的封装结构。至于其他测试构件的相对组装方式则同于第一实施例所述，故于此不再赘述。在此必须说明的是，依照集成电路的设计，接点种类可分为讯号、电源与接地等三类，而集成电路晶圆20(如图3)的上述三类的接点数量与集成电路封装30(如图4)的上述三类接点数量不一定相同。

此外，当第三实施例的集成电路测试模组400在测试集成电路封装30的受测面32时，测试插座420的耦接面424上的面阵列端点(图4未绘示)适于电性接触受测面32上的面阵列接点(图4未绘示)。

请参阅图5所示，是本实用新型第四实施例的集成电路测试模组的侧视分解示意图。第四实施例的集成电路测试模组500为第二实施例与第三实施例的组合。请参考图5，本实施例的集成电路测试模组500包括一探针界面卡510、一第一测试插座520与一第二测试插座530。其中，第一测试插座520例如为弹簧探针插入器，而第二测试插座530则例如为弹性探针插座，且两插座可视欲测试对象的不同而加以替换。当集成电路模组500欲测试集成电路晶圆20时，可将第一测试插座520组装至探针界面卡510，且将探针界面卡510组装至测试头10而如图3所绘示的型态。另一方面，当集成电路模组500欲测试集成电路封装30时，可将第二测试插座530组装至探针界面卡510，且将探针界面卡510组装至测试头10而如图4所绘示的型态。由上述可知，探针界面卡510可分别与第一测试插座520与第二测试插座530相组装，因此两测试插座520、530与探针界面卡510分别互相电性连接的耦接界面必须为同一耦接规格，如此才可具有替换性。

综上所述，本实用新型的集成电路测试模组具有以下优点：

一、相较于习知技术，本实用新型可减少不必要的测试界面，来改善讯号传输的品质，以提升电性测试的准确性。

二、本实用新型的第四实施例可广泛应用于晶圆及封装元件的测试，并对于具有相似接点分布的集成电路晶圆及集成电路封装，可共用同一耦接规格的探针界面卡，以大幅减少探针界面卡的设计费用与时间。

虽然本实用新型已以实施例揭露如上，然其并非用以限定本实用新型，任何熟习此技艺者，在不脱离本实用新型的精神和范围内，当可作些许的更动与润饰，因此本实用新型的保护范围当视后附的申请专利范围所界定者为准。

Claims (9)

1.一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆或一集成电路封装的一受测面，其特征在于该集成电路测试模组包括：

一探针界面卡，具有一第一耦接界面及相对的一第二耦接界面，其中该第一耦接界面是连接至该测试头；以及

一测试插座，组装至该探针界面卡，并具有一第三耦接界面及相对的一第四耦接界面，其中该第三耦接界面是电性连接该第二耦接界面，而该第四耦接界面是适于电性接触该集成电路晶圆或该集成电路封装的该受测面。

2.根据权利要求1所述的集成电路测试模组，其特征在于其更包括：

一探针卡，组装于该探针界面卡与该测试插座之间，并具有一第五耦接界面及相对的一第六耦接界面，其中该第五耦接界面是电性连接至该第二耦接界面，而该第六耦接面是电性连接至该第三耦接界面。

3.根据权利要求1所述的集成电路测试模组，其特征在于其中所述的测试插座是为一弹簧探针插入器。

4.根据权利要求1所述的集成电路测试模组，其特征在于其中所述的第四耦接界面及该受测面之间的接点分布是为面阵列。

5.一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆的一第一受测面或一集成电路封装的一第二受测面，其特征在于该集成电路测试模组包括：

一探针界面卡，具有一第一耦接界面及相对的一第二耦接界面，其中该第一耦接界面是连接至该测试头；以及

一第一测试插座，具有一第三耦接界面及相对的一第四耦接界面；以及

一第二测试插座，具有一第五耦接界面及相对的一第六耦接界面，

当欲测试该集成电路晶圆时，该第一测试插座是组装至该探针界面卡，而该第一测试插座的该第三耦接界面是电性连接该第二耦接界面，且该第四耦接界面是适于电性接触该集成电路晶圆的该第一受测面，

当欲测试该集成电路封装时，该第二测试插座是组装至该探针界面卡，而该第二测试插座的该第五耦接界面是电性连接该第二耦接界面，且该第六耦接界面是适于电性接触该集成电路封装的该第二受测面。

6.根据权利要求5所述的集成电路测试模组，其特征在于其中所述的第一测试插座是为一弹簧探针插入器。

7.根据权利要求5所述的集成电路测试模组，其特征在于其中所述的第一测试插座是为一弹性探针插座。

8.根据权利要求5所述的集成电路测试模组，其特征在于其中所述的第四耦接界面及该第一受测面之间的接点分布是为面阵列。

9.根据权利要求5所述的集成电路测试模组，其特征在于其中所述的第六耦接界面及该第二受测面之间的接点分布是为面阵列。

Images