CN1755379A

CN1755379A - 老化测试的方法和老化测试的测量程序

Info

Publication number: CN1755379A
Application number: CNA2005101087766A
Authority: CN
Inventors: 佐佐木卓
Original assignee: NEC Corp
Current assignee: NEC Electronics Corp; NEC Corp
Priority date: 2004-09-30
Filing date: 2005-09-30
Publication date: 2006-04-05
Anticipated expiration: 2025-09-30
Also published as: JP4464237B2; KR20060051760A; US20060066340A1; CN100437132C; JP2006098249A; TW200619633A; KR100668133B1; US7345498B2; TWI278630B

Abstract

一种老化测试的方法包括步骤(a)和(b)。在步骤(a)中，通过位于探针板(1，1’)上的第一探针(4，5)来执行第一半导体器件(DUT1，DUT2)的操作测试。在步骤(b)中，当执行操作测试时，通过位于探针板(1，1’)上的第二探针(6)将应力施加到第二半导体器件(DUT1’，DUT2’)。

Description

老化测试的方法和老化测试的测量程序

技术领域

本发明涉及一种老化(burn-in)测试的方法。

背景技术

开发各种贴装技术以实现半导体器件的高密度贴装。例如，经常使用TAB(自动载带焊接)或COF(薄膜上的芯片)以将半导体器件贴装在用于液晶驱动器IC的载带上。此外，经常采用CSP(芯片尺寸封装)和MCP(多芯片封装)用于便携装置IC。

在采用上述贴装技术中需要考虑的项目之一是老化的执行方法。为保护具有高可靠性的KGD(已知的好管芯)，基本上必需执行老化。然而，当使用诸如TAB、COF、CSP或MCP的贴装技术时，与典型的半导体器件的情况不同，不能执行使用老化板的老化。对于诸如TAB、COF、CSP或MCP的贴装技术，必需执行不使用老化板的老化。

为了执行不使用老化板的老化，考虑使用探针的老化技术。实例之一是晶片级老化(WLBI)技术，其中在其原始晶片中的半导体器件上执行老化。日本未决公开专利申请JP2003-297887A公开了WLBI技术。在晶片级老化中，使探针与原始晶片上的半导体器件相接触，并且通过探针将应力施加到半导体器件。

使用探针的老化测试技术的一个问题在于长的测试时间。为了使测试时间较短，通过使用单个探针板来同时向多个半导体器件施加老化是优选的。例如，在晶片级老化技术中，通过使用单个探针板来同时向形成在一个晶片中的所有半导体器件施加老化是理想的。然而，同时向多个半导体器件施加老化使得难以保证探针和半导体器件之间电气连接的可靠性。实际上，为测试半导体器件不可避免地必需执行多个测试。然而，如果为测试半导体器件而执行多个测试，那么这相应地导致测试时间的增加。测试时间的增加不是优选的，因为这导致测试成本的增加。

鉴于上述背景，希望提供一种用于减少使用探针的老化测试的测试时间的技术。

发明内容

因此，本发明的目的是减少通过使探针与半导体器件相接触来执行老化的老化测试所需的测试时间。

为了实现本发明的一个方面，本发明提供一种老化测试的方法，包括：

(a)通过位于探针板上的第一探针来执行第一半导体器件的操作测试；以及(b)当执行该操作测试时，通过位于探针板上的第二探针将应力施加到第二半导体器件。

在老化测试的该实施例中，由于同时执行第一半导体器件的操作测试和第二半导体的老化，因此能够充分地提高操作测试和老化的吞吐量并且能够有效地减少老化测试的测试时间。

附图说明

从结合附图的如下说明中，本发明的上述和其它目的、优点和特征将变得更加显而易见，其中：

图1是示出了根据本发明的老化测试的方法的第一实施例中所使用的探针板的构造的概念视图；

图2是示出了第一实施例中探针板的探针组与位于半导体器件中的输入焊盘和输出焊盘之间的连接关系的透视图；

图3是示出了第一实施例中探针板的探针组与测试器之间的连接关系的框图；

图4是示出了第一实施例中的例程的流程图；

图5是示出了第一实施例中的另一例程的流程图；

图6是示出了第二实施例中被测试的半导体器件的封装方式的概念视图；

图7是示出了第二实施例中使用的探针板的构造的概念视图；以及

图8是示出了第二实施例中探针板的探针组与位于载带中的输入焊盘和输出焊盘之间的连接关系的透视图。

具体实施方式

以下参考附图来描述根据本发明的老化测试的方法的实施例。

(第一实施例)

在第一实施例中，将根据本发明的老化测试的方法应用于晶片级老化技术。该实施例中的用于晶片级老化测试的方法在执行第一半导体器件的操作测试期间示意性执行第二半导体器件的老化。在完成老化和操作测试之后，执行第三半导体器件的老化和第二半导体器件的操作测试。通过上述例程执行老化和操作测试的晶片级老化测试的方法充分地提高了老化和操作测试的吞吐量，并且有效地减少了用于晶片级老化检查所需的时间。

以下将公开实现晶片级老化测试的上述方法及其详细例程的设备和装置。

图1是示出了在该实施例中的晶片级老化测试的方法中使用的探针板的构造的概念视图。设计探针板1使得能够对两个半导体器件执行操作测试，并且同时能够对另外两个半导体器件施加老化。

具体地，四个DUT区域，也就是DUT区域2₁、2₂、3₁和3₂位于探针板1上。这四个DUT区域2₁、2₂、3₁和3₂的每一个DUT区域对应于四个半导体器件中的一个半导体器件，其中通过使用探针板1来对该四个半导体器件执行检查或老化。在图1中，为阐明该对应性，分别将符号[DUT1]、[DUT1’]、[DUT2]和[DUT2’]给予DUT区域2₁、2₂、3₁和3₂。

DUT区域2₁和2₂是用来对半导体器件执行操作测试的探针所在的区域。具体地，为DUT区域2₁设置输入焊盘探针4₁和输出焊盘探针5₁。相似地，为DUT区域2₂设置输入焊盘探针4₂和输出焊盘探针5₂。

DUT区域3₁和3₂是用来对半导体器件施加老化的探针所在的区域。具体地，为DUT区域3₁设置老化探针6₁。相似地，为DUT区域3₂设置老化探针6₂。

探针板1的该构造目的在于通过使用输入焊盘探针4₁和输出焊盘探针5₁对两个半导体器件执行操作测试，并且同时通过使用老化探针6₂对另外两个半导体器件施加老化。图2是示出了该实施例中探针板1的各探针与位于半导体器件中的焊盘之间的连接关系的透视图。为同时执行操作测试和老化，如图2所示那样连接探针板1的各探针与位于半导体器件中的焊盘。在图2中，用符号DUT1、DUT2来表示其上执行操作测试的半导体器件，并且用符号DUT1’、DUT2’来表示其上施加老化的半导体器件。如本领域普通技术人员所知，DUT表示“测试下的设备”。用于从外部接收输入信号的输入焊盘7以及用于将输出信号输出到外部的输出焊盘8置于半导体器件DUT1、DUT2、DUT1’和DUT2’中。

使为DUT区域2₁和2₂设置的探针与在其上执行操作测试的各半导体器件DUT1和DUT2的输入焊盘7和输出焊盘8相接触。具体地，使DUT区域2₁的输入焊盘探针4₁与半导体器件DUT1的输入焊盘7相接触，并且使输出焊盘探针5₁与半导体器件DUT1的输出焊盘8相接触。相似地，使DUT区域2₂的输入焊盘探针4₂与半导体器件DUT2的输入焊盘7相接触，并且使输出焊盘探针5₂与半导体器件DUT2的输出焊盘8相接触。然而，为了易于观看附图，在图2中未示出输入焊盘探针4₂和输出焊盘探针5₂。当执行半导体器件DUT1和DUT2的操作测试时，将检查图形通过输入焊盘探针4₁从测试器提供到半导体器件DUT1的输入焊盘7，并且通过输入焊盘4₂提供到半导体器件DUT2的输入焊盘7。然后，半导体器件DUT1的输出焊盘8所输出的输出图形通过输出焊盘探针5₁被提供给测试器。此外，半导体器件DUT2的输出焊盘8所输出的输出图形通过输出焊盘探针5₂被提供给测试器。

另一方面，使为DUT区域3₁和3₂设置的老化探针6₁和6₂与其上施加老化的各半导体器件DUT1’和DUT2’的输入焊盘7相接触。然而，为便于观看附图，图2中未示出老化探针6₂。值得注意的是以下事实：未使探针与半导体器件DUT1’和DUT2’的输出焊盘8相接触。当向半导体器件DUT1’和DUT2’施加老化时，通过老化探针6₁将高压的应力图形从测试器提供到半导体器件DUT1’的输入焊盘7并且通过老化探针6₂提供到半导体器件DUT2’的输入焊盘7。

图3是示出了探针板1的各探针与用于执行半导体器件的操作测试并施加应力的测试器之间连接关系的框图。在图3中，由符号9表示测试器。测试器9包括两个测量单元10₁和10₂以及控制器11。测量单元10₁和10₂将检查图形和应力图形提供给各半导体器件，并且还根据各半导体器件输出的输出图形来判断各半导体器件存在或不存在故障。控制器11执行其内部的存储器中预先准备的测量程序并且要求测量单元10₁和10₂执行期望的操作测试并施加应力。

测量单元10₁和10₂中的每一个包括输入侧端口12和输出侧端口13。输入侧端口12用于将用于操作测试的检查图形提供到各半导体器件DUT1和DUT2。探针板1的输入焊盘探针4₁和4₂连接到输入分配管脚14，该输入分配管脚14是置于各测量单元10₁和10₂的输入侧端口12中的端子。另一方面，输出侧端口13用于接收各半导体器件DUT1和DUT2输出的输出图形。探针板1的输出焊盘探针5₁和5₂连接到输出测量管脚15，该输出测量管脚15是置于各测试单元10₁和10₂的输出侧端口13中的端子。测试单元10₁和10₂根据接收到的输出图形来判断各半导体器件DUT1和DUT2存在或不存在故障。

测量单元10₁和10₂中的每一个基本上包括用于测试一个半导体器件的构造。测量单元10₁对半导体器件DUT1执行操作测试，测量单元10₂对半导体器件DUT2执行操作测试。测量单元10₁和测量单元10₂以控制器11中准备的测量程序中描述的相同算法来操作。然而，它们中的每一个都与另一个独立地执行操作测试。

另外，在该实施例中，测试单元10₁和10₂成双地将用于老化的应力提供到各半导体器件DUT1’和DUT2’。具体地，输入侧端口12的输入分配管脚14中没有连接到输入焊盘探针4₁和4₂的管脚，也就是，剩余管脚被用于将应力图形提供给各半导体器件DUT1’和DUT2’。剩余管脚的使用消除了为施加应力图形而提供专用装置的必要性。因而，这对于检查的经济效率的提高是有利的。

在限制多个测试器的情况下，也就是限制在相同算法下操作所有测量单元的的情况下，使用输入侧端口12的剩余管脚来提供应力图形对于允许应力图形施加到各半导体器件DUT1’和DUT2’更加有效。没有设计在其中每一测试器具有多个测量单元以同时测试多个半导体器件的多个测试器，使得多个测量单元中的一个测量单元执行与其它的测量单元不同的操作。换句话说，没有设计多个测试器使得一个测量单元能够对一个半导体器件执行操作测试，而另一测量单元能够将应力施加到另一半导体器件。然而，如果如该实施例那样使用输入侧端12的剩余管脚，则典型的测试器能够对一个半导体器件执行操作测试并且将应力施加到另一半导体器件。

在以下情况下使用剩余管脚是特别有效的，即使用在其中所提供的输入信号数量小于输出的输出信号数量的半导体器件，也就是，其输入焊盘7的数量小于输出焊盘8的数量的半导体器件的情况。这是因为在上述的半导体器件中，在输入侧端12中易于出现多个剩余管脚。作为输入焊盘7的数量比输出焊盘8的数量少的半导体器件实例，列举出用于驱动液晶面板的数据线的液晶驱动器。

图4是示出了优选用于该实施例中晶片级老化测试的方法的例程的流程图。图4仅示出了晶片级老化测试的程序中有关半导体器件DUT1的操作测试以及向半导体器件DUT1’施加应力的部分。根据与图4所示相似的程序来执行半导体器件DUT2的操作测试和向半导体器件DUT2’施加应力的例程。此外，当控制器11执行其中建立的测量程序并且控制测量单元10₁和10₂时，获得图4所示例程的例程。

在控制器11的控制下，测量单元10₁对半导体器件DUT1顺序地执行有关测试项目1、测试项目2直至测试项目N的操作测试(步骤S01-1至S01-N)。如上所述，当通过输入焊盘探针4₁将检查图形从输入侧端口12提供到半导体器件DUT1时，执行半导体器件DUT1的操作测试，并且输出侧端口13通过输出焊盘探针5₁接收由半导体器件DUT1输出的输出图形。

当执行有关测试项目1、2至N的操作测试时，测量单元10₁执行半导体器件DUT1’的老化(步骤S02-1至S02-N)。如上所述，通过经由老化探针6₁将应力图形从输入侧端口12提供给半导体器件DUT1’来执行半导体器件DUT1’的老化。具体地，当执行有关测试项目1的操作测试时，测量单元10₁将应力图形1施加到半导体器件DUT1’。相似地执行测试项目1之后的测试项目2至N。在执行有关测试项目2至N的操作测试时，应力图形2至N分别被施加到半导体器件DUT1’。从而，同时执行半导体器件DUT1的操作测试和半导体器件DUT1’的老化。

然而，如果在某一测试项目的操作测试中发现故障，那么上述测试项目的操作测试之后的操作测试被跳过。这是因为：从操作测试的安全性角度来看，向具有故障的半导体器件提供信号不是优选的。例如，如果在测试项目j的操作测试中发现故障，那么不执行有关测试项目j+1到N的操作测试。在该情况中，独立地施加与测试项目j+1至N对应的应力图形j+1至N(步骤S03)。从而，老化中所施加的所有预定应力图形1至N被施加到半导体器件DUT1’。

当半导体器件DUT1的操作测试和半导体器件DUT1’的老化结束时，接着执行半导体器件DUT1’的操作测试以及与半导体器件DUT1’相邻的半导体器件(未示出)的老化。同样根据相似的例程来执行半导体器件DUT1’的操作测试和与其相邻的半导体器件的老化。

这样，该实施例中的晶片级老化测试同时执行半导体器件DUT1的操作测试和半导体器件DUT1’的老化。因而，充分地提高了操作测试和老化的吞吐量，并且有效地减少了晶片级老化检查所需的时间。

基于图4的流程图的操作测试和老化的例程不适用于特定类型的测试器。具体地，被设计为当半导体器件中发现故障时停止连接到半导体的测量单元的测试器不适用于图4的操作测试和老化的例程。例如，如果在半导体器件DUT1的操作测试期间，发现故障从而停止测量单元10₁，那么由测量单元10₁对其施加老化的半导体器件DUT1’的老化变得未完成(imperfect)。这对于保证半导体器件DUT1’的可靠性不是优选的。另一方面，当半导体器件中发现故障时用于停止测量单元的设计对于保护测试器是重要的。

图5是示出了该实施例中可用于上述测试器的测试的操作测试和老化的另一例程的流程图。当控制器11执行其内建立的测量程序并且控制测量单元10₁和10₂时获得图5的流程图。

在图5所示的例程中，首先，使探针与半导体器件DUT1、DUT2、DUT1’和DUT2’的焊盘相接触。使输入焊盘探针4₁和4₂与各半导体器件DUT1和DUT2的输入焊盘7相接触，使输出焊盘探针5₁和5₂与各半导体器件DUT1和DUT2的输出焊盘8相接触。此外，老化探针6₁和6₂与各半导体器件DUT1’和DUT2’的输入焊盘7相接触。

接着，在半导体器件DUT1和DUT2的操作测试之前，判断是否存在没有被施加到半导体器件DUT1和DUT2的应力图形(步骤S11)。这是因为存在如下情况的可能性，即当向半导体器件DUT1和DUT2施加老化时，如果在老化的同时执行的操作测试中发现故障，那么与其中出现故障的半导体器件相对应的测量单元被停止，并且不会将所有的应力图形施加到半导体器件DUT1和DUT2。

如果存在没有被施加到半导体器件DUT1和DUT2的应力图形，那么没有被施加的应力图形通过输入焊盘探针4₁和3₂而被施加到半导体器件DUT1和DUT2(S12)。因此，将欲施加的预定应力施加到半导体器件DUT1和DUT2。

接着，对半导体器件DUT1和DUT2顺序地执行有关测试项目1、2至N的操作测试(步骤S13-1至S13-N)。此外，在执行有关测试项目1、2至N的操作测试期间，顺序地将应力图形施加到半导体器件DUT1’和DUT2’(步骤S15-1至S15-N)。有关测试项目i的半导体器件DUT1和DUT2的操作测试与向半导体器件DUT1’和DUT2’施加应力图形i同时执行。

然而，如果在某一测试项目的操作测试中发现故障，那么连接到在其中发现故障的半导体器件的测量单元被停止，并且在先前测试项目的操作测试之后执行的操作测试以及由测量单元执行的应力图形的施加被跳过(步骤S14-1至S14-N)。

例如，如果在有关半导体器件DUT1的测试项目j的操作测试中发现故障，那么测量单元10₁跳过有关半导体器件DUT1的测试项目j+1至N的操作测试以及向半导体器件DUT1’的应力图形j+1至N的施加。从而，保护了测量单元10₁。

然而，应力图形j+1至N的施加被跳过的事实导致不会将预定应力施加到半导体器件DUT1’的结果。为此原因，在完成半导体器件DUT1的操作测试之后，当执行半导体器件DUT1’的操作测试时，被跳过的应力图形j+1至N被施加到步骤S12。从而，将欲施加的所有应力图形施加到半导体器件DUT1’。

这样，图5中的程序适合于如下测试器，该测试器被设计为当在半导体器件中发现故障时停止连接到半导体器件的测量单元，并且图5的程序用于执行根据本发明的晶片级老化测试的方法。

(第二实施例)

在第二实施例中，本发明被应用于采用TAB的半导体器件的老化。

图6是示出了在封装内采用TAB的半导体器件的结构的概念视图。半导体器件DUT1和DUT1’连接到载带21。在载带21上形成输入焊盘22和输出焊盘23。输入焊盘22是用于从外部向半导体器件DUT1和DUT1’提供输入信号的焊盘。输入焊盘22通过输入图形布线24连接到半导体器件DUT1和DUT1’。另一方面，输出焊盘23是用于输出来自半导体器件DUT1和DUT1’的输出信号的焊盘，并且输出焊盘23通过输出图形布线25连接到半导体器件DUT1和DUT1’。

图7是示出了该实施例中老化测试的方法中所使用的探针板1’的构造的概念视图。设计探针板1’使其能够同时对一个半导体器件执行操作测试并将老化施加到另一个半导体器件上。具体地，两个DUT区域2和3位于探针板1’上。DUT区域2和3分别对应于半导体器件DUT1和DUT1’。为阐明该对应性，分别将符号[DUT1]和[DUT1’]赋予DUT区域2和3。输入焊盘探针4和输出焊盘探针5位于DUT区域2中，老化探针6位于DUT区域3中。输入焊盘探针4和输出焊盘探针5是用于对半导体器件DUT1执行操作测试的探针，而老化探针6是用于将用于老化的应力施加到半导体器件DUT1’的探针。

与第一实施例相似，所有的输入焊盘探针4、输出焊盘探针5以及老化探针6都连接到相同的测量单元。换句话说，用于半导体器件DUT1的操作测试的测量单元成双地用于将用于老化的应力施加到半导体器件DUT1’。这对于有效使用测量单元的剩余管脚以及对于检查的经济效率的提高是有利的。

与第一实施例相似，该实施例中的老化测试的方法同时执行半导体器件DUT1的操作测试和半导体器件DUT1’的老化。从而，获得吞吐量的提高。

图8是示出了该实施例中探针板1’的各探针与位于半导体器件中的焊盘之间的连接关系的透视图。如图8所示，探针板1’的各探针与形成在载带21上的输入焊盘22和输出焊盘23相连接。连接到半导体器件DUT1的输入焊盘22和输出焊盘23被分别连接到输入焊盘探针4和输出焊盘探针5。另一方面，连接到半导体器件DUT1’的输入焊盘22被连接到老化探针6。此外，检查图形通过输入焊盘探针4被提供给半导体器件DUT1，并且从半导体器件DUT1输出的输出图形通过输出焊盘探针5被输出给测试器。与此同时，用于老化的应力通过老化探针6被提供给半导体器件DUT’1。从而，半导体器件DUT1的操作测试和半导体器件DUT1’的老化同时执行。在完成半导体器件DUT1的操作测试和半导体器件DUT1’的老化之后，同时执行半导体器件DUT1’的操作测试和与半导体器件DUT1’相邻近的半导体器件(未示出)的老化。上述例程充分地提高了操作测试和老化的吞吐量并且有效地减少了老化测试所需的时间。

作为详细的老化程序，本领域技术人员很容易理解如下事实：第一实施例中使用的例程(图4和图5)也能够使用在本实施例中。

如上所述，在该实施例中，关于使用TAB的半导体器件，同时执行两个半导体器件的操作测试和老化，并且从而实现测试时间的减少。顺便提及，本领域技术人员很容易理解如下事实：本实施例中的老化方法能够应用于使用载带的其它贴装技术，例如COF。

根据本发明，能够减少通过将探针与半导体器件相接触来执行老化的老化测试所需的测试时间。

显然，本发明不限于上述实施例，其在不脱离发明的范围和精神的情况下可以修改和改变。

Claims

1.一种老化测试的方法，包括：

(a)通过位于探针板上的第一探针来执行第一半导体器件的操作测试；以及

(b)当执行所述操作测试时，通过位于所述探针板上的第二探针将应力施加到第二半导体器件。

2.根据权利要求1的老化测试的方法，其中所述第一半导体器件和所述第二半导体器件形成在相同的衬底上。

3.根据权利要求2的老化测试的方法，其中所述衬底是半导体晶片。

4.根据权利要求2的老化测试的方法，其中所述衬底是载带。

5.根据权利要求1的老化测试的方法，进一步包括：

(c)当通过所述操作测试在所述第一半导体器件中发现故障时，停止所述操作测试，

其中即使在所述操作测试被停止之后，也继续所述步骤(b)直到完成将预定应力施加到所述第二半导体器件。

6.根据权利要求1的老化测试的方法，其中一个测量单元用于所述第一半导体器件的所述操作测试以及用于所述应力向所述第二半导体器件的所述施加，所述一个测量单元包括输入侧端口和输出侧端口，

其中通过位于所述输入侧端口中的输入分配端子的第一端子将检查图形提供给所述第一半导体器件并且通过所述输出侧端口从所述第一半导体器件接收输出图形，来执行所述操作测试，以及

其中通过位于所述输入侧端口中的所述输入分配端子的第二端子将应力图形施加到所述第二半导体器件，来执行所述应力的所述施加。

7.根据权利要求6的老化测试的方法，进一步包括：

(d)当在所述第一半导体器件中发现故障时，停止所述第一半导体器件的所述操作测试以及向所述第二半导体器件的所述应力的所述施加；

(e)从所述第一半导体器件释放所述输入分配端子的所述第一端子，并且使所述第一端子与所述第二半导体器件接触；

(f)将欲施加到所述第二半导体器件的剩余应力通过所述第一端子施加到所述第二半导体器件；以及

(g)在所述步骤(f)之后执行所述第二半导体器件的操作测试。

8.根据权利要求6的老化测试的方法，其中所述第一半导体器件和所述第二半导体器件的每一个都包括：

输入端子，用于接收所述检查图形，以及

输出端子，用于输出所述输出图形，

其中所述输入端子的数量小于所述输出端子的数量。

9.一种晶片级老化测试的方法，包括：

(a)执行形成在晶片上的第一半导体器件的操作测试；以及

(b)在执行所述操作测试时，将应力施加到形成在所述晶片上的第二半导体器件。

10.一种晶片级老化测试的方法，包括：

(a)执行形成在载带上的第一半导体器件的操作测试；以及

(b)在执行所述操作测试时，将应力施加到形成在所述载带上的第二半导体器件。