TWI278630B - Method for burn-in test and measurement program for burn-in test - Google Patents
Method for burn-in test and measurement program for burn-in test Download PDFInfo
- Publication number
- TWI278630B TWI278630B TW094133700A TW94133700A TWI278630B TW I278630 B TWI278630 B TW I278630B TW 094133700 A TW094133700 A TW 094133700A TW 94133700 A TW94133700 A TW 94133700A TW I278630 B TWI278630 B TW I278630B
- Authority
- TW
- Taiwan
- Prior art keywords
- test
- semiconductor device
- stress
- aging
- probe
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Description
l27863〇 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種老化測試用之方法。 【先前技術】 為獲得半導體裝置之高密度黏著,發展了各種的黏著技術。 ,如,常利用TAB(Tape Automated Bonding,捲帶式自動接合) ,C〇F(Chip on FUm,薄膜覆晶)技術以將半導體裝置黏著在液^曰曰 > 用的載送帶上;此外,Size Packaging,晶粒 於Chip Package,多晶片構裝)技術亦常用 前述黏著技術巾需考量的其中—個要件為老化測試之 相定具有高可#度之KGD(K_n Gcx)d Die,良好裸 ΐ μγΓ ί 執行老化測試。然而,’使用諸如tab、c〇f、csp 辦,無法像—般半導體裝置執行烟老化測試 須不使用=測或mcp等黏著技術,必 Ϊ案上。日本公開專利申 中,探針係盥尼私曰m 揭路了 WLM技術。在晶圓級老化測試 施加於半導圓上之半導體裝置觸,並經由探針將應力 測試術之—_在於卿娜。為縮短 置同時施行老化3一 f十卡而對許多半導體裝 為:藉著使用單一接斜财在日日圓級老化測試中,理想之狀況 時施行老化測試。然而而士、所_有形成於晶圓上的半導體裝置同 使得確保探針與^㈣5 3猶彳了老化賴至許多的半導體裝置, 牛^體裝置間的電性連結可靠度變得困難。實際 5 1278630
上,為測試半導體裝置,I 然而,若執行複數個測試以免^也必須施行複數個老化測試的。 試時間增加。由於測試 ^ j體健,麵應地會導致測 所不樂見。 間曰加f導致測試成本增加,故為吾人 有鑪於前述背景,五 試之測試時_技術。σ人期望提供—種_探針以減少老化測 【發明内容】 因此本發明之—日ίΛ & 該老吏探針==二之=時間’其中 方法,其包含:針-種铜試用之 探針而對第二半導體裝置施加應力 操作測試與時執行第一半導體裝置之 測試與老倾叙« 操作 下 【實施方式】 根據本發明之老化職狀方法的實施例將參^ 昭 附圖說明如 盖一實施例 δ曰ιί^Γ貫施射,係將根據本發明之老化測試用之方法庫用 之晶圓級老化測試用= I半導體之操侧試_,概略地施行第二半導體 三半導 ,之方法經由測J圓;= 壯罢七鲞 VJ J 佩岭地她订弟, 試。在老化測試及操作測試完成後,執行第 體衣置之老化測試及第二半導體裝置之操作測試 +蜍 善了老化測試及操侧試的產量,並有效地減少了晶圓^化^ ^78630 試檢驗所需之時間。 其詳老制朗之妓紅具般備以及 1的酉,置=實==2==枝_之探針卡 上’並在同-日她行編嫩 之 具體而言’將四個DUT區域,即贿 置在探針卡!上。此四雨區域2ι、22 :2之!= 其中該半導體裝置係藉二= -:μΤ· , ,DUT2] ,DUT: 5丨係為DUT區域2彳而抓罟·相如α认 τ 41及輪出#盤#木針 探針:^3jf巾用財半導體技上贿老化測試之 i 言,老化測試探針61係為雨區域3l 老化測試探針62係為贿區域32而設置厂 木、十卡1之此類配置意欲藉由使用輸入焊盤探1 她針&在兩半導體裝置上施行操作測試,且葬 ^ ^ ϊϊ= 施料蝴試。B “顯示於此 j例中,δχ置在+導體巾之個聰針卡丨 半導體中之個別探針卡i之探針組與焊盤_
Dtr Di® ^ ^ DUT1、DUT2表不之,而老化測試施行於其上 々々 號DUT1,.、丽2,表示之。如熟知此項技藝者所知, 7 127.8630 ‘將輸出訊的自二入訊號的輸入焊盤7以及用 _、_,及DUT2, Γ 半導體裝置膽1、 之半ί體裝ϋτι 十般t別與其上施行操作測試 ^ DUT ° 入《7相接觸,而輸鱗盤探針&與,^ UT丄之輸 盤8相接觸。相似地,㈣區域士之於入、^^ 之輸出焊 置DUT2之輪入焊般7相蛀鈣二认輪~盤掩針4與半導體裝 > _之輪料&與半導體裝置 探針也及輸出焊盤探針52並未示於·焊盤 供應至半導體裝置_之輸入H7 入焊盤探針屯 供給至半導體裝置DUT2之輸人焊^ 輸j盤探針屯 應至測5式為,此外,由半導體裝置聰之輸出丈曰般!而供 出圖樣亦經由輸出焊盤探針心而供應至测試哭。干i斤輸出之輪 換言之,為DUT區域义及 、二二° 分別與其上施行老化測試之半導體裝;‘老^^探針上及, 盤7相接觸。然而,為使圖示易於形象化 的輪入焊 示於圖2。應注意:探針並未與半導體=匕測試探針,62並未 出焊盤8接觸。當施加老化測試至半導 ,,雨2的輪 之;且'軸桃測觸針二 圖3顯示個別探針卡丨之探針组盘 操作測試及施加應力之測試_‘接^=半導體裝置之 測試器以符號9來表示。測試器9t=^i圖_ 圖3中, 制器η。量解元1〇1,供應檢驗圖樣及 8 1278630 個^之半導體财置所輸丨之輪_樣來判斷 先準備之量_式,並要求3單·n執行在其記憶體中預 試以及施加應力。'、早疋ι〇1、ϊ〇2施行期望之操作測 每一量测單元1〇1、1〇2包含— 輸入側埠12係用以供應用於摔及一輸出側埠13。 裝置Dim及DUT2。禊斜+ /、乍之核馭圖樣至個別之半導體 位於量解S 1Gl、1()2讀^=麵針4!及4分別連接至 及DUT2是否存在問題。剧出圖樣來判斷個別半導體裝置DUT1 置。量基置:ft㈣試半導體裝置之配 元1〇2在半導體裝置DUT2 ’而量測單 元1〇2以控制器中所準備置測早兀爪及量測單 作元係彼此,同演算法進行運 將老化_之應 用,以 探針4,及分配銷14卜未連接至輪入焊盤 裝置着及贈力=== :口賴叙設備•姐,因 算法11的限制(卿所有制單元須於相同清 ΐΐ t 下,使用輸入側埠12之剩餘插銷以供庫上、 及DUTi t ^地將應力圖樣分別施加至半導體裝置“, 母一測式器皆具有複數個量測單元,以便同時測試複 !278630 =半^裝置,但這些測試器的 旦 之汉计無法使一量測單元在_半導 斗夕及 —量測單s可將應力施加喿作測試,而另 if 之輸人側埠U之剩餘可 體裝置上施行操作測試,且將應力=至^= 訊號用例中特別有效:使用其中欲供應之 半導體裝置中,許多剩餘插 係食由於在前述之 用於驅動液晶面板之資料傳輸線動輸^中。T, 數目少於輸出焊盤8數目的半導體裝置例4輸入焊盖7 程圖。f 老蝴期之紐驗佳步驟流 之操作物======鶴置圓 置DUT2之操作測抑蔣庵士 j體衣置DUT1的部份。半導體裝 根據圖4中所示^相二 半導11裝置騰2,之程序,則 七曰、B, 所之相似步驟施行之。而且,當护制哭η # 一咖♦ i〇i^ i〇2Bf ? 至SOHV)之操作、·^兮。士 / W、項目2至測試項目N(步驟soi-l 經由輸入焊盤探針^而供^至^’當壯檢驗圖樣係自輸入侧埠12 ΓΐΤΓΓΊ私认t ^至半^體I置DUT1,且ιΦ?车道卿Μ士罢 輸二=
焉知行關於測試項目j、2 5 w DUTV 错由自輪入側埠.12經由老化測試探針6,施加應力圖樣至半 10 1278630 J體裝置DUT1,吨行半導體裝置麵’ 二^施行關於測試項目1之操作測試時,量測單^^。具體而 圖樣1至半導體袭置_,,而測試項目1後之、、二,施加應力
$相,方法加以執行。在執行關於測試項目2至二,目2至N t分別將應力圖樣2至N施加至半導體裝 ,作測試期 T:f;i丽1之操作測試及半導體裝置=二;μ於是,半 一時間執行。 之老化测試在同 、十、而’右在某—測試項目之操作測試發現問顳曰" =減項目之操作測試後的操作測試。此係二略在上 :,觀點’提供訊號至具有問題 辭^站在^作測試安 右在測試項目j之操作測試發 ^置=不女當。例如, 至N之操作測試。纽—安見則不執仃關於測試項目j+1 以之應力圖樣測試項目]+; 有待力圖樣施加至半導體、^置贿1化測試中會將所 切體裝置騰1,_之轉^DUT1之彳祕測試及與 的老化測試亦根據相似之步驟脰衣置则’之半導體裝置 以此種方式,太者妙如山丁<0 行半導體裝置_ i^作3^老上測試方法在同-時間執 地減級老化戦之必要檢ΐίί化職之產量,且有效 根據圖4流程圖的操作 ’、、守間。 種類之測試器。具體而+、,碑及老化測試步驟並不適用於某些 會停止連接至半導^裝^之f係二當在半導體裝置中發現問題g 操作測試及老化測試^驟。單^設計者,其不適用於圖4之 口式期間發現問題而停止量加一右在半導體裝置DUT1之操作挪 體裝置DUT1,所施行之丰、^、兀1〇1,則藉由量測單元10〗對半導 測試變得不完全。對於半導體裝置 Ι27863Ό
Dim’之可靠度安全性而言為不妥 測試觀之啦__試及老化 男j '之另步驟*私圖。虽控制益^執 及控制量測單元1Gl及關,可達賴5之^:、中之里測私式 DUTl,在驟^首先使楝針與半導體裝置DUT1、DUT2、 =及DUT2接觸。使輸入焊盤探針4及 DUT1及DUT2之輸入焊盤7接觸,而使輪 =、+3^置 與半導體裝置DUT1及DUT2之輸出焊盤8接觸二外,1使^刀匕^ ^6^6^^.m + W^DUTr ^DUT2, nil來,在半導體裝置贿1及附2之操作測試前,會對是 ςιη未半導體裝置順及_之應力圖樣作判斷(步驟 Ϊ rim此係由於下列有可能發生之情況:#施加老化測試至半導 體DUT1及DUT2日寺,若在與老化測試同時執行之操作測試中發現 問,’則與產生問題之半導體裝置所相對應的量測單元會停丄, 使得所有應力圖樣無法供應至半導體裝置D|jT1及房丁2。 若有未施加於半導體裝置DUT1及DUT2之應力圖樣,將此等 未施加應力圖樣經由輪入焊盤探針屯及^施加至半導體装置卯_ 及DUT2(步驟S12)。因此,將待施加之預定應力施加至半導 置DUT1及DUT2。 衣 接下來’相繼地在半導體裝置DUT1及DUT2上執行關於測試 項目1、2至N之操作測試(步驟S13—丨至sl3—N)。並且,在執^ @ 1、2至N之操侧試_,將應力圖樣1、2至N 相繼施加至半導體裝置DUT1,及DUT2,(步驟S15—〗至S15—N)。 在同二時間執行關於測試項目i之半導體裝置DUT1及dUT2的操 作測試及施加應力圖樣i至半導體裝置DUT1,及DUT2,。 木 然而,若在某一測試項目之操作測試發現問題,則停止連接 12 1278630 ,發:見問題之半導體裝置的量測單元,且省略前述測試項目之操 =測試後待執行之操侧試及省略藉由制單元所執行之應力圖 樣施加(步驟S14-1至S14-N)。 例如^若在關於半導體裝置卯^測試項目〗之操作測試發現 =’貝:j量夠單元1〇1會省略半導體裝置Dlm關於測試項目j+l 之#作測試,且省略半導體裝置匪,應力圖樣川至1^之 施加,因而量測單元1〇1受到保護。 =、省略施加應力圖樣j+1至N之事實,導致預定之應力 導體裝£DUT1,的結果。由於此原因,在半導體裝置 體F置^測試後:將省略之應力圖樣W W在執行半導 二匕二域時施加至步,驟S12。因此,所有待施加 之應力圖才水白知加至半導體裳置DUT1,。 中發^^日?^、=之步驟適驗設計成使得當在半導體裝置 中,現問物會令連接至半導體裝置之量測單哭, 且/、係:用以根據本發明而執行晶圓級老化 ^。、Μ- 第二實^^ ^ 之老ΐίΐ實施射,係將本發明剌於使用Μ之半導體裝置 圖6係使用TAB作為封裝方式之丰導 裝置DUT1及DUT1,#連处於哉、Λ 〇構不意圖。半導體 Μ形成於載送帶21 22及輸出焊盤 至半導體裝置順及贿/的以於H部將輪入訊號供應 樣金屬線24.連接至半導體裝置^及㈡係經由輸入圖 „為用以輸出來自半導體 。另出 谭盤’且輸人焊盤23係經由輪 ^輸出訊號的 裝置DUT1及DUT1,。 〃屬、、泉25而連接至半導體 示意圖圖峨找^
Fl 日“ M可施行操作測試於一本》雜壯$, 同一 _&行老侧試於料—導體元件的方之置上具2 13 1278630 及咖,]分別表示丽區域2及3為聯性,符號卿] 探針5設置於爾區域2,而老化jt;^f盤探針4及輸出焊盤 :上=:出=二,於半導體裝置腿上施 _,施加祕=====係制於對半導體裝置 化罐l T焊雜針5及老 L置==測單元^ 用,且有助錢善檢驗之ίί^^Γ/Λ1早认義_的有效使 執行似’財施财之槪職綠在同-時間 在丰示=5施例中’探針卡r之相對應探針盘設置 在丰¥脰衣置中之焊盤間的連接關係透視圖。如 ,、 ^ r之相對應探針與形成於載送帶21上之Ξ入焊:22ί: 分別與輸人谭盤探針4及輸出焊二-及^出焊 連接至半導體裝置DUT1,之^換而s之, :Tf:自;r樣係經由輸入焊“針4 =ί:?ί Π ί t裝置雨1輸出之輸出圖樣係經由輸出焊 試,力供應至半導«置_,。因此,在同一:^老, 作測試及半導體裝置丽Γ之老化測試。 體衣置DUT1之操作測試及半導體裝置_,之; 後,在同一時間下執行半導體裝置DUT1, 4忒 導體裝置眶,之半導體裝置(未圖示)的老 14 1278630 =所詳述的老化測試程序,熟知此技藝者可明顯地了解:用 罘—貫施例之程序(圖4及圖5)亦可用在此實施例中。 车、首ί上所f釋者,在此實施例中,關於使用ΤΑβ之半導體,兩 ΐ之彳*作秦級老化測試係同時執行,因此達成了測試時 曰=減。附帶地,熟知此技藝者可明顯地了解:此實施例中老 法可應用至另一使用載送帶之黏著技術,例如C〇F。 化測試的%ί 與半導體裝置接_執行老 與精;實關,林離叫剌之齡 【圖式簡單說明】 附之'優點及特徵將由隨後之說明及隨 所使用%之老蝴試狀綠實施例中 «置圖中2ίί!ί?;?施财,探針卡讀雜與設置在半導 輸出焊烟的連接_透視圖。 連接_方=於第—實闕巾,探針卡之探針組與職器間之 圖4係於第—實施例中之步驟流程圖。 圖 第—實施例中之另—步驟流程圖。 σ…弟—貫施例中所測試之半導體裝置的封裝方式示意 m吏用於第二實施例中之探針卡之配置示意圖 圖8係顯示於笫-杏絲似士 ~ /、思圓0 中之輸入频轉^在載送帶 15 1278630 【主要元件符號說明】 1:探針卡 Γ :探針卡 2 : DUT1區域 2: : DUT1 區域 - 22 : DUT1’ 區域 3 : DUT1’ 區域 ' : DUT2 區域 _ 32 : DUT2’ 區域 _ 4:輸入焊盤探針 4ι :輸入焊盤探針 42 :輸入焊盤探針 5:輸出焊盤探針 5ι :輸出焊盤探針 52 :輸出焊盤探針 6:老化測試探針 6!:老化測試探針 62 :老化測試探針 • 7 :輸入焊盤 8:輸出焊盤 9 :測試器 - 10ι :量測單元 1〇2 :量測單元 ' 11 :控制器 12 :輸入侧埠 13 :輸出侧埠 14 ·輸入分配鎖 15 :輸出量測銷 1278630 21 :載送帶 22 :輸入焊盤 23 :輸出焊盤 24 :輸入圖樣金屬線 25 :輸出圖樣金屬線 S01-1 :測試項目1
501- N :測試項目N
502- 1 :施加應力圖樣1 SO2-N :施加應力圖樣N S03 :施加未施加之應力圖樣 511 :是否有未施加之應力圖樣 512 :施加未施加之應力圖樣 S13-1 :測試項目1
513- N :測試項目N 514- 1 :令對應至故障半導體裝置的量測單元停止 S14-N :令對應至故障半導體裝置的量測單元停止
17
Claims (1)
- Ϊ278630 f 申請專利範圍·· •化測試用之方法,包含·· a 針卡上之ρ組探針而執行第—半導體裝 (b)試時’藉由錄於該探針卡上之第二組探 也加一應力至第二半導體裝置。 體骏置及$]耗半圍壯項#老化測試用之方法,其中該第-半導 乐—牛寺體驮置係形成於一相同基板上。 2奴轨綱狀找,料該基板係-4載送如帶申請專利範圍第2項之老化測朗之方法,其中該基板為一 .广申'月專利範圍第1項之老化測試用之方法 人 (C) ΐ藉由該操作測試而在該第-半導體4中y 蚪,停止該操作測試, 中發現問題 刹奸其中’即使在雜翻彳試停止後,該步驟(b)仍持接4 ^加一預定應力至該第二半導體裝置結束為止。,造行,直 ^如申請專利範圍第i項之老化職用之 里而早兀,如測早几包含—輸人辦及 I#、使用〜 其權作測試係以下列方式來執行:|:=二 己ί 端子’以供應-檢驗圖又ίίϊ,, 的‘^樣,i輪出侧埠,以接收來自該第—半 18 1278630 入分中之該輪 達成。 應力圖樣至该弟一半導體裝置來 7· 專利,第6項之老化測期之方法,更包人: 裝置中發制題時,停止該ΐ-半導酽 離,且使★亥第工广 而子自忒第一半導體裝置脫 > ⑴將彳杨力出㈣辟置侧; (^施加至該第二半導體裝ΐ及峨應力㈣該第一端 8 ω在物⑴之_觸,繼峨測試。 體及該第二%&體圍的^^=機用之方法,其中該第-半導 以:,用以接收該檢驗圖3樣;及 巧幹=出?輪出圖樣, f 4而子之數目小於該輪出端子之數目。 ’種么圚級老化測試用之方法 ⑹在執行該操作測試時乐.導體裳置之操作測試;及 二半導體裝置。 ⑧σ一應力至形成在該晶圓上之第 10·—接 + (a) 老化測試用之方法,包含· (b) f ^ 第二半導體裝置。 ^^應力至形成在該載送帶上之 19 1278630 π· -種老化賴狀枝職料 試器中的電腦可讀媒體上,且i包 ,產叩,其埋置於鲫 腦施行下列步驟之程式碼:,、已3在執仃捋使得該測試器的電 (a)經由設置在探針卡上之第一一一 操作測試;及 、、、鉍針執仃弟一半導體裝置之 [作測試;及 ⑹在執行該操作測試時,、經 令^ ^ 針施加一應力至第二半導體裝置隹忒.針卡上之弟二組探 式產品,其中該所使用的電腦程 同基板上,且 弟—+導體裝置係形成在相 該基板係半導體晶圓或载送帶其中之—。 式產品,更包含^在^執^亍日产使、、j、、戈用 法所使用的電腦程 驟之程式碼: 、付"式态的電腦進一步施行下列步 (C) ^藉由該操作測試而在該第 停止該操作測試, 豆衣置中發現問題時, 其中,即使在該操作測試停止德, 到施加-預定應力至該第二半導體裝置、^n)仍持續進行,直 14.如申請專利範圍第u項之老 ΐ產t ’、更包含在執行時使得該測法所使用的電腦程 I之程式碼: 、勺龟腦進一步施行下列步 (d) 當在該第一半導體裝置中 襄置t該操作測試及第二ΐ導體壯Ϊ止該第一半導體 (e) 自該第_半導體裝置將該測二灸該施加應力; 作測試的端子釋放,且歹::夏測單元中用於該操 觸; 亥而子與該第二半導體裝置接 20 Ι27863Ό (f) 將待施加至該第二半導體裝置之殘餘應力經由該端子施 加至該第二半導體裝置;及 (g) 在該步驟(f)之後執行該第二半導體裝置的操作測試。 十一、圖式:21
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004285666A JP4464237B2 (ja) | 2004-09-30 | 2004-09-30 | バーンイン試験方法,及び,それに用いるバーンイン用測定プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200619633A TW200619633A (en) | 2006-06-16 |
TWI278630B true TWI278630B (en) | 2007-04-11 |
Family
ID=36098313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094133700A TWI278630B (en) | 2004-09-30 | 2005-09-28 | Method for burn-in test and measurement program for burn-in test |
Country Status (5)
Country | Link |
---|---|
US (1) | US7345498B2 (zh) |
JP (1) | JP4464237B2 (zh) |
KR (1) | KR100668133B1 (zh) |
CN (1) | CN100437132C (zh) |
TW (1) | TWI278630B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591624A (zh) * | 2011-01-06 | 2012-07-18 | 上海华虹Nec电子有限公司 | 超越探针台排列方式的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006015363B4 (de) * | 2006-04-03 | 2009-04-16 | Multitest Elektronische Systeme Gmbh | Testvorrichtung zum Testen von elektronischen Bauelementen |
CN109283449A (zh) * | 2018-10-24 | 2019-01-29 | 武汉精鸿电子技术有限公司 | 一种支持半导体器件高温老化测试的装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4956605A (en) * | 1989-07-18 | 1990-09-11 | International Business Machines Corporation | Tab mounted chip burn-in apparatus |
JP2665424B2 (ja) * | 1992-02-07 | 1997-10-22 | タバイエスペック株式会社 | パッケージ搬送装置及びパッケージテスト装置 |
JPH07312386A (ja) * | 1994-05-19 | 1995-11-28 | Fujitsu Ltd | 半導体チップのバーンイン基板とバーンイン方法 |
JP2000174081A (ja) * | 1998-12-07 | 2000-06-23 | Mitsubishi Electric Corp | 半導体チップのバーンイン試験方法、バーンイン試験装置及びバーンイン試験方法に使用する半導体チップ |
AU6747300A (en) * | 1999-07-14 | 2001-01-30 | Aehr Test Systems Inc. | Wafer-level burn-in and test cartridge and methods |
US6701474B2 (en) * | 2000-06-28 | 2004-03-02 | Cadence Design Systems, Inc. | System and method for testing integrated circuits |
JP2002110751A (ja) * | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の検査装置および製造方法 |
JP2003209147A (ja) * | 2002-01-11 | 2003-07-25 | Nec Microsystems Ltd | チップ製造方法およびシステム |
US6630685B1 (en) * | 2002-06-24 | 2003-10-07 | Micron Technology, Inc. | Probe look ahead: testing parts not currently under a probehead |
-
2004
- 2004-09-30 JP JP2004285666A patent/JP4464237B2/ja not_active Expired - Fee Related
-
2005
- 2005-09-28 KR KR1020050090545A patent/KR100668133B1/ko not_active IP Right Cessation
- 2005-09-28 TW TW094133700A patent/TWI278630B/zh not_active IP Right Cessation
- 2005-09-28 US US11/236,617 patent/US7345498B2/en not_active Expired - Fee Related
- 2005-09-30 CN CNB2005101087766A patent/CN100437132C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102591624A (zh) * | 2011-01-06 | 2012-07-18 | 上海华虹Nec电子有限公司 | 超越探针台排列方式的方法 |
CN102591624B (zh) * | 2011-01-06 | 2015-06-03 | 上海华虹宏力半导体制造有限公司 | 超越探针台排列方式的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4464237B2 (ja) | 2010-05-19 |
KR20060051760A (ko) | 2006-05-19 |
US20060066340A1 (en) | 2006-03-30 |
CN100437132C (zh) | 2008-11-26 |
JP2006098249A (ja) | 2006-04-13 |
CN1755379A (zh) | 2006-04-05 |
TW200619633A (en) | 2006-06-16 |
KR100668133B1 (ko) | 2007-01-11 |
US7345498B2 (en) | 2008-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5918107A (en) | Method and system for fabricating and testing assemblies containing wire bonded semiconductor dice | |
JP4531394B2 (ja) | 集積回路製造におけるテスト用ビアおよびコンタクト | |
US9329227B2 (en) | Method and apparatus for testing interconnection reliability of a ball grid array on a testing printed circuit board | |
US3746973A (en) | Testing of metallization networks on insulative substrates supporting semiconductor chips | |
CN104237577B (zh) | 晶圆测试的方法和装置 | |
CN103293503B (zh) | 探针卡的检测方法 | |
CN107076782A (zh) | 用于探针卡测试的组装装置 | |
TWI278630B (en) | Method for burn-in test and measurement program for burn-in test | |
TWI834684B (zh) | 用於在積體電路中接合導線測試之方法及設備 | |
US8797056B2 (en) | System and method for electronic testing of partially processed devices | |
JPWO2002063675A1 (ja) | 半導体集積回路および検査方法並びに製造方法 | |
CN107611050A (zh) | 晶圆的测试方法 | |
TW200843011A (en) | Method and apparatus for implementing IC device testing with improved SPQL, reliability and yield performance | |
US10823759B2 (en) | Test system and method of testing a wafer for integrated circuit devices | |
TW200816339A (en) | Bump test units and apparatus, and methods for testing bumps | |
TW507080B (en) | Burn in technique for chips containing different types of IC circuitry | |
TWI443764B (zh) | 測試用基板製造裝置、測試用基板製造方法以及程式產品 | |
TWM528516U (zh) | 測溫晶圓結構 | |
JP2001077160A (ja) | 半導体基板試験装置 | |
CN108107349A (zh) | 一种晶圆和成品测试通用承载板 | |
Seungje et al. | Detection of solder bump marginal contact resistance degradation using 4-point resistance measurement method | |
JP3202669B2 (ja) | 電気的特性測定方法 | |
JP2001141789A (ja) | 半導体及びその半導体の良品/不良品識別装置 | |
JP2002076076A (ja) | プローブカードおよび試験方法 | |
Riezenman | Tests and measurement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |