CN107611050A - 晶圆的测试方法 - Google Patents

晶圆的测试方法 Download PDF

Info

Publication number
CN107611050A
CN107611050A CN201710884250.XA CN201710884250A CN107611050A CN 107611050 A CN107611050 A CN 107611050A CN 201710884250 A CN201710884250 A CN 201710884250A CN 107611050 A CN107611050 A CN 107611050A
Authority
CN
China
Prior art keywords
test
wafer
chip
testing
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710884250.XA
Other languages
English (en)
Other versions
CN107611050B (zh
Inventor
任栋梁
钱亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201710884250.XA priority Critical patent/CN107611050B/zh
Publication of CN107611050A publication Critical patent/CN107611050A/zh
Application granted granted Critical
Publication of CN107611050B publication Critical patent/CN107611050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供了一种晶圆的测试方法,包括L1:对所述芯片进行测试项目i(1≤i≤n)的检测,并判断所述芯片是否通过测试;L2:若所述芯片通过测试,所述晶圆测试机进行台阶掉电和台阶上电,并执行步骤L3,若所述芯片未通过测试,结束测试,所述晶圆不合格;L3:判断i是否等于n,若i等于n,结束测试,所述晶圆合格,若i不等于n,取i=i+1,执行步骤L1。所述晶圆测试机进行台阶掉电和台阶上电,避免了因芯片应答慢而出现测试失效的情况,解决了芯片过宰的问题,提升了测试稳定性,避免了探针卡上电容对芯片的充放电效应,提高了产品良率,并且没有增加任何成本。

Description

晶圆的测试方法
技术领域
本发明涉及半导体制造领域,尤其涉及一种晶圆的测试方法。
背景技术
半导体测试工艺属于半导体产业的关键领域,半导体测试包括CP(CircuitProbe)测试,CP(Circuit Probe)测试也称晶圆测试(wafer test),是半导体器件后道封装测试的第一步,目的是将晶圆中的不良芯片挑选出来。
通常,在晶圆测试步骤中,就需要对所述芯片进行电性测试,以确保在封装之前,晶圆上的芯片是合格产品,因此晶圆测试是提高半导体器件良率的关键步骤之一。但是现有的晶圆测试机不稳定,误判率高,所以晶圆测试稳定性问题一直是困扰晶圆厂生产的主要矛盾问题之一,如果将不准确的测试数据提供给客户,最终会给芯片制造者带来信誉和经济损失,所以产品的测试稳定性问题亟待解决。
发明内容
本发明的目的在于提供一种晶圆的测试方法,以解决现有技术中存在的测试不稳定,误判率高等问题。
为了达到上述目的,本发明提供了一种晶圆的测试方法,采用晶圆测试机对晶圆上的每个芯片进行测试,并且具有n个测试项目,n为大于等于1的整数,其特征在于,所述晶圆的测试方法包括:
L1:对所述芯片进行测试项目i的检测,并判断所述芯片是否通过测试,1≤i≤n,并且i为整数;
L2:若所述芯片通过测试,所述晶圆测试机进行台阶掉电和台阶上电,并执行步骤L3,若所述芯片未通过测试,结束测试,所述芯片不合格;
L3:判断i是否等于n,若i等于n,结束测试,所述芯片合格,若i不等于n,取i=i+1,执行步骤L1;
可选的,所述晶圆包括多个芯片,每个所述芯片均包括上电复位电路;
可选的,所述测试项目包括DC测试和AC测试;
可选的,所述晶圆测试机包括控制单元、判断单元和探针卡,其中,所述控制单元控制所述探针卡和所述判断单元进行工作,所述探针卡用于对所述芯片进行测试并返回测试结果,所述判断单元对所述测试结果进行判断;
可选的,所述晶圆测试机还包一比较单元,用于比较所述晶圆测试机对一芯片完成的测试项目数量与一阈值是否相同;
可选的,所述控制单元发出测试信号,所述探针卡接收所述测试信号并对所述芯片进行测试,测试后将测试结果反馈给所述判断单元;
可选的,所述判断单元获取所述探针卡反馈的测试结果,并根据所述测试结果判断所述芯片是否通过测试;
可选的,所述探针卡包括开关、滤波单元和多个探针,所述开关用于控制所述探针卡是否进行工作,所述滤波单元用于滤除进出芯片的电流的高频成分和低频成分,多个所述探针与芯片进行接触以进行测试;
可选的,所述芯片上设置有测试焊点,所述探针与所述测试焊点接触以进行测试;
可选的,所述晶圆包括嵌入式闪存的晶圆。
发明人发现,在现有技术中,通常是利用晶圆测试机的具有若干探针的探针卡,将探针卡的探针与晶圆上的芯片电接触以进行测试。但是,为了使测试项目之间互不影响,会对晶圆测试机进行上电和下电,这一隔离动作会造成探针卡上的电容对芯片的充放电效应,并且因为前后测试项时间间隔太短,往往会因芯片应答慢而出现测试失效。
发明人考虑到,如果能给测试机一个缓慢的上电和下电过程,会消除探针卡上电容充放电对芯片的影响,进而提高晶圆测试结果的真实率和准确率。
在本发明提供的晶圆的测试方法中,包括L1:对所述芯片进行测试项目i(1≤i≤n)的检测,并判断所述芯片是否通过测试;L2:若所述芯片通过测试,所述晶圆测试机进行台阶掉电和台阶上电,并执行步骤L3,若所述芯片未通过测试,结束测试,所述晶圆不合格;L3:判断i是否等于n,若i等于n,结束测试,所述晶圆合格,若i不等于n,取i=i+1,执行步骤L1。所述晶圆测试机进行台阶掉电和台阶上电,避免了因芯片应答慢而出现测试失效的情况,解决了芯片过宰的问题,提升了测试稳定性,避免了探针卡对芯片的充放电效应,提高了产品良率,并且没有增加任何成本。
附图说明
图1为实施例提供的晶圆测试方法的流程图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
参阅图1,其为实施例提供的晶圆测试方法的流程图,如图1所示,采用晶圆测试机对晶圆上的每个芯片进行测试,并且具有n个测试项目,n为大于等于1的整数,其特征在于,所述晶圆的测试方法包括:
S1:对所述芯片进行测试项目i的检测,并判断所述芯片是否通过测试,1≤i≤n,并且i为整数;
S2:若所述芯片通过测试,所述晶圆测试机进行台阶掉电和台阶上电,并执行步骤L3,若所述芯片未通过测试,结束测试,所述芯片不合格;
S3:判断i是否等于n,若i等于n,结束测试,所述芯片合格,若i不等于n,取i=i+1,执行步骤S1。
本发明提供的晶圆测试方法通过对所述晶圆测试机进行台阶掉电和台阶上电,避免了因芯片应答慢而出现测试失效的情况,解决了芯片过宰的问题,提升了测试稳定性,避免了探针卡对芯片的充放电效应,提高了产品良率,并且没有增加任何成本。
优选的,所述晶圆包括多个芯片,所述晶圆测试机对每个所述芯片均进行测试,并挑选出不符合控制要求的芯片。所述晶圆的测试方法包括n(n为≥1的整数)个测试项目,所述晶圆上的芯片通过这n个测试项目后,即判定所述芯片合格,当所述晶圆上的芯片无法通过某个测试项目时,即判定所述芯片不合格。所述晶圆的测试项目包括DC测试和AC测试,DC测试通常首先进行(如连接性测试、开路/短路、漏电流、输出检查和功能测试等测试),以决定是否继续后面的AC测试。
优选的,每个所述芯片均包括上电复位电路,每测试完一个测试项目,均可以对所述晶圆进行掉电和上电,因为所述芯片包括上电复位电路,对所述芯片进行掉电和上电后,所述芯片复位,再进行测试,避免了上一个测试项目对下一个测试项目的影响,提高了晶圆测试的准确性。
所述晶圆测试机包括控制单元、判断单元、比较单元和探针卡,所述控制单元控制所述判断单元、比较单元和探针卡工作,所述探针卡用于对所述芯片进行测试并返回测试结果,所述判断单元对所述测试结果进行判断。
本领域技术人员应当了解,所述晶圆测试机包括一探针卡,作为晶圆测试机与待测晶圆之间的接口,所述探针卡具有开关、滤波单元和多个探针,所述开关控制所述探针卡是否工作,所述探针卡的探针与待测芯片进行物理接触和电学接触,以传递进出芯片的电流,所述滤波单元通常由两个并联的电容构成,以滤除所述进出芯片的电流的高频成分和低频成分,晶圆测试机对所述芯片进行上电和下电的过程中,由于探针卡中电容的存在,这一隔离动作会造成探针卡上的电容对芯片的充放电效应,并且因为前后测试项时间间隔太短,往往会因芯片应答慢而出现测试失效。所以,本实施例中,晶圆测试机对所述芯片进行阶梯型缓慢上电和下电,例如,所述芯片的测试电压为5V,上电时,所述芯片上的电压从0V-1V-2V-3V-4V-5V逐渐递增,下电时,所述晶圆上的电压从5V-4V-3V-2V-1V-0V逐渐递减,以阶梯型上升到最大电压或下降至0V,以避免探针卡上电容对芯片的充放电效应,提高了产品良率,并且没有增加任何成本。
请继续参阅图1,所述晶圆的测试方法的具体步骤如下,首先探针卡上的探针与所述芯片上的焊点进行接触,所述晶圆测试机的控制单元发出一测试信号,所述探针卡接收所述控制信号并对测试项目i进行测试,完成测试后,将测试结果反馈给所述判断单元;所述晶圆测试机的判断单元获取这个测试结果,并根据所述测试结果判断所述芯片是否通过测试,如果所述芯片没通过测试(测试结果为“No”),则所述芯片不合格,结束测试;如果芯片合格(测试结果为“Pass”),则对芯片进行下个测试项目的测试。
如果芯片合格,则对芯片进行如上所述的台阶掉电和台阶上电,避免相邻两个测试项目的互相影响。
优选的,所述晶圆测试机还包一比较单元,用于比较所述晶圆测试机对一芯片完成的测试项目数量与一阈值是否相同。这里的阈值可以设定为测试项目的个数n,所述比较单元比较所述测试项目i与所述阈值n的大小,用于所述确定结束循环的条件。当i等于n时,则所述芯片的所有测试项目均通过了测试,所述芯片合格,当i不等于n时,将i+1赋值给i(即当i=1时,i+1=2),继续循环,直至i=n时,结束循环,所述芯片合格。
优选的,所述晶圆包括嵌入式闪存的晶圆,所述嵌入式闪存的晶圆包括若干个嵌入式闪存的芯片,所述晶圆测试机的探针卡上的探针的数量与每个所述嵌入式闪存的芯片需要的数量匹配。优选的,所述晶圆测试机可以同时测试所述晶圆上的所有芯片,以节约所述晶圆的测试时间,提高效率。
综上,在本发明实施例提供的晶圆的测试方法中,具有如下的优点:所述晶圆的测试方法包括L1:对所述芯片进行测试项目i(1≤i≤n)的检测,并判断所述芯片是否通过测试;L2:若所述芯片通过测试,所述晶圆测试机进行台阶掉电和台阶上电,并执行步骤L3,若所述芯片未通过测试,结束测试,所述晶圆不合格;L3:判断i是否等于n,若i等于n,结束测试,所述晶圆合格,若i不等于n,取i=i+1,执行步骤L1。所述晶圆测试机进行台阶掉电和台阶上电,避免了因芯片应答慢而出现测试失效的情况,解决了芯片过宰的问题,提升了测试稳定性,避免了探针卡上电容对芯片的充放电效应,提高了产品良率,并且没有增加任何成本。
上述仅为本发明的优选实施例而已,并不对本发明起到任何限制作用。任何所属技术领域的技术人员,在不脱离本发明的技术方案的范围内,对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动,均属未脱离本发明的技术方案的内容,仍属于本发明的保护范围之内。

Claims (10)

1.一种晶圆的测试方法,采用晶圆测试机对晶圆上的每个芯片进行测试,并且具有n个测试项目,n为大于等于1的整数,其特征在于,所述晶圆的测试方法包括:
L1:对所述芯片进行测试项目i的检测,并判断所述芯片是否通过测试,1≤i≤n,并且i为整数;
L2:若所述芯片通过测试,所述晶圆测试机进行台阶掉电和台阶上电,并执行步骤L3,若所述芯片未通过测试,结束测试,所述芯片不合格;
L3:判断i是否等于n,若i等于n,结束测试,所述芯片合格,若i不等于n,取i=i+1,执行步骤L1。
2.如权利要求1所述的晶圆的测试方法,其特征在于,所述晶圆包括多个芯片,每个所述芯片均包括上电复位电路。
3.如权利要求2所述的晶圆的测试方法,其特征在于,所述测试项目包括DC测试和AC测试。
4.如权利要求3所述的晶圆的测试方法,其特征在于,所述晶圆测试机包括控制单元、判断单元和探针卡,其中,所述控制单元控制所述探针卡和所述判断单元进行工作,所述探针卡用于对所述芯片进行测试并返回测试结果,所述判断单元对所述测试结果进行判断。
5.如权利要求4所述的晶圆的测试方法,其特征在于,所述晶圆测试机还包一比较单元,用于比较所述晶圆测试机对一芯片完成的测试项目数量与一阈值是否相同。
6.如权利要求4所述的晶圆的测试方法,其特征在于,所述控制单元发出测试信号,所述探针卡接收所述测试信号并对所述芯片进行测试,测试后将测试结果反馈给所述判断单元。
7.如权利要求6所述的晶圆的测试方法,其特征在于,所述判断单元获取所述探针卡反馈的测试结果,并根据所述测试结果判断所述芯片是否通过测试。
8.如权利要求7所述的晶圆的测试方法,其特征在于,所述探针卡包括开关、滤波单元和多个探针,所述开关用于控制所述探针卡是否进行工作,所述滤波单元用于滤除进出芯片的电流的高频成分和低频成分,多个所述探针与芯片进行接触以进行测试。
9.如权利要求8所述的晶圆的测试方法,其特征在于,所述芯片上设置有测试焊点,所述探针与所述测试焊点接触以进行测试。
10.如权利要求1所述的晶圆的测试方法,其特征在于,所述晶圆包括嵌入式闪存的晶圆。
CN201710884250.XA 2017-09-26 2017-09-26 晶圆的测试方法 Active CN107611050B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710884250.XA CN107611050B (zh) 2017-09-26 2017-09-26 晶圆的测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710884250.XA CN107611050B (zh) 2017-09-26 2017-09-26 晶圆的测试方法

Publications (2)

Publication Number Publication Date
CN107611050A true CN107611050A (zh) 2018-01-19
CN107611050B CN107611050B (zh) 2020-10-16

Family

ID=61058398

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710884250.XA Active CN107611050B (zh) 2017-09-26 2017-09-26 晶圆的测试方法

Country Status (1)

Country Link
CN (1) CN107611050B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346451A (zh) * 2018-03-14 2018-07-31 上海华虹宏力半导体制造有限公司 存储器的测试方法
CN110687430A (zh) * 2019-09-18 2020-01-14 四川豪威尔信息科技有限公司 一种集成电路晶圆测试优化方法
CN110907795A (zh) * 2018-09-14 2020-03-24 新加坡商美亚国际电子有限公司 测试用电路板及其操作方法
CN111128779A (zh) * 2019-12-26 2020-05-08 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN112213621A (zh) * 2020-09-22 2021-01-12 长江存储科技有限责任公司 晶圆测试系统及晶圆测试方法
US11755209B2 (en) 2021-03-09 2023-09-12 Winbond Electronics Corp. Semiconductor memory device and error detection and correction method

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100252A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 電子ビームテスタの試料搭載機構
CN1477882A (zh) * 2002-08-21 2004-02-25 华为技术有限公司 控制上下电过程的方法及装置
CN101174310A (zh) * 2006-11-03 2008-05-07 北京中电华大电子设计有限责任公司 智能卡芯片测试方法和电路
CN203537356U (zh) * 2013-09-12 2014-04-09 成都成电光信科技有限责任公司 上电复位电路
CN104237766A (zh) * 2013-06-24 2014-12-24 上海海尔集成电路有限公司 芯片测试方法和装置
CN106571739A (zh) * 2016-11-11 2017-04-19 昆山龙腾光电有限公司 软启动电路及供电装置
CN106921371A (zh) * 2015-12-28 2017-07-04 上海新微技术研发中心有限公司 低功耗上电复位电路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04100252A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 電子ビームテスタの試料搭載機構
CN1477882A (zh) * 2002-08-21 2004-02-25 华为技术有限公司 控制上下电过程的方法及装置
CN101174310A (zh) * 2006-11-03 2008-05-07 北京中电华大电子设计有限责任公司 智能卡芯片测试方法和电路
CN104237766A (zh) * 2013-06-24 2014-12-24 上海海尔集成电路有限公司 芯片测试方法和装置
CN203537356U (zh) * 2013-09-12 2014-04-09 成都成电光信科技有限责任公司 上电复位电路
CN106921371A (zh) * 2015-12-28 2017-07-04 上海新微技术研发中心有限公司 低功耗上电复位电路
CN106571739A (zh) * 2016-11-11 2017-04-19 昆山龙腾光电有限公司 软启动电路及供电装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108346451A (zh) * 2018-03-14 2018-07-31 上海华虹宏力半导体制造有限公司 存储器的测试方法
CN110907795A (zh) * 2018-09-14 2020-03-24 新加坡商美亚国际电子有限公司 测试用电路板及其操作方法
CN110907795B (zh) * 2018-09-14 2022-01-14 新加坡商美亚国际电子有限公司 测试用电路板及其操作方法
CN110687430A (zh) * 2019-09-18 2020-01-14 四川豪威尔信息科技有限公司 一种集成电路晶圆测试优化方法
CN111128779A (zh) * 2019-12-26 2020-05-08 上海华虹宏力半导体制造有限公司 晶圆的测试方法
CN112213621A (zh) * 2020-09-22 2021-01-12 长江存储科技有限责任公司 晶圆测试系统及晶圆测试方法
US11755209B2 (en) 2021-03-09 2023-09-12 Winbond Electronics Corp. Semiconductor memory device and error detection and correction method

Also Published As

Publication number Publication date
CN107611050B (zh) 2020-10-16

Similar Documents

Publication Publication Date Title
CN107611050A (zh) 晶圆的测试方法
CN105070320B (zh) 一种存储器晶圆测试方法及存储器测试机
US6138256A (en) Intelligent binning for electrically repairable semiconductor chips
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US20040019838A1 (en) Method, circuit and system for determining burn-in reliability from wafer level burn-in
US20070200571A1 (en) Verifying individual probe contact using shared tester channels
CN208507632U (zh) 一种晶圆测试成品率实时监控系统
KR20070047846A (ko) 반도체집적회로장치 및 그 검사방법, 반도체웨이퍼, 및번인검사장치
CN103267940B (zh) 多模块平行测试系统
CN107863302A (zh) 测试装置以及测试方法
WO2014003793A1 (en) Charge sharing testing of through-body-vias
US6323639B1 (en) Powering dies on a semiconductor wafer through wafer scribe line areas
CN110208680A (zh) 一种芯片测试系统及方法
CN112180240A (zh) 一种用于芯片生产的测试系统
US20090237104A1 (en) Testing method of semiconductor integrated circuit and information recording medium
CN110021334B (zh) 一种晶圆测试方法
CN102928761B (zh) 晶圆测试系统及晶圆测试方法
CN106887253A (zh) 一种采用测试针卡进行dram晶圆测试的方法
CN209000871U (zh) 一种晶圆测试系统
CN206400062U (zh) 高性能射频遥控自动化测试装置
CN108010861A (zh) 晶圆测试监控接触电阻按需清针的方法
Yan et al. Research on chip test method for improving test quality
CN106526459B (zh) 高性能射频遥控自动化测试系统及其方法
CN107340487A (zh) 一种查看测试系统处于稳定状态下实际加工能力的方法
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant