CN111128779A - 晶圆的测试方法 - Google Patents
晶圆的测试方法 Download PDFInfo
- Publication number
- CN111128779A CN111128779A CN201911363074.0A CN201911363074A CN111128779A CN 111128779 A CN111128779 A CN 111128779A CN 201911363074 A CN201911363074 A CN 201911363074A CN 111128779 A CN111128779 A CN 111128779A
- Authority
- CN
- China
- Prior art keywords
- test
- sub
- flow
- items
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种晶圆测试方法,其测试程序包含主测试流程及子测试流程:所述主测试流程,包含测试项目1~N等若干个一级分Bin测试项目,依据一级分bin测试项目对晶圆进行依次测试;所述子测试流程,包含若干个个性测试项目,为一级分Bin测试项目下的失效诊断测试项目;所述主测试流程对晶圆进行快速筛选;根据主测试流程的测试项目结果选择进入该级的子测试流程,子测试流程在测试完成后输出二级分Bin标号。本发明在一级的主测试流程后增加二级的子测试流程,对一级测试程序后的芯片可进行进一步的个性化测试,获取更多的芯片测试数据,能获取更多的失效信息,同时可最大化的增加测试项目对晶圆进行更彻底的测试。
Description
技术领域
本发明涉及半导体器件制造及测试领域,特别是指一种晶圆的测试方法。
背景技术
在半导体器件制造工艺中,测试是保证器件出厂品质的重要环节,通过测试,能将制造过程中产生的一些残次品,或者性能不合格产品挑选出来,或者是通过测试,获知器件的性能参数,能对产品进行等级的区分。
探针测试(CP)是硅片测试中一个非常重要的测试项目,探针测试使用探针卡与晶圆上的压焊点(PAD)接触以传输电信号。探针卡是测试仪器与待测器件(DUT)之间的接口,典型的探针卡是一种带有很多细针的的印刷电路板,这些细针和待测器件之间进行物理和电学接触,探针传递进出晶圆测试结构压焊点的电压电流。即探针测试机台是通过探针卡上探针与晶圆上的测试接触压焊点接触,测试机台发送测试电信号通过探针及与探针接触的压焊点输入到晶圆上的晶粒并获得测试数据。
在半导体芯片测试行业,在进行晶圆级产品或IP的测试时,往往需要进行多个条件多个项目下的测试或者验证。
CP测试按照预定的测试项目顺序依次进行,如图1所示,测试根据预先设定的测试项目依次向下测试,测试项目包含项目1~项目N,依次向下进行测试。若晶圆通过了测试项目1,则继续向下进行项目2的测试,若测试项目1失败,则被判定为失效组fail bin结束测试,即如进行到某个项目测试失败,则对应晶粒(die)标志为相应的芯片分组(Bin)编号,停止后续测试,依次类推……。
如果通过了所有测试项目,则标志为Pass Bin编号。
上述测试方法的问题在于:
一、CP测试是通过有效的测试项目筛选出符合设计规格的芯片,分BIN定义测试合格(PASS)或测试失败(Fail),具体的Fail Bin当中有些是需要进一步追加离线测试分析,才能获取更多的失效信息(失效模式)。
二、测试项目是固定数量,每个Die测试项目数≤总测试项目,无法实现增加个性化测试。
发明内容
本发明所要解决的技术问题在于提供一种晶圆的测试方法,能获取更多的芯片测试结果。
为解决上述问题,本发明所述的一种晶圆的测试方法,使用测试探针机台针对晶圆上的芯片进行测试,所述测试程序包含主测试流程及子测试流程:
所述主测试流程,包含测试项目1~N等若干个一级分Bin测试项目,依据一级分bin测试项目对晶圆进行依次测试。
所述子测试流程,包含若干个个性测试项目,为一级分Bin测试项目下的进一步细分测试项目。
所述主测试流程对晶圆进行快速筛选,在测试项目1测试通过的情况下即进行下一个测试项目即测试项目2的测试,依次类推。
根据主测试流程的测试项目结果选择进入该级的子测试流程。
进一步地,所述的测试机台是通过探针卡上探针与晶圆上的测试接触压焊点接触,测试机台发送测试电信号通过探针及与探针接触的压焊点输入到晶圆上的晶粒并获得测试数据。
进一步地,所述主测试流程在得到一级分Bin测试结果后进入所述子测试流程再进行个性化测试项目的测试,即子测试流程由一级分Bin测试项目的测试结果触发。
进一步地,所述子测试流程中的个性测试项目根据芯片的的一级分Bin测试结果来进一步确定,或者是根据工艺要求、芯片性能定位的综合考虑来确定个性测试项目的测试内容。
进一步地,所述的子测试流程在测试完成后输出二级分Bin标号。
进一步地,所述的子测试流程在主测试流程测试失效时进入子测试流程,进行个性测试项目的测试,输出二级分Bin标号。
进一步地,所述的子测试流程还能选择性设置在主测试流程测试结果合格时进入子测试流程,进行个性测试项目的测试,进行二级分Bin,以对合格品做进一步的分级管理。
进一步地,所述的子测试流程不仅限于二级测试,根据需要能增加三级或者四级以上的子测试流程,包含更多更细致的个性测试项目。
进一步地,所述的子测试流程,能选择性地在主测试流程中的测试项目1~N中的任意一步、或者几步、或者每一步测试项目后进入,即子测试流程与主测试流程不要求完全对应。
本发明所述的晶圆测试方法,在一级的主测试流程后增加二级的子测试流程,对一级测试程序后的芯片可进行进一步的个性化测试,获取更多的芯片测试数据,在失效模式下能获取更多的失效信息,同时可最大化的增加测试项目对晶圆进行更彻底的测试。
附图说明
图1 是现有的晶圆探针测试方法的流程图。
图2 是本发明所述的晶圆探针测试方法的流程图。
图3 是本发明一实施例的测试结果图。
具体实施方式
本发明所述的晶圆的测试方法,在传统的测试流程上,增加了二级测试项目。本发明使用测试探针机台针对晶圆上的芯片进行测试,所述测试程序包含主测试流程及子测试流程:
所述主测试流程,也就是传统的晶圆探针测试流程,包含测试项目1~N等若干个一级分Bin测试项目,依据一级分bin测试项目对晶圆进行依次测试。如图2所示,主测试流程中先进行测试项目1的测试,在获取到测试项目1的测试结果后,如果测试结果合格,则进入到下一级的测试项目继续进行主测试流程的测试;如果测试结果显示失效,则可进入到子测试流程。
所述子测试流程,形成一个二级的测试项目,包含有若干个个性测试项目,为一级分Bin测试项目下的进一步的测试项目,其测试项目的设定更加的个性化及细致化。子测试流程包含一级分Bin测试项目下的失效诊断测试项目。
所述主测试流程对晶圆进行快速筛选,在测试项目1测试通过的情况下即进行下一个测试项目即测试项目2的测试,依次类推,直到所有的测试项目完成。
根据主测试流程的测试项目结果选择进入该级的子测试流程。
所述的子测试流程可以设置在每一步的主测试流程的测试项目之后,也可以设置在部分的主测试流程项目之后,即按照需要选择性地在所述主测试流程中的项目1~N中的几步(可以不连续)后设置子测试流程。这样可以再增加个性测试项目丰富测试数据的前提下节省测试成本。
所述子测试流程是由主测试流程的测试结果来出发,在失效模式下,子测试流程是在主测试流程结果显示失效的情况下进入,也就是图2中所示的情况。在实际测试环境中,子测试流程也可以在主测试流程测试结果合格的情况下进入。失效模式能进一步测试分析出失效芯片的子类别,获取更多的失效信息以便于工艺分析。而在主测试流程测试结果合格的情况下进入子测试流程,可以对晶圆上的晶粒进行更细致化测试来进行性能区分。
所述子测试流程中的个性测试项目,如图2中所示的个性测试A、个性测试B、个性测试C,实际可能还有D、E、F……等,根据芯片的的一级分Bin测试结果来进一步确定,或者是根据工艺要求、芯片性能定位的综合考虑来确定个性测试项目的测试内容。
所述的子测试流程在测试完成后输出二级分Bin标号,图2中所示的一实施例是失效模式下在测试项目1后增加子测试流程,图中,晶圆测试在主测试流程项目1测试合格的晶圆进入下一步的测试项目2的测试,而测试项目1测试不合格的晶圆进入子测试流程,该实施例中子测试流程包含有三个个性测试项目,包含个性测试A、个性测试B、个性测试C,在个性测试A测试失效后,给出一级Bin标号+二级Bin标号,比如Bin2+Bin5,而个性测试A测试合格的晶粒再进入个性测试B,进一步测试失效则再给出一级Bin标号+二级Bin标号,比如Bin2+Bin7;而个性测试合格的晶粒再进行个性测试C,测试失效给出一级Bin标号+二级Bin标号,比如Bin2+Bin9。
一个典型的晶圆测试芯片分类图(mapping)如图3所示,表格内的数字代表分类号,即Bin组,1即为Bin1, 为测试全部合格的Bin组,3、4、5分别为相应的Bin组Bin3、Bin4、Bin5。Bin2为诊断失效模式下进入二级测试的分组, 包含有二级分Bin标号,细化测试项目,比如Bin2-1为失效模式1的Bin组,Bin2-2为失效模式2的Bin组,Bin2-3为失效模式3的Bin组。具体的分类方法及类别,可由技术人员自主确定。
上述的子测试流程不仅限于二级测试,根据需要能增加三级或者四级以上的子测试流程,即在子测试流程后再增加次级测试流程,可包含更多更细致的个性测试项目。
以上仅为本发明的优选实施例,并不用于限定本发明。对于本领域的技术人员来说,本发明可以有各种更改和变化。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。
Claims (9)
1.一种晶圆的测试方法,使用测试探针机台针对晶圆上的芯片进行测试,其特征在于:测试程序包含主测试流程及子测试流程:
所述主测试流程,包含测试项目1~N等若干个一级分Bin测试项目,依据一级分bin测试项目对晶圆进行依次测试;
所述子测试流程,包含若干个个性测试项目,为一级分Bin测试项目下的进一步细分测试项目;
所述主测试流程对晶圆进行快速筛选,在测试项目1测试通过的情况下即进行下一个测试项目即测试项目2的测试,依次类推;
根据主测试流程的测试项目结果选择进入该级的子测试流程。
2.如权利要求1所述的晶圆的测试方法,其特征在于:所述的测试机台是通过探针卡上探针与晶圆上的测试接触压焊点接触,测试机台发送测试电信号通过探针及与探针接触的压焊点输入到晶圆上的晶粒并获得测试数据。
3.如权利要求1所述的晶圆的测试方法,其特征在于:所述主测试流程在得到一级分Bin测试结果后进入所述子测试流程再进行个性化测试项目的测试,即子测试流程由一级分Bin测试项目的测试结果触发。
4.如权利要求1所述的晶圆的测试方法,其特征在于:所述子测试流程中的个性测试项目根据芯片的的一级分Bin测试结果来进一步确定,或者是根据工艺要求、芯片性能定位的综合考虑来确定个性测试项目的测试内容。
5.如权利要求1所述的晶圆的测试方法,其特征在于:所述的子测试流程在测试完成后输出二级分Bin标号。
6.如权利要求3所述的晶圆的测试方法,其特征在于:所述的子测试流程在主测试流程测试失效时进入子测试流程,进行个性测试项目的测试,输出二级分Bin标号。
7.如权利要求3所述的晶圆的测试方法,其特征在于:所述的子测试流程还能选择性设置在主测试流程测试结果合格时进入子测试流程,进行个性测试项目的测试,进行二级分Bin,以对合格品做进一步的分级管理。
8.如权利要求1所述的晶圆的测试方法,其特征在于:所述的子测试流程不仅限于二级测试,根据需要能增加三级或者四级以上的子测试流程,包含更多更细致的个性测试项目。
9.如权利要求1所述的晶圆的测试方法,其特征在于:所述的子测试流程,能选择性地在主测试流程中的测试项目1~N中的任意一步、或者几步、或者每一步测试项目后进入,即子测试流程与主测试流程不要求完全对应。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911363074.0A CN111128779A (zh) | 2019-12-26 | 2019-12-26 | 晶圆的测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911363074.0A CN111128779A (zh) | 2019-12-26 | 2019-12-26 | 晶圆的测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111128779A true CN111128779A (zh) | 2020-05-08 |
Family
ID=70502749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911363074.0A Pending CN111128779A (zh) | 2019-12-26 | 2019-12-26 | 晶圆的测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111128779A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111413606A (zh) * | 2020-03-23 | 2020-07-14 | 深圳市爱协生科技有限公司 | 显示驱动芯片source的测试装置及方法 |
CN112213621A (zh) * | 2020-09-22 | 2021-01-12 | 长江存储科技有限责任公司 | 晶圆测试系统及晶圆测试方法 |
CN112462233A (zh) * | 2020-11-25 | 2021-03-09 | 北京确安科技股份有限公司 | 一种集成电路测试中site的管控方法及系统 |
CN116844989A (zh) * | 2023-09-04 | 2023-10-03 | 北京智芯微电子科技有限公司 | Map生成方法、芯片失效原因的识别方法及系统 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459327B (en) * | 2000-07-28 | 2001-10-11 | Vanguard Int Semiconduct Corp | Generation method of the semiconductor wafer parametric test program |
TW200410349A (en) * | 2002-12-03 | 2004-06-16 | Powerchip Semiconductor Corp | Method for analyzing wafer test parameters |
TWI220545B (en) * | 2001-03-05 | 2004-08-21 | Promos Technologies Inc | Test method of dynamic procedure for semiconductor chip |
TW200839274A (en) * | 2007-03-21 | 2008-10-01 | Advantest Corp | Test apparatus and electronic device |
CN101634961A (zh) * | 2009-08-12 | 2010-01-27 | 方正科技集团苏州制造有限公司 | 一种计算机成品产线自检方法 |
CN101714115A (zh) * | 2008-10-08 | 2010-05-26 | 英业达股份有限公司 | 自动测试系统及自动测试方法 |
CN104951380A (zh) * | 2014-03-24 | 2015-09-30 | 环旭电子股份有限公司 | 一种用于测试在线产品的测试方法及系统 |
CN107611050A (zh) * | 2017-09-26 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
CN108828382A (zh) * | 2018-07-26 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | 多芯片集成测试方法 |
CN109444703A (zh) * | 2018-10-15 | 2019-03-08 | 上海华虹宏力半导体制造有限公司 | 超级结器件的测试方法 |
-
2019
- 2019-12-26 CN CN201911363074.0A patent/CN111128779A/zh active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW459327B (en) * | 2000-07-28 | 2001-10-11 | Vanguard Int Semiconduct Corp | Generation method of the semiconductor wafer parametric test program |
TWI220545B (en) * | 2001-03-05 | 2004-08-21 | Promos Technologies Inc | Test method of dynamic procedure for semiconductor chip |
TW200410349A (en) * | 2002-12-03 | 2004-06-16 | Powerchip Semiconductor Corp | Method for analyzing wafer test parameters |
TW200839274A (en) * | 2007-03-21 | 2008-10-01 | Advantest Corp | Test apparatus and electronic device |
CN101714115A (zh) * | 2008-10-08 | 2010-05-26 | 英业达股份有限公司 | 自动测试系统及自动测试方法 |
CN101634961A (zh) * | 2009-08-12 | 2010-01-27 | 方正科技集团苏州制造有限公司 | 一种计算机成品产线自检方法 |
CN104951380A (zh) * | 2014-03-24 | 2015-09-30 | 环旭电子股份有限公司 | 一种用于测试在线产品的测试方法及系统 |
CN107611050A (zh) * | 2017-09-26 | 2018-01-19 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
CN108828382A (zh) * | 2018-07-26 | 2018-11-16 | 上海华虹宏力半导体制造有限公司 | 多芯片集成测试方法 |
CN109444703A (zh) * | 2018-10-15 | 2019-03-08 | 上海华虹宏力半导体制造有限公司 | 超级结器件的测试方法 |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111413606A (zh) * | 2020-03-23 | 2020-07-14 | 深圳市爱协生科技有限公司 | 显示驱动芯片source的测试装置及方法 |
CN112213621A (zh) * | 2020-09-22 | 2021-01-12 | 长江存储科技有限责任公司 | 晶圆测试系统及晶圆测试方法 |
CN112462233A (zh) * | 2020-11-25 | 2021-03-09 | 北京确安科技股份有限公司 | 一种集成电路测试中site的管控方法及系统 |
CN112462233B (zh) * | 2020-11-25 | 2023-11-17 | 北京确安科技股份有限公司 | 一种集成电路测试中site的管控方法及系统 |
CN116844989A (zh) * | 2023-09-04 | 2023-10-03 | 北京智芯微电子科技有限公司 | Map生成方法、芯片失效原因的识别方法及系统 |
CN116844989B (zh) * | 2023-09-04 | 2024-01-26 | 北京智芯微电子科技有限公司 | 芯片失效原因的识别方法及系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111128779A (zh) | 晶圆的测试方法 | |
US6219810B1 (en) | Intelligent binning for electrically repairable semiconductor chips | |
US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
US7218093B2 (en) | Reduced chip testing scheme at wafer level | |
US7856332B2 (en) | Real time system for monitoring the commonality, sensitivity, and repeatability of test probes | |
US7453261B1 (en) | Method of and system for monitoring the functionality of a wafer probe site | |
US10866281B2 (en) | System and method to diagnose integrated circuit | |
US20090027077A1 (en) | Method and apparatus for identifying outliers following burn-in testing | |
CN102520332A (zh) | 晶圆测试装置及方法 | |
CN111293048B (zh) | 一种晶圆测试系统及其方法 | |
US6175244B1 (en) | Current signatures for IDDQ testing | |
US6939727B1 (en) | Method for performing statistical post processing in semiconductor manufacturing using ID cells | |
US10656204B2 (en) | Failure detection for wire bonding in semiconductors | |
US7382141B2 (en) | Testing a batch of electrical components | |
US6563335B2 (en) | Semiconductor device and test method therefor | |
Madge et al. | The value of statistical testing for quality, yield and test cost improvement | |
US7370257B2 (en) | Test vehicle data analysis | |
US6975945B2 (en) | System and method for indication of fuse defects based upon analysis of fuse test data | |
Fudoli et al. | A practical evaluation of I/sub DDQ/test strategies for deep submicron production test application. Experiences and targets from the field | |
CN117727650A (zh) | 多站点晶圆测试方法 | |
Bahukudumbi et al. | AWafer-Level Defect Screening Technique to Reduce Test and Packaging Costs for" Big-D/Small-A" Mixed-Signal SoCs | |
KR0177987B1 (ko) | 복수 개의 반도체 칩 테스트 방법 | |
CN118098331A (zh) | 晶圆的测试方法 | |
CN114264936A (zh) | 集成电路测试方法和集成电路测试系统 | |
JPS59184543A (ja) | 集積回路検査装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200508 |
|
RJ01 | Rejection of invention patent application after publication |