CN112462233B - 一种集成电路测试中site的管控方法及系统 - Google Patents
一种集成电路测试中site的管控方法及系统 Download PDFInfo
- Publication number
- CN112462233B CN112462233B CN202011337891.1A CN202011337891A CN112462233B CN 112462233 B CN112462233 B CN 112462233B CN 202011337891 A CN202011337891 A CN 202011337891A CN 112462233 B CN112462233 B CN 112462233B
- Authority
- CN
- China
- Prior art keywords
- data
- bin
- bin value
- value
- site
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 77
- 238000000034 method Methods 0.000 title claims abstract description 29
- 230000002159 abnormal effect Effects 0.000 claims description 9
- 238000005457 optimization Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract 1
- 101150049912 bin3 gene Proteins 0.000 description 23
- 238000007619 statistical method Methods 0.000 description 8
- 101150040844 Bin1 gene Proteins 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 6
- 238000012216 screening Methods 0.000 description 4
- 238000012163 sequencing technique Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000010998 test method Methods 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2894—Aspects of quality control [QC]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
- Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]
Abstract
本发明公开了一种集成电路测试中site的管控方法及系统，涉及集成电路领域。该方法包括：步骤1，获取bin值排序文件；步骤2，统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；步骤3，根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；步骤4，根据优化后的统计表计算bin值百分比；步骤5，根据所述bin值百分比判断site是否可控。本发明能够解决统计百分比时仍然以site总Die数或晶圆总Die数作为基数计算某个bin的百分比，则会导致统计数据失真的问题，达到减少site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失的效果。
Description
技术领域
本发明涉及集成电路领域，尤其涉及一种集成电路测试中site的管控方法及系统。
背景技术
集成电路(IC)测试是IC产业链中重要的一环，而且是不可或缺的一环，它贯穿于从产品设计开始到完成加工的全过程。目前所指的测试通常是指芯片流片后的测试，定义为对被测电路施加已知的测试矢量，观察其输出结果，并与已知正确输出结果进行比较而判断芯片功能、性能、结构好坏的过程。就其概念而言，测试包含了三方面的内容：已知的测试矢量、确定的电路结构和已知正确的输出结果。
集成电路测试一般用Bin值体现单个Die的测试结果，Fail Die的Bin值说明失败原因，而通常也用各Bin在各Site的分布百分比来衡量对应Bin值是否发生规律性异常。但单纯通过某个Bin在各Site中或整个晶圆的百分比并不是十分客观。因为集成电路测试中，一个Die只能由一个Bin值标识测试结果，并且通常来说测试过程中出现错误便不会继续测试，因此，如果统计百分比时仍然以Site总Die数或晶圆总Die数作为基数计算某个Bin的百分比，则会导致统计数据失真。
发明内容
本发明所要解决的技术问题是针对现有技术的不足，提供一种集成电路测试中site的管控方法及系统。
本发明解决上述技术问题的技术方案如下：一种集成电路测试中site的管控方法，包括：
步骤1，获取bin值排序文件；
步骤2，统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；
步骤3，根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；
步骤4，根据优化后的统计表计算bin值百分比；
步骤5，根据所述bin值百分比判断site是否可控。
本发明的有益效果是：通过对每个bin值在不同site下出现的个数的统计可以清楚的显示出基础数据，对基础数据进行筛选剔除可以提高数据的纯净度，为最终的判断提供可靠的标准，采用本发明的方法，有效减少Site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失。
进一步，步骤2具体为：
统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据所述第一数据及所述第二数据生成统计表。
采用上述进一步方案的有益效果是，通过对第一数据以及第二数据的生成可以有利于统计表的建立，同时提高了数据的可追溯性，使得复盘查看时更加方便。
进一步，步骤3具体为：
根据所述bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据所述第三数据生成优化后的统计表。
采用上述进一步方案的有益效果是，根据预先获取的bin排序文件得到具体顺序，依据先后顺序进行测试可以有效防止数据的错乱问题，同时剔除掉错误数据可以使数据更具有精确度，为后续精度控制做好铺垫。
进一步，步骤4具体为：
根据所述第二数据及所述第三数据，计算bin值百分比。
进一步，步骤5具体为：
根据所述bin值百分比，计算site间的差值，将差值与阈值进行比较，若在范围内，则，site可控，bin值正常，若不在范围内，则，site不可控，bin值异常。
采用上述进一步方案的有益效果是，将差值与阈值进行比较判断可以提高本发明的适用性，可根据实际情况自行调整阈值大小。
本发明解决上述技术问题的另一种技术方案如下：一种集成电路测试中site的管控系统，包括：
获取模块，用于获取bin值排序文件；
统计模块，用于统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；
优化模块，用于根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；
计算模块，用于根据优化后的统计表计算bin值百分比；
判断模块，用于根据所述bin值百分比判断site是否可控。
本发明的有益效果是：通过对每个bin值在不同site下出现的个数的统计可以清楚的显示出基础数据，对基础数据进行筛选剔除可以提高数据的纯净度，为最终的判断提供可靠的标准，采用本发明的方法，有效减少Site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失。
进一步，统计模块还用于：
统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据所述第一数据及所述第二数据生成统计表。
采用上述进一步方案的有益效果是，通过对第一数据以及第二数据的生成可以有利于统计表的建立，同时提高了数据的可追溯性，使得复盘查看时更加方便。
进一步，优化模块具体用于：
根据所述bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据所述第三数据生成优化后的统计表。
采用上述进一步方案的有益效果是，根据预先获取的bin排序文件得到具体顺序，依据先后顺序进行测试可以有效防止数据的错乱问题，同时剔除掉错误数据可以使数据更具有精确度，为后续精度控制做好铺垫。
进一步，计算模块具体用于：
根据所述第二数据及所述第三数据，计算bin值百分比。
进一步，判断模块具体用于：
根据所述bin值百分比，计算site间的差值，将差值与阈值进行比较，若在范围内，则，site可控，bin值正常，若不在范围内，则，site不可控，bin值异常。
采用上述进一步方案的有益效果是，将差值与阈值进行比较判断可以提高本发明的适用性，可根据实际情况自行调整阈值大小。
本发明附加的方面的优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明实践了解到。
附图说明
图1为本发明一种集成电路测试中site的管控方法的实施例提供的流程示意图；
图2为本发明一种集成电路测试中site的管控系统的实施例提供的结构框架图。
附图中，各标号所代表的部件列表如下：
100、获取模块，200、统计模块，300、优化模块，400、计算模块，500、判断模块。
具体实施方式
以下结合附图对本发明的原理和特征进行描述，所举实施例只用于解释本发明，并非用于限定本发明的范围。
如图1所示，一种集成电路测试中site的管控方法，包括：
步骤1，获取bin值排序文件；
步骤2，统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；
步骤3，根据bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；
步骤4，根据优化后的统计表计算bin值百分比；
步骤5，根据bin值百分比判断site是否可控。
在一些可能的实施方式中，通过对每个bin值在不同site下出现的个数的统计可以清楚的显示出基础数据，对基础数据进行筛选剔除可以提高数据的纯净度，为最终的判断提供可靠的标准，采用本发明的方法，有效减少Site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失。
需要说明的是，对于bin值排序文件的获取为：按照bin值出现的顺序对bin值进行排序，并将排序结果生成bin值排序文件，生成统计表的过程可采用常规手段，如通过系统自动生成表格数据或生成索引目录等方法，本发明以通过系统自动生成表格数据为例进行解释说明，有了bin值排序文件，要统计某个bin值在单个site或整个晶圆中实际百分比，不应该用各site的Die数或晶圆总Die数作为基数计算百分比，而是要跟据排序文件，排除掉未测试到该bin值就已经停止测试的Die，由此生成优化后的统计表，才能使百分比的计算更精准，如上所述，对某个bin值多统计时，对测试的总Die数做修正，可以计算出更加精准的bin值百分比，然后控制各site特定bin值百分比之间允许的差值，便可以精准管控site间差针对百分比计算的具体过程可参考实施例1，综上，现有技术中集成电路测试中为了提高测试效率，一般采用多个site并测。而并测时需要能够判断某个Site是否由于探针等出现异常从而导致固定site的规律性失效。通常的做法是通过各bin值在各site百分比去判断，但单纯bin值百分比并不能客观反应真实情况，此发明的目的是提供更加精准的bin值统计方法，实现site间差的精准管控，此外，本发明还可根据判断结果进行调整，详细内容可参考实施例2。
优选地，在上述任意实施例中，步骤2具体为：
统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据第一数据及第二数据生成统计表。
在一些可能的实施方式中，通过对第一数据以及第二数据的生成可以有利于统计表的建立，同时提高了数据的可追溯性，使得复盘查看时更加方便。
优选地，在上述任意实施例中，步骤3具体为：
根据所述bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据第三数据生成优化后的统计表。
在一些可能的实施方式中，根据预先获取的bin排序文件得到具体顺序，依据先后顺序进行测试可以有效防止数据的错乱问题，同时剔除掉错误数据可以使数据更具有精确度，为后续精度控制做好铺垫。
优选地，在上述任意实施例中，步骤4具体为：
根据第二数据及第三数据，计算bin值百分比。
优选地，在上述任意实施例中，步骤5具体为：
根据所述bin值百分比，计算site间的差值，将差值与阈值进行比较，若在范围内，则，site可控，bin值正常，若不在范围内，则，site不可控，bin值异常。
在一些可能的实施方式中，将差值与阈值进行比较判断可以提高本发明的适用性，可根据实际情况自行调整阈值大小。
如图2所示，一种集成电路测试中site的管控系统，包括：
获取模块100，用于获取bin值排序文件；
统计模块200，用于统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；
优化模块300，用于根据bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；
计算模块400，用于根据优化后的统计表计算bin值百分比；
判断模块500，用于根据bin值百分比判断site是否可控。
在一些可能的实施方式中，通过对每个bin值在不同site下出现的个数的统计可以清楚的显示出基础数据，对基础数据进行筛选剔除可以提高数据的纯净度，为最终的判断提供可靠的标准，采用本发明的方法，有效减少Site间差误判漏判问题，提高了生产管控能力，及时发现测试过程趋势性问题，避免了客户损失。
需要说明的是，对于bin值排序文件的获取为：按照bin值出现的顺序对bin值进行排序，并将排序结果生成bin值排序文件，生成统计表的过程可采用常规手段，如通过系统自动生成表格数据或生成索引目录等方法，本发明以通过系统自动生成表格数据为例进行解释说明，有了bin值排序文件，要统计某个bin值在单个site或整个晶圆中实际百分比，不应该用各site的Die数或晶圆总Die数作为基数计算百分比，而是要跟据排序文件，排除掉未测试到该bin值就已经停止测试的Die，由此生成优化后的统计表，才能使百分比的计算更精准，如上所述，对某个bin值多统计时，对测试的总Die数做修正，可以计算出更加精准的bin值百分比，然后控制各site特定bin值百分比之间允许的差值，便可以精准管控site间差针对百分比计算的具体过程可参考实施例1，综上，现有技术中集成电路测试中为了提高测试效率，一般采用多个site并测。而并测时需要能够判断某个Site是否由于探针等出现异常从而导致固定site的规律性失效。通常的做法是通过各bin值在各site百分比去判断，但单纯bin值百分比并不能客观反应真实情况，此发明的目的是提供更加精准的bin值统计方法，实现site间差的精准管控，此外，本发明还可根据判断结果进行调整，详细内容可参考实施例2。
优选地，在上述任意实施例中，统计模块200还用于：
统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据第一数据及第二数据生成统计表。
在一些可能的实施方式中，通过对第一数据以及第二数据的生成可以有利于统计表的建立，同时提高了数据的可追溯性，使得复盘查看时更加方便。
优选地，在上述任意实施例中，优化模块300具体用于：
根据bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据第三数据生成优化后的统计表。
在一些可能的实施方式中，根据预先获取的bin排序文件得到具体顺序，依据先后顺序进行测试可以有效防止数据的错乱问题，同时剔除掉错误数据可以使数据更具有精确度，为后续精度控制做好铺垫。
优选地，在上述任意实施例中，计算模块400具体用于：
根据第二数据及第三数据，计算bin值百分比。
优选地，在上述任意实施例中，判断模块500具体用于：
根据bin值百分比，计算site间的差值，将差值与阈值进行比较，若在范围内，则，site可控，bin值正常，若不在范围内，则，site不可控，bin值异常。
在一些可能的实施方式中，将差值与阈值进行比较判断可以提高本发明的适用性，可根据实际情况自行调整阈值大小。
实施例1，产品SS的晶圆测试工序共产生3个bin值，其中bin1表示测试结果为Pass，bin2、bin3表示测试结果为Fail，测试中出现bin3、bin2后则不再测试，而bin2的排在bin3之前，也就是说bin2的管芯继续测试则有可能产生bin3，而bin3的管芯继续测试肯定不会产生bin2，因此在本例中统计bin3的百分比时要排除bin2的个数。
本例实际测试晶圆共458个管芯，使用4Site并测。
测试结果如表1所示：
表1
| Bin1个数 | Bin2个数 | Bin3个数 | |
| Site1 | 100 | 5 | 10 |
| Site2 | 98 | 4 | 11 |
| Site3 | 99 | 5 | 8 |
| Site4 | 104 | 2 | 12 |
按照常规统计方法，如表2所示：
表2
| Bin1百分比 | Bin2百分比 | Bin3百分比 | |
| Site1 | 100/115＝87％ | 5/115＝4.3％ | 10/115＝8.7％ |
| Site2 | 98/113＝86.7％ | 4/113＝3.6％ | 11/113＝9.7％ |
| Site3 | 99/112＝88.4％ | 5/112＝4.46％ | 8/112＝7.14％ |
| Site4 | 104/118＝88.13％ | 2/118＝1.7％ | 12/118＝10.17％ |
因此bin3的Site间差为10.17％-7.14％＝3.03％。
使用本发明统计方法则结果如表3所示：
表3
| Bin1百分比 | Bin2百分比 | Bin3百分比 | |
| Site1 | 100/115＝87％ | 5/115＝4.3％ | 10/(115-5)＝9％ |
| Site2 | 98/113＝86.7％ | 4/113＝3.6％ | 11/(113-4)＝10.1％ |
| Site3 | 99/112＝88.4％ | 5/112＝4.46％ | 8/(112-5)＝7.4％ |
| Site4 | 104/118＝88.13％ | 2/118＝1.7％ | 12/(118-2)＝10.3％ |
使用本发明统计方法则Site间差为10.3％-7.4％＝2.9％。
因此，如果要将bin3的Site间差控制在3％以内，常规方法则认为是超标的，而本发明的方法统计结果则并未超标，更加客观，更加精准。
实施例2，产品SS的晶圆测试工序共产生3个bin值，其中bin1表示测试结果为Pass，bin2、bin3表示测试结果为Fail，测试中出现bin3、bin2后则不再测试，而bin2的排在bin3之前，也就是说bin2的管芯继续测试则有可能产生bin3，而bin3的管芯继续测试肯定不会产生bin2，因此在本例中统计bin3的百分比时要排除bin2的个数。
本例实际测试晶圆共458个管芯，使用4Site并测。
测试结果如表4所示：
表4
| Bin1个数 | Bin2个数 | Bin3个数 | |
| Site1 | 100 | 5 | 10 |
| Site2 | 98 | 4 | 11 |
| Site3 | 99 | 5 | 8 |
| Site4 | 104 | 2 | 12 |
按照常规统计方法，如表5所示：
表5
| Bin1百分比 | Bin2百分比 | Bin3百分比 | |
| Site1 | 100/115＝87％ | 5/115＝4.3％ | 10/115＝8.7％ |
| Site2 | 98/113＝86.7％ | 4/113＝3.6％ | 11/113＝9.7％ |
| Site3 | 99/112＝88.4％ | 5/112＝4.46％ | 8/112＝7.14％ |
| Site4 | 104/118＝88.13％ | 2/118＝1.7％ | 12/118＝10.17％ |
因此bin3的Site间差为10.17％-7.14％＝3.03％。
使用本发明统计方法则结果如表6所示：
表6
| Bin1百分比 | Bin2百分比 | Bin3百分比 | |
| Site1 | 100/115＝87％ | 5/115＝4.3％ | 10/(115-5)＝9％ |
| Site2 | 98/113＝86.7％ | 4/113＝3.6％ | 11/(113-4)＝10.1％ |
| Site3 | 99/112＝88.4％ | 5/112＝4.46％ | 8/(112-5)＝7.4％ |
| Site4 | 104/118＝88.13％ | 2/118＝1.7％ | 12/(118-2)＝10.3％ |
使用本发明统计方法则Site间差为10.3％-7.4％＝2.9％。
因此，如果要将bin3的Site间差控制在2.5％以内，则统计结果为超标，此时需重新判断每个site是否由于探针等出现异常从而导致固定site的规律性失效，若是，则需恢复该site的功能，若不是，则重新测试，若结果仍然为超标不可控，则判定为超标。
可以理解，在一些实施例中，可以包含如上述各实施例中的部分或全部可选实施方式。
需要说明的是，上述各实施例是与在先方法实施例对应的产品实施例，对于产品实施例中各可选实施方式的说明可以参考上述各方法实施例中的对应说明，在此不再赘述。
读者应理解，在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在本申请所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的方法实施例仅仅是示意性的，例如，步骤的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个步骤可以结合或者可以集成到另一个步骤，或一些特征可以忽略，或不执行。
上述方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分，或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到各种等效的修改或替换，这些修改或替换都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
Claims (4)
1.一种集成电路测试中site的管控方法，其特征在于，包括：
步骤1，获取bin值排序文件；
步骤2，统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；
步骤3，根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；
步骤4，根据优化后的统计表计算bin值百分比；
步骤5，根据所述bin值百分比判断site是否可控；
步骤2具体为：
统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据所述第一数据及所述第二数据生成统计表；
步骤3具体为：
根据所述bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据所述第三数据生成优化后的统计表；
步骤5具体为：
根据所述bin值百分比，计算site间的差值，将差值与阈值进行比较，若在范围内，则，site可控，bin值正常，若不在范围内，则，site不可控，bin值异常。
2.根据权利要求1所述的一种集成电路测试中site的管控方法，其特征在于，步骤4具体为：
根据所述第二数据及所述第三数据，计算bin值百分比。
3.一种集成电路测试中site的管控系统，其特征在于，包括：
获取模块，用于获取bin值排序文件；
统计模块，用于统计集成电路并行测试中每个bin值在不同site下出现的个数，生成统计表；
优化模块，用于根据所述bin值排序文件，对统计表中不符合要求的数据进行剔除，生成优化后的统计表；
计算模块，用于根据优化后的统计表计算bin值百分比；
判断模块，用于根据所述bin值百分比判断site是否可控；
统计模块还用于：
统计每个bin值在不同site间出现的个数，生成第一数据，统计每个site下的不同bin值的个数，生成第二数据，根据所述第一数据及所述第二数据生成统计表；
优化模块具体用于：
根据所述bin值排序文件，依次对每一个bin值进行测试，当测试结果为错误时，从发生错误的bin值的第一数据中删除该bin值之前的所有测试结果为错误的bin值的第一数据，得到第三数据，根据所述第三数据生成优化后的统计表；
判断模块具体用于：
根据所述bin值百分比，计算site间的差值，将差值与阈值进行比较，若在范围内，则，site可控，bin值正常，若不在范围内，则，site不可控，bin值异常。
4.根据权利要求3所述的一种集成电路测试中site的管控系统，其特征在于，计算模块具体用于：
根据所述第二数据及所述第三数据，计算bin值百分比。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011337891.1A CN112462233B (zh) | 2020-11-25 | 2020-11-25 | 一种集成电路测试中site的管控方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011337891.1A CN112462233B (zh) | 2020-11-25 | 2020-11-25 | 一种集成电路测试中site的管控方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112462233A CN112462233A (zh) | 2021-03-09 |
| CN112462233B true CN112462233B (zh) | 2023-11-17 |
Family
ID=74799902
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011337891.1A Active CN112462233B (zh) | 2020-11-25 | 2020-11-25 | 一种集成电路测试中site的管控方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112462233B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090071765A (ko) * | 2007-12-28 | 2009-07-02 | 주식회사 동부하이텍 | 사이트 차이를 감소시키는 웨이퍼 테스트 방법 |
| CN102214552A (zh) * | 2011-05-10 | 2011-10-12 | 北京确安科技股份有限公司 | 一种用于多site并行测试的site良率统计方法 |
| CN102324086A (zh) * | 2011-05-10 | 2012-01-18 | 北京确安科技股份有限公司 | 一种用于不同型号探针台的Map图转换方法 |
| CN104715101A (zh) * | 2013-12-12 | 2015-06-17 | 北京确安科技股份有限公司 | 一种晶圆测试过程中的拾片文件的自动生成方法 |
| CN106483444A (zh) * | 2015-08-31 | 2017-03-08 | 北京确安科技股份有限公司 | 利用测试程序防止晶圆Map图移位的方法 |
| CN106546937A (zh) * | 2016-11-24 | 2017-03-29 | 北京确安科技股份有限公司 | 一种验证测量系统是否处于稳定状态的方法 |
| CN107340487A (zh) * | 2016-11-24 | 2017-11-10 | 北京确安科技股份有限公司 | 一种查看测试系统处于稳定状态下实际加工能力的方法 |
| CN107505558A (zh) * | 2017-08-16 | 2017-12-22 | 上海华岭集成电路技术股份有限公司 | 一种晶圆测试中动态修改参数达到提高良率的方法 |
| CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
| CN111128779A (zh) * | 2019-12-26 | 2020-05-08 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
-
2020
- 2020-11-25 CN CN202011337891.1A patent/CN112462233B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20090071765A (ko) * | 2007-12-28 | 2009-07-02 | 주식회사 동부하이텍 | 사이트 차이를 감소시키는 웨이퍼 테스트 방법 |
| CN102214552A (zh) * | 2011-05-10 | 2011-10-12 | 北京确安科技股份有限公司 | 一种用于多site并行测试的site良率统计方法 |
| CN102324086A (zh) * | 2011-05-10 | 2012-01-18 | 北京确安科技股份有限公司 | 一种用于不同型号探针台的Map图转换方法 |
| CN104715101A (zh) * | 2013-12-12 | 2015-06-17 | 北京确安科技股份有限公司 | 一种晶圆测试过程中的拾片文件的自动生成方法 |
| CN106483444A (zh) * | 2015-08-31 | 2017-03-08 | 北京确安科技股份有限公司 | 利用测试程序防止晶圆Map图移位的方法 |
| CN106546937A (zh) * | 2016-11-24 | 2017-03-29 | 北京确安科技股份有限公司 | 一种验证测量系统是否处于稳定状态的方法 |
| CN107340487A (zh) * | 2016-11-24 | 2017-11-10 | 北京确安科技股份有限公司 | 一种查看测试系统处于稳定状态下实际加工能力的方法 |
| CN107505558A (zh) * | 2017-08-16 | 2017-12-22 | 上海华岭集成电路技术股份有限公司 | 一种晶圆测试中动态修改参数达到提高良率的方法 |
| CN108919083A (zh) * | 2018-06-08 | 2018-11-30 | 上海华岭集成电路技术股份有限公司 | 一种提高Serdes IP晶圆测试效率的方法 |
| CN111128779A (zh) * | 2019-12-26 | 2020-05-08 | 上海华虹宏力半导体制造有限公司 | 晶圆的测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112462233A (zh) | 2021-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6055463A (en) | Control system and method for semiconductor integrated circuit test process | |
| US20120095718A1 (en) | Automatic testing system and method | |
| JP2010226125A (ja) | 半導体テストのための方法および装置 | |
| JP2006514345A (ja) | 試験処理を拡張する方法および装置 | |
| JP5907649B2 (ja) | データ解析のための方法および装置 | |
| CN110727531A (zh) | 一种线上系统的故障预测及处理方法及系统 | |
| CN111103851B (zh) | 基于联合历史和时间序列分析的异常表征的系统和方法 | |
| CN114528172A (zh) | 一种晶圆芯片的测试方法、装置、电子设备及存储介质 | |
| CN116225969B (zh) | 一种游戏运行系统的稳定性测试方法及系统 | |
| TW201906040A (zh) | 半導體產品測試系統與方法 | |
| CN112462233B (zh) | 一种集成电路测试中site的管控方法及系统 | |
| JP7188949B2 (ja) | データ処理方法およびデータ処理プログラム | |
| CN111077420A (zh) | 一种敏感设备电压暂降耐受能力自动测试系统及方法 | |
| CN1818702A (zh) | 自动测试设备校准数据的生成和使用 | |
| US8185337B1 (en) | System, method, and computer program product for testing and re-testing integrated circuits | |
| CN113655370A (zh) | 确定芯片异常测试工况的方法、装置、系统及相关设备 | |
| CN116665748A (zh) | 一种用于闪存芯片的自动化测试设备及其测试方法 | |
| JP4925200B2 (ja) | 半導体ウェハ検査装置 | |
| CN113760772B (zh) | 面向测试性试验的半自动/自动执行系统的用例执行方法 | |
| US6476631B1 (en) | Defect screening using delta VDD | |
| US20210131840A1 (en) | Method for setting quality thresholds of products for testing purposes and device employing method | |
| JP5018474B2 (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
| CN115980541A (zh) | 数据处理、测试方法、装置、设备及存储介质 | |
| CN115774185B (zh) | 一种车规级芯片dpat检测方法及装置 | |
| CN106992873B (zh) | 保护组处理方法和装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |