JP5018474B2 - 半導体デバイス試験装置及び半導体デバイス試験方法 - Google Patents

半導体デバイス試験装置及び半導体デバイス試験方法 Download PDF

Info

Publication number
JP5018474B2
JP5018474B2 JP2007341031A JP2007341031A JP5018474B2 JP 5018474 B2 JP5018474 B2 JP 5018474B2 JP 2007341031 A JP2007341031 A JP 2007341031A JP 2007341031 A JP2007341031 A JP 2007341031A JP 5018474 B2 JP5018474 B2 JP 5018474B2
Authority
JP
Japan
Prior art keywords
value
determination
standard deviation
index value
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007341031A
Other languages
English (en)
Other versions
JP2009164292A (ja
Inventor
秀之 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Semiconductor Ltd
Original Assignee
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Semiconductor Ltd filed Critical Fujitsu Semiconductor Ltd
Priority to JP2007341031A priority Critical patent/JP5018474B2/ja
Publication of JP2009164292A publication Critical patent/JP2009164292A/ja
Application granted granted Critical
Publication of JP5018474B2 publication Critical patent/JP5018474B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体デバイス試験装置及び半導体デバイス試験方法に関する。
近年、自動車向け等の高い信頼性が必要とされる半導体デバイスにおいて、その信頼性を保つため、統計学的な手法により、その半導体デバイスに必要な規格を満足するために設定されている試験規格よりも厳しい規格を設定し、その規格を満足しない場合は、何らかの欠陥を含む不良半導体デバイスとして扱う方法がとられることがある。
図1を用いて、統計学的な手法を使った試験規格の算出方法を説明する。図1は、ある半導体ウェハ上の半導体デバイスの、スタンバイ電流の測定値をプロットした図で、横軸は測定順にサンプル番号を割り当てたものである。
ここで、スタンバイ電流の、半導体デバイスの仕様規格を満たすのに充分なマージンを持った試験規格の実線106に対して、測定値群105、103及び104は、全てそれ以下であるが、見て分かるとおり、一見して、測定値103及び104はその他の測定値群105に対して外れた値を示している。
このような値を示す半導体デバイスは、何らかの欠陥を含む可能性が高い。通常、開発段階で行われる信頼性試験により、このような特性を示す半導体デバイスにおいても、劣化等の問題がないことを確認して、高い信頼性を要求されない民生品を目的とした半導体デバイスの場合はそのまま出荷されることがあるが、自動車等、人命等に関わる高い信頼性を必要とされる目的に使用される場合は、試験で選別されるべきである。
そこで、一例として、測定値群105、103及び104が、正規分布に従っていると仮定して標準偏差σを算出し、上限を(平均値+6σ)で示す点線101、下限を(平均値−6σ)で示す点線102と決めて、この限界を超える値を示す半導体デバイスを、不良品として選別する方法がある。ここで、ばらつきが正規分布に従っていると仮定すると、(平均値±6σ)の限界を超えるデバイスの発生率は、3ppm〜4ppmである。
以上のような処理により、測定値103及び104の半導体デバイスは潜在的な不良品として扱われ、製品として出荷される半導体デバイスの信頼性をより高くすることができる。
このような統計学的手法を用いた方法は、例えば、下記の特許文献1に示されている。特許文献1には、半導体製品の製造において処理済みのウエハを測定し、得られた測定値が、その後に行う処理の条件決定に用いてよいものか否かを検定する測定値検定方法であって、前記ウエハの処理前に、処理条件を変えて作製した複数のウエハを測定することによって予め得ておいた複数の基準測定値から分散を求め、求めた分散にもとづいて測定値がとりうる範囲を予想し、処理後に、処理済みウエハを測定し、当該測定で得られた測定値が上記予想範囲に入るか否かによって前記検定を行う測定値検定方法が記載されている。
特開2000−133568号公報
前述したような手法は、測定値のばらつきが正規分布に近い分布をしていることが前提である。そのため、正規分布とはかけ離れたようないびつな分布をしている場合、その役目を充分に果たせなくなる。例えば、図2は、測定中に何らかの設備上の不具合が発生し、サンプル番号96の測定値201以降の測定値が全体的に10μA程度高い値にずれた場合の測定値のプロットである。
この場合、実際の測定値のばらつき自体は、図1の場合と同じであるが、サンプル番号96の測定値201以降の測定値が全体的にずれているために、標準偏差σを計算すると、非常に大きなばらつきがあるかのような値になってしまう。
そのため、(平均値+6σ)で示される上限の点線203及び(平均値−6σ)で示される下限の点線202は、図に示すように大きく拡大され、まったくその役目を果たさなくなり、測定値205及び206の半導体デバイスも良品として扱われてしまう。
この例の場合、全ての測定値が、半導体デバイスの仕様規格を満たすのに充分な値に収まっているため、このようにプロット形式にして人の目で監視すれば明らかに異常な状態であるにもかかわらず、この異常が検出されない。
本発明の目的は、信頼性の高い半導体デバイスの良品/不良品判定を行うことができる半導体デバイス試験装置及び半導体デバイス試験方法を提供することである。
本発明の半導体デバイス試験装置は、複数の半導体デバイスの測定値を入力する入力部と、前記複数の測定値のうちの異なる2個の測定値の差の絶対値の平均値を指標値として演算する指標値演算部と、前記複数の測定値の標準偏差を演算する標準偏差演算部と、前記指標値及び前記標準偏差を基に判定の有効性を判断する有効性判断部と、前記判定が有効であると判断されたときには、前記標準偏差を用いて前記複数の半導体デバイスの良品/不良品判定を行ってその判定結果を出力する良品/不良品判定部とを有することを特徴とする。
判定の有効性を判断し、判定が有効であると判断されたときに、標準偏差を用いて半導体デバイスの良品/不良品判定を行うので、信頼性の高い判定を行うことができる。
図5は、本発明の実施形態による半導体デバイス試験装置(半導体テスタ)の構成例を示すブロック図である。半導体ウェハ503の状態で、半導体ウェハ503上に作製された複数の半導体デバイスを、半導体デバイス試験装置を使って試験する。半導体デバイス試験装置は、試験装置部501、プローブ502、半導体ウェハ位置制御部504及びコンピュータ505を有する。
コンピュータ505内の入力装置806(図8)上のユーザの操作により、コンピュータ505は、試験装置部501、プローブ502、及び半導体ウェハ位置制御部504を制御する。ここで、プローブ502は、半導体ウェハ503上に作製された1つ又は複数の半導体デバイスの各電源端子及び各入出力端子に対して、電気的に接触するための針状のピン群と、その他試験装置部501との接続に必要な回路から構成される。
また、コンピュータ505の制御により、プローブ502の位置の移動、又は半導体ウェハ位置制御部504による半導体ウェハ503の位置の移動を行い、試験対象となる半導体デバイスを変えることができ、半導体ウェハ503上の、全ての半導体デバイスを試験することができる。また、試験した結果及び測定値については、コンピュータ505内の外部記憶装置808(図8)へ記録することができる。
図8は、コンピュータ505のハードウェア構成例を示すブロック図である。バス801には、中央処理装置(CPU)802、ROM803、RAM804、ネットワークインタフェース805、入力装置806、出力装置807及び外部記憶装置808が接続されている。
CPU802は、データの処理又は演算を行うと共に、バス801を介して接続された各種構成要素を制御するものである。ROM803には、予めCPU802の制御手順(コンピュータプログラム)を記憶させておき、このコンピュータプログラムをCPU802が実行することにより、起動する。外部記憶装置808にコンピュータプログラムが記憶されており、そのコンピュータプログラムがRAM804にコピーされて実行される。RAM804は、データの入出力、送受信のためのワークメモリ、各構成要素の制御のための一時記憶として用いられる。外部記憶装置808は、例えばハードディスク記憶装置やCD−ROM等であり、コンピュータプログラム、測定値及び試験判定結果等を記憶する。CPU802は、RAM804内のコンピュータプログラムを実行することにより、後述する図3及び図4の処理等を行う。
ネットワークインタフェース805は、ネットワークに接続するためのインタフェースである。入力装置806は、例えばキーボード及びマウス等であり、各種指定又は入力等を行うことができる。出力装置807は、ディスプレイ及びプリンタ等である。
図3及び図4は、本実施形態による半導体デバイス試験装置の試験方法を示すフローチャートである。図3は、標準偏差σの値の有効性を判定するための指標値σcを求める処理例を示すフローチャートである。本フローチャートは、ある試験数量単位で実施され、この説明では、その単位をロットと呼ぶことにする。
まず、ステップ301で処理が開始する。ユーザは、コンピュータ505内の入力装置806を操作して処理開始を指示する。
次に、ステップ302で試験を実行する。ここで、この試験の内容は、試験結果として何らかの測定値を出力するものとする。試験装置部501は、コンピュータ505の指示により、プローブ502を介して、半導体ウェハ503上の複数の半導体デバイスの測定を行い、測定値を取得する。この際、半導体ウェハ位置制御部504は、コンピュータ505の指示に応じて、半導体ウェハ503の位置を制御する。これにより、半導体ウェハ503上の複数の半導体デバイスの測定値を順に取得することができる。
例えば、図1及び図6に示すように、1枚の半導体ウェハ503上の149個の半導体デバイスのスタンバイ電流を測定値として取得する。図6は、試験順序601及び測定値602の表を示す図である。図1は、図6の表をプロットで示すグラフである。横軸のサンプル番号は試験順序601に対応し、縦軸のスタンバイ電流は測定値602に対応する。
図1及び図6は、正規分布に従った正常なばらつきを有する測定値を示す。これに対し、図2及び図7は、正規分布になっていない異常なばらつきを有する測定値を示す。図7は、試験順序701及び測定値702の表を示す図である。図2は、図7の表をプロットで示すグラフである。横軸のサンプル番号は試験順序701に対応し、縦軸のスタンバイ電流は測定値702に対応する。
半導体ウェハ503毎に、正常なばらつきの測定値(図1及び図6)、又は異常なばらつきの測定値(図2及び図7)が得られる可能性がある。
次に、ステップ303にて、ステップ302で試験を実行した対象半導体デバイスの付帯情報を保存する。ここで、付帯情報とは、例えば、試験順序、ウェハ内位置情報(横軸、縦軸)等である。例えば、コンピュータ505は、試験順序601を付帯情報として外部記憶装置808に記録する。
次に、ステップ304にて、ステップ303で保存した付帯情報に関連付ける形で、対象半導体デバイスの測定値を保存する。この保存データは、例えば、試験順序と測定値のテーブルデータである。例えば、コンピュータ505は、図1に示すように、測定値602を試験順序601に関連付けて外部記憶装置808に記録する。
次に、ステップ305にて、コンピュータ505は、ロット内の全ての試験対象半導体デバイスの試験が完了したかどうかをチェックする。完了したらステップ306へ進み、未だ試験対象半導体デバイスが残っていれば、ステップ302へ戻り、次の半導体デバイスについて上記の処理を繰り返す。
全ての試験対象半導体デバイスの試験が完了したら、ステップ306にて、コンピュータ505は次式(1)の指標値σcを演算する。
Figure 0005018474
指標値σcは、付帯情報に連続性のある試験対象半導体デバイス同士の測定値Xi及びXi+1の差の絶対値の平均値である。例えば、指標値σcは、試験順序iが隣接する半導体デバイスの測定値Xi及びXi+1の差の絶対値の平均値である。ここでは、例えば、付帯情報が試験順序だとすれば、自然数iを1からN−1(Nはロット内の試験対象半導体デバイスの全数量であって例えば149である)としたとき、全ての自然数iについて、i番目の試験対象半導体デバイスの測定値Xiとi+1番目の試験対象半導体デバイスの測定値Xi+1との差の絶対値を合計し、その合計をN−1で割った値が指標値σcである。
次に、ステップ307にて、コンピュータ505は、次式(2)により、ロット内の全ての試験対象半導体デバイスの測定値Xiの標準偏差σを計算する。
Figure 0005018474
平均値μは、N個(例えば149個)の半導体デバイスの測定値Xiの平均値である。標準偏差σは、各測定値Xiと平均値μとの差の2乗値を合計し、その合計値をNで割った値の平方根で表わされる。
次に、ステップ308にて、コンピュータ505は、標準偏差σを指標値σcで割った値を判定値Rcとして計算する。
標準偏差σは、式(2)に示すように、付帯情報に関係なく平均値μからのばらつきを示すものであるが、指標値σcは、付帯情報の連続性を加味したばらつきを示すものである。
例えば、付帯情報が試験順序だった場合において、図2及び図7に示すように、ある時点から急に測定値が一定の数値だけずれるような異常が発生したとき、標準偏差σは大きくなり、指標値σcは標準偏差σに対して比較的小さくなる。この時、判定値Rcは限界値Rmより大きくなる。
これに対し、図1及び図7に示すように、測定値のばらつきが正規分布に従うときには、標準偏差σは小さくなり、指標値σcは標準偏差σに対して比較的大きくなる。この時、判定値Rcは限界値Rmより小さくなる。
図4は、図3の判定値Rcを用いて半導体デバイスの良品/不良品判定を行う処理例を示すフローチャートである。
まず、ステップ401で処理が開始する。ユーザは、コンピュータ505内の入力装置806を操作して処理開始を指示する。
次に、ステップ402にてロット単位で試験を行い、ステップ403にてコンピュータ505はその試験結果から判定値Rcを計算し、外部記憶装置808に保存する。このステップ402及び403の処理は、図3のフローチャートの処理と同じである。
次に、ステップ404にて、コンピュータ505は、判定値Rcの正常値の限界値Rmの数値見直しを行うかどうかを判断する。この判断は、例えば、3ヶ月等定期的に見直すか、一定の試験数量毎に見直すか、あるいは判定値Rcの値を監視し、必要に応じて見直す等、適切な方法を採用する。もちろん、最初にこの運用を開始する前には、限界値Rmを決める必要がある。見直しを行うと判断した場合にはステップ405へ進み、見直しを行わないと判断した場合にはステップ406へ進む。
限界値Rcの見直しを行う場合、ステップ405にて、保存した各ロットの判定値Rc群の数値から、判定値Rcとして正常と判定する限界値Rmを決定する。この決定は、例えば、直近3ヶ月間の判定値Rc及び標準偏差σを用いて、Rm=Rc+6σとしてもよい。このとき、標準偏差σの計算には、前回の限界値Rmを上回った異常なロットの結果を含めないのが望ましい。
次に、ステップ406にて、コンピュータ505は、試験したロットの判定値Rcが限界値Rmより大きいか否かをチェックする。大きい場合には標準偏差σによる判定は信用できないのでステップ407へ進み、大きくない場合には標準偏差σによる判定は信用できるのでステップ408へ進む。
ステップ408では、コンピュータ505は、標準偏差σによる判定は信用できると判断し、このロットにおいて、標準偏差σを用いた、平均的ばらつきから外れた測定値を持つ半導体デバイスを、欠陥を含む潜在的不良品と判定する処理を、図1に従い実施する。
例えば、測定値群105、103及び104が、正規分布に従っていると仮定し、標準偏差σ及び平均値μを基に、(μ+6σ)で示す上限値101、(μ−6σ)で示す下限値102を求め、上限値101より大きい又は下限値102より小さい測定値の半導体デバイスを不良品として判定し、それ以外を良品として判定する。コンピュータ505は、その半導体デバイスの良品/不良品の判定結果を出力装置807に対して出力(表示又は印刷)する。
ステップ408の後、ステップ402に戻り、次のロットの処理を上記と同様に繰り返す。
ステップ407では、コンピュータ505は、標準偏差σによる判定は信用できないと判断し、異常ロットとして特別に調査して該当ロットの処置を検討する。例えば、図2及び図7に示すように測定値のばらつきが正規分布に従っていない場合のロットが該当する。何等かの原因により、サンプル番号96の測定値201以降の測定値が全体的に10μA程度高い値にずれている。
この場合、半導体ウェハ503に対するプローブ502の接触不良等の測定中に何らかの設備上の不具合が発生したことが原因である場合には、半導体ウェハ503上の半導体デバイスは良品であると判断することができる。
これに対し、半導体ウェハ503上のサンプル番号96の測定値201以降の半導体デバイスにプロセス上の不具合が発生したことが原因である場合には、それらの半導体デバイスは不良品であると判断することができる。
以上のような処理により、試験対象半導体デバイスの付帯情報に対して依存関係を持つ原因による、著しい正規分布からのずれを検出することが可能となり、標準偏差σを用いた良品/不良品判定の信頼性をより高めることができる。
本実施形態では、試験項目のうち、例えば、スタンバイ電流の測定値のみを管理する場合を例に説明する。まず、ばらつきが正常な場合の例として、図6に、あるロットの試験結果の試験順序と測定値のテーブルを示す。このテーブルは、図5の半導体デバイス試験装置によって、ある半導体ウェハ1枚に作製された半導体デバイス全てを試験し、コンピュータ505の制御によって、外部記憶装置808に保存されたデータである。
ここでは、付帯情報の例として試験順序を使用しており、試験順序601と、その順番に試験された試験対象半導体デバイスの測定値602とを対応づけたテーブルデータを、外部記憶装置808に保存している。
次に、式(1)により、試験順序に連続性のある試験対象半導体デバイス同士の測定値の差の絶対値の平均値を指標値σcとして計算する。本実施形態の場合、試験順序1の測定値x1と試験順序2の測定値x2との差の絶対値から、試験順序148の測定値x148と試験順序149の測定値x149との差の絶対値まで、148個の計算値の合計を、148で割ったものになり、その計算結果σcは、約1.132である。
また、式(2)より、この149個の測定値の標準偏差σは、約1.393である。したがって、判定値Rc(=σ÷σc)は約1.231である。ここで、仮に、多数のロットの判定値Rcの蓄積と分析により、判定値Rcを正常値と判断する限界値Rmを、1.7と決めたとする。
図6のようにばらつきが正常であるロットの場合には、判定値Rcが約1.231であり、限界値Rmが1.7であるので、判定値Rcは限界値Rmより小さい。その結果、標準偏差σを用いた良品/不良品判定は信用できるとして、ステップ408に進む。
図7に、ばらつきが正常ではないロットの例として、試験順序の途中から、測定値にプラス側にずれが生じた場合の、試験順序と測定値のテーブルを示す。このロットでは、指標値σcは、式(1)より約1.152である。標準偏差σは、式(2)より約2.559である。判定値Rcは、約2.257である。限界値Rmは1.7であり、判定値Rcは限界値Rmより大きいので、標準偏差σを用いた良品/不良品判定は信用できないとして、ステップ407に進む。
以上のように、本実施形態は、試験対象半導体デバイスの、半導体ウェハ内位置や測定順序等の付帯情報とその測定値との対応関係を示すテーブルを保存管理し、付帯情報に何らかの連続性のある半導体デバイス同士の測定値の差の絶対値をそれぞれ計算し、その平均値σcを、標準偏差σと比較することにより、その標準偏差σの値の有効性を判定する。
このように、試験の途中で何らかのトラブルが発生し、測定値に影響が出た場合等、試験順序に依存した結果となるような異常が起きた場合は、判定値Rcを限界値Rmと比較して管理していれば、その異常を検出することができる。
本実施形態では、試験対象半導体デバイスの付帯情報として試験順序を利用しているが、その他にも、例えば、半導体ウェハ内の位置情報を利用すれば、その連続性のある、つまり、例えば各試験対象半導体デバイスに関してその上下左右の、試験対象半導体デバイスの測定値の差の絶対値の平均値を指標値σcとして管理すれば、半導体ウェハ内の位置に依存した測定値の異常を検出することができる。本実施形態は、前述した付帯情報の例に限定するものではない。
以上のように、本実施形態の半導体デバイス試験装置は、複数の半導体デバイスの測定値を入力する入力部(図3のステップ302〜304)と、前記複数の測定値のうちの異なる2個の測定値の差の絶対値の平均値を指標値σcとして演算する指標値演算部(図3のステップ306)と、前記複数の測定値の標準偏差σを演算する標準偏差演算部(図3のステップ307)と、前記指標値σc及び前記標準偏差σを基に判定の有効性を判断する有効性判断部(図4のステップ406)と、前記判定が有効であると判断されたときには、前記標準偏差σを用いて前記複数の半導体デバイスの良品/不良品判定を行ってその判定結果を出力する良品/不良品判定部(図4のステップ408)とを有する。
また、前記指標値演算部は、連続性のある2個の半導体デバイスの測定値の差の絶対値の平均値を指標値σcとして演算する。
また、前記指標値演算部は、測定順序が隣接する2個の半導体デバイスの測定値の差の絶対値の平均値を指標値σcとして演算する。
また、前記指標値演算部は、半導体ウェハ内の位置が隣接する2個の半導体デバイスの測定値の差の絶対値の平均値を指標値σcとして演算する。
また、前記有効性判断部は、前記標準偏差σを前記指標値σcで割った判定値Rcが限界値Rmより大きいときには前記判定が有効でないと判断し、前記標準偏差σを前記指標値σcで割った判定値Rcが限界値Rmより大きくないときには前記判定が有効であると判断する。
また、前記良品/不良品判定部は、前記標準偏差σ及び前記複数の半導体デバイスの測定値を基に前記複数の半導体デバイスの良品/不良品判定を行う。
また、前記良品/不良品判定部は、前記複数の測定値の平均値μ、前記標準偏差σ及び前記複数の半導体デバイスの測定値を基に前記複数の半導体デバイスの良品/不良品判定を行う。
判定の有効性を判断し、判定が有効であると判断されたときに、標準偏差σを用いて半導体デバイスの良品/不良品判定を行うので、信頼性の高い判定を行うことができる。
本実施形態は、コンピュータ505がプログラムを実行することによって実現することができる。また、プログラムをコンピュータに供給するための手段、例えばかかるプログラムを記録したCD−ROM等のコンピュータ読み取り可能な記録媒体又はかかるプログラムを伝送するインターネット等の伝送媒体も本発明の実施形態として適用することができる。また、上記のプログラムを記録したコンピュータ読み取り可能な記録媒体等のコンピュータプログラムプロダクトも本発明の実施形態として適用することができる。上記のプログラム、記録媒体、伝送媒体及びコンピュータプログラムプロダクトは、本発明の範疇に含まれる。記録媒体としては、例えばフレキシブルディスク、ハードディスク、光ディスク、光磁気ディスク、CD−ROM、磁気テープ、不揮発性のメモリカード、ROM等を用いることができる。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
半導体ウェハ上の半導体デバイス群のスタンバイ電流値の例を示すプロット図である。 半導体ウェハ上の半導体デバイス群のスタンバイ電流値の他の例を示すプロット図である。 本発明の実施形態による半導体デバイス試験装置の試験方法を示すフローチャートである。 本発明の実施形態による半導体デバイス試験装置の試験方法を示すフローチャートである。 本発明の実施形態による半導体デバイス試験装置(半導体テスタ)の構成例を示すブロック図である。 正常なばらつきにおける測定値の例を示す図である。 異常なばらつきにおける測定値の例を示す図である。 コンピュータのハードウェア構成例を示すブロック図である。
符号の説明
501 試験装置部
502 プローブ
503 半導体ウェハ
504 半導体ウェハ位置制御部
505 コンピュータ
801 バス
802 CPU
803 ROM
804 RAM
805 ネットワークインタフェース
806 入力装置
807 出力装置
808 外部記憶装置

Claims (5)

  1. 複数の半導体デバイスの測定値を入力する入力部と、
    前記複数の測定値のうちの異なる2個の測定値の差の絶対値の平均値を指標値として演算する指標値演算部と、
    前記複数の測定値の標準偏差を演算する標準偏差演算部と、
    前記指標値及び前記標準偏差を基に判定の有効性を判断する有効性判断部と、
    前記判定が有効であると判断されたときには、前記標準偏差を用いて前記複数の半導体デバイスの良品/不良品判定を行ってその判定結果を出力する良品/不良品判定部と
    を有することを特徴とする半導体デバイス試験装置。
  2. 前記指標値演算部は、連続性のある2個の半導体デバイスの測定値の差の絶対値の平均値を指標値として演算することを特徴とする請求項1記載の半導体デバイス試験装置。
  3. 前記指標値演算部は、測定順序が隣接する2個の半導体デバイスの測定値の差の絶対値の平均値を指標値として演算することを特徴とする請求項2記載の半導体デバイス試験装置。
  4. 前記指標値演算部は、半導体ウェハ内の位置が隣接する2個の半導体デバイスの測定値の差の絶対値の平均値を指標値として演算することを特徴とする請求項2記載の半導体デバイス試験装置。
  5. 複数の半導体デバイスの測定値を入力する入力ステップと、
    前記複数の測定値のうちの異なる2個の測定値の差の絶対値の平均値を指標値として演算する指標値演算ステップと、
    前記複数の測定値の標準偏差を演算する標準偏差演算ステップと、
    前記指標値及び前記標準偏差を基に判定の有効性を判断する有効性判断ステップと、
    前記判定が有効であると判断されたときには、前記標準偏差を用いて前記複数の半導体デバイスの良品/不良品判定を行ってその判定結果を出力する良品/不良品判定ステップと
    を有することを特徴とする半導体デバイス試験方法。
JP2007341031A 2007-12-28 2007-12-28 半導体デバイス試験装置及び半導体デバイス試験方法 Expired - Fee Related JP5018474B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007341031A JP5018474B2 (ja) 2007-12-28 2007-12-28 半導体デバイス試験装置及び半導体デバイス試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007341031A JP5018474B2 (ja) 2007-12-28 2007-12-28 半導体デバイス試験装置及び半導体デバイス試験方法

Publications (2)

Publication Number Publication Date
JP2009164292A JP2009164292A (ja) 2009-07-23
JP5018474B2 true JP5018474B2 (ja) 2012-09-05

Family

ID=40966581

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007341031A Expired - Fee Related JP5018474B2 (ja) 2007-12-28 2007-12-28 半導体デバイス試験装置及び半導体デバイス試験方法

Country Status (1)

Country Link
JP (1) JP5018474B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2378278B1 (en) * 2010-04-19 2018-03-28 Airbus Defence and Space GmbH Method for screening of multi-junction solar cells
CN106813703B (zh) * 2016-12-20 2019-06-28 歌尔科技有限公司 一种测试产品功能的方法和装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04313080A (ja) * 1991-03-25 1992-11-05 Mitsubishi Electric Corp 半導体試験方法
WO1996026539A1 (fr) * 1995-02-24 1996-08-29 Hitachi, Ltd. Procede et dispositif destine a l'analyse d'anomalies et la verification de chaines de production
JPH1196361A (ja) * 1996-08-29 1999-04-09 Sanyo Electric Co Ltd 物体抽出装置、物体抽出方法、物体抽出プログラムを記録した媒体および物体検出プログラムを記録した媒体
JP4303017B2 (ja) * 2003-03-27 2009-07-29 Necエレクトロニクス株式会社 品質管理装置及び品質管理方法
JP4825482B2 (ja) * 2005-09-29 2011-11-30 中国電力株式会社 不具合発生予測装置および不具合発生予測方法
WO2007113968A1 (ja) * 2006-03-31 2007-10-11 Matsushita Electric Industrial Co., Ltd. 半導体集積回路の検査方法および情報記録媒体

Also Published As

Publication number Publication date
JP2009164292A (ja) 2009-07-23

Similar Documents

Publication Publication Date Title
JP3940718B2 (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
US10002701B2 (en) Profiling transformer of power system
US20110031981A1 (en) Valuation method of dielectric breakdown lifetime of gate insulating film, valuation device of dielectric breakdown lifetime of gate insulating film and program for evaluating dielectric breakdown lifetime of gate insulating film
US20060236184A1 (en) Fault detecting method and layout method for semiconductor integrated circuit
JP2018147959A (ja) 検査システム、ならびに検査システムの故障解析・予知方法
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
US20120212245A1 (en) Circuit and method for testing insulating material
JP2007235108A (ja) 半導体検査装置、半導体検査方法
JP5018474B2 (ja) 半導体デバイス試験装置及び半導体デバイス試験方法
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
US10191112B2 (en) Early development of a database of fail signatures for systematic defects in integrated circuit (IC) chips
US20170212165A1 (en) Resistance measurement-dependent integrated circuit chip reliability estimation
US6476631B1 (en) Defect screening using delta VDD
CN113887990A (zh) 电气设备维修决策优化方法
US7822567B2 (en) Method and apparatus for implementing scaled device tests
CN117148091B (zh) 一种半导体测试方法、系统、终端及存储介质
CN110967615A (zh) 电路板故障诊断装置及诊断方法
JP2007248200A (ja) 半導体試験装置の保守システムおよび保守方法
JP2012088246A (ja) 検査制御システム、検査方法、および検査制御プログラム
CN112462233B (zh) 一种集成电路测试中site的管控方法及系统
Kacker et al. Measuring the Adequacy of a Test Suite With Respect to a Modeled Test Space
KR100865857B1 (ko) 반도체 소자의 테스트 장치 및 방법
JP6798834B2 (ja) 検査装置、検査システム、検査方法、及び検査プログラム
CN113625149A (zh) 异常芯片检测方法与异常芯片检测系统

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120515

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120528

R150 Certificate of patent or registration of utility model

Ref document number: 5018474

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees