JP2007240376A - 半導体集積回路の静止電源電流検査方法および装置 - Google Patents

半導体集積回路の静止電源電流検査方法および装置 Download PDF

Info

Publication number
JP2007240376A
JP2007240376A JP2006064501A JP2006064501A JP2007240376A JP 2007240376 A JP2007240376 A JP 2007240376A JP 2006064501 A JP2006064501 A JP 2006064501A JP 2006064501 A JP2006064501 A JP 2006064501A JP 2007240376 A JP2007240376 A JP 2007240376A
Authority
JP
Japan
Prior art keywords
power supply
supply current
semiconductor integrated
integrated circuit
quiescent power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006064501A
Other languages
English (en)
Inventor
Takeyoshi Ochiai
勇悦 落合
Kentaro Yamamoto
健太郎 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006064501A priority Critical patent/JP2007240376A/ja
Priority to US11/715,439 priority patent/US7557598B2/en
Priority to CNA2007100862111A priority patent/CN101038319A/zh
Publication of JP2007240376A publication Critical patent/JP2007240376A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • G01R31/3008Quiescent current [IDDQ] test or leakage current test

Abstract

【課題】半導体集積回路の静止電源電流検査において、静止電源電流規格値を従来の製造工程のバラツキを考慮した値に比べて小さく設定することを可能にする。
【解決手段】半導体集積回路の識別情報を取得する工程と、半導体集積回路の静止電源電流値を測定する工程と、静止電源電流値と識別情報を対にして記憶する工程と、記憶された静止電源電流値を用いて静止電源電流規格値を決定する工程と、記憶された静止電源電流値を静止電源電流規格値と比較して半導体集積回路の良否判定を行う工程とを備える。また、検査の実施に先立って静止電源電流規格値の初期値を設定する工程と、測定された静止電源電流値をこの初期値と比較して良否判定を行う初期良否判定工程とを備え、初期良否判定工程で良品と判定された半導体集積回路の静止電源電流値のみを用いて静止電源電流規格値を決定する。
【選択図】図1

Description

本発明は半導体集積回路の静止電源電流検査方法に関し、特に静止電源電流の規格値を決定する方法に関するものである。
半導体集積回路、特にCMOS回路の検査方法として、内部回路が静止している場合はほとんど電源電流が流れないことを利用し、静止状態での電源電流の異常値を検出して良否判定を行う静止電源電流検査が一般に実施されている(例えば、特許文献1参照)。
従来の静止電源電流検査方法として、内部回路の複数のノード状態での静止電源電流を測定し、各ポイントにおける電源電流値の異常を検出して良否判定を行う方法がある。ここで良否判定を行う静止電源電流の規格値は製造工程のバラツキを考慮して決定されたり、また各ポイントにおける良品と不良品の静止電源電流の値から決定されたりしていた。
特開2000−241492号公報
しかしながら、従来の静止電源電流検査方法では、製造工程のバラツキを考慮して静止電源電流の規格値を決定しているため、良否判定を行う静止電源電流の規格値を広めに設定する必要があった。
図13は半導体集積回路の静止電源電流分布の状況を示す図である。図13において、IddqAは従来の静止電源電流の規格値であり、製造工程のバラツキにより静止電源電流の分布がAまたはBまたはCのように存在する。このIddqAの値を超えれば不良品と判定するが、本来不良とすべきBの分布におけるX部分は良品と判定されてしまう。
また、従来の良品と不良品の静止電源電流の値から規格を決定する場合は、あらかじめ良品と不良品を選別しておく必要があった。
本発明は上記従来の問題点を解決するもので、半導体集積回路の静止電源電流検査において、静止電源電流の規格値を従来に比べて小さく設定することを可能にし、検査品質の向上を図ることを目的とする。
上記課題を解決するために、本発明の半導体集積回路の静止電源電流検査方法は、半導体集積回路の識別情報を取得する識別情報取得工程と、半導体集積回路の静止電源電流値を測定する静止電源電流測定工程と、静止電源電流値と識別情報を対にして記憶する測定情報記憶工程と、記憶された静止電源電流値を用いて静止電源電流規格値を決定する規格値決定工程と、記憶された静止電源電流値を静止電源電流規格値と比較して半導体集積回路の良否判定を行う良否判定工程とを備えたものである。
上記構成によれば、例えば製造工程のロット単位に静止電源電流のバラツキ程度から静止電源電流規格値を決定することができるため、製造工程のバラツキを考慮した従来の値に比べて静止電源電流規格値を小さく設定することが可能になる。また、あらかじめ良品と不良品を選別しておくことなしに、正確な静止電源電流規格値を設定することが可能になる。
さらに本発明は、上記構成の半導体集積回路の静止電源電流検査方法において、検査の実施に先立って静止電源電流規格値の初期値を設定する工程と、静止電源電流測定工程で測定された静止電源電流値を前記静止電源電流規格値の初期値と比較して半導体集積回路の良否判定を行う初期良否判定工程とを備え、規格値決定工程では前記初期良否判定工程で良品と判定された半導体集積回路の静止電源電流値のみを用いて静止電源電流規格値を決定するものである。
上記構成によれば、初期良否判定による良品のみの静止電源電流の分布から静止電源電流規格値を決定することができるため、より正確に静止電源電流規格値を設定することが可能となる。
さらに本発明は、上記構成の半導体集積回路の静止電源電流検査方法において、規格値決定工程では記憶された静止電源電流値の平均値と標準偏差を用いて静止電源電流規格値を決定するものである。
上記構成によれば、静止電源電流分布の状況に対して統計的手法に基づき的確な静止電源電流規格値を決定することが可能である。
さらに本発明は、上記構成の半導体集積回路の静止電源電流検査方法において、一連の工程を異なる検査条件の元で実施し、異なる検査条件の元で得られた静止電源電流値を比較して半導体集積回路の良否判定を行うものである。
上記構成によれば、例えば、異なる温度条件で実施されるウエハー検査とパッケージ品検査における静止電源電流の値を比較することにより、異常な半導体集積回路を検出することが可能となる。
さらに本発明は、上記構成の半導体集積回路の静止電源電流検査方法において、識別情報は半導体集積回路の拡散ロットおよびウエハーおよびウエハー上の座標情報を識別できるものである。
上記構成によれば、ウエハー検査において、全半導体集積回路の検査が終了した後にウエハーごとに静止電源電流のマップを作成し、座標がウエハー上の品質的に疑わしい部分にある半導体集積回路を不良品として選別することができる。
さらに本発明は、上記構成の半導体集積回路の静止電源電流検査方法において、識別情報は半導体集積回路の組立ロットおよびトレイ番号およびトレイ上にある半導体集積回路の座標情報を識別できるものである。
上記構成によれば、パッケージ品検査において、全半導体集積回路の検査が終了した後に不良品が発生した組立ロットおよびトレイ番号を解析し、品質的に疑わしい組立ロットおよびトレイ番号にある半導体集積回路を不良品として選別することができる。
さらに本発明は、上記構成の半導体集積回路の静止電源電流検査方法において、良否判定工程において不良と判定された半導体集積回路の識別情報を用いて不良判定情報を生成し、この不良判定情報をプローバもしくはハンドラへ送信し、プローバもしくはハンドラ上で不良と判定された半導体集積回路の判定情報を不良に変更するものである。
本発明の半導体集積回路の静止電源電流検査方法は、製造工程のロット単位に静止電源電流のバラツキ程度から静止電源電流規格値を決定することができるため、製造工程のバラツキを考慮した従来の値に比べて静止電源電流規格値を小さく設定することが可能になり、検査品質の向上を図ることができる。また、あらかじめ良品と不良品を選別しておくことなしに、正確な静止電源電流規格値を設定することが可能になる。
また、初期良否判定による良品のみの静止電源電流の分布から静止電源電流規格値を決定することができるため、より正確に静止電源電流規格値を設定することが可能となる。
また、検査条件の異なる静止電源電流値を比較することが可能なため、特異な変化を示す半導体集積回路を検出できる。
また、識別情報として半導体集積回路の拡散ロットおよびウエハーおよびウエハー上の座標情報を持つことにより、ウエハー上の良否分布から特定の領域に位置する半導体集積回路を選択することができ、検査品質の向上を図ることができる。
以下、本発明の実施の形態について図面を参照しながら説明する。
(実施の形態1)
図1は本発明の実施の形態1に係る半導体集積回路の静止電源電流検査方法を示すフロー図である。図1において、100は半導体集積回路検査工程、200は検査終了判定工程、300は静止電源電流の平均値および標準偏差を計算する工程、400は新規の静止電源源流の規格値を決定する工程、500は良否判定工程である。
図2は半導体集積回路検査工程100の詳細を示すフロー図であり、1001は半導体集積回路固有の識別情報を取得する工程、1010は半導体集積回路の通常の検査工程を示している。検査工程1010には、コンタクトテスト1011、入出力リークテスト1012、静止電源電流テスト1013、機能確認テスト1015などが含まれる。
ここで、本発明の半導体集積回路の静止電源電流検査方法において特徴とする工程として、静止電源電流テスト1013の後に、半導体集積回路の識別情報と静止電源電流値をメモリに格納する工程1014が入る。
半導体集積回路の識別情報は、連続番号などのように個々の半導体集積回路を識別できるものであればどのようなものであってもよいが、ウエハー検査であれば、例えば、拡散ロット番号、ウエハー番号、ウエハー上の座標番号を図8に示すように設定する。このようなデータ構成で全半導体集積回路の静止電源電流の値を記憶する。
以上のように構成された本実施形態の半導体集積回路の静止電源電流検査方法について、以下に検査フローを説明する。まず半導体集積回路検査工程100では、識別情報取得工程1001で半導体集積回路の識別情報を読み込む。
次に、検査工程1010において、コンタクトテスト1011、入出力テスト1012など通常の半導体集積回路の検査を行う。さらに、静止電源電流テスト1013を行い、その結果を工程1014で識別情報とともにメモリに記憶する。図3はメモリに記憶されたデータ構成を示す図である。
以上の工程を全半導体集積回路について行ったかを工程200で判定し、全半導体集積回路の検査が終了すると、工程300でメモリに保存された静止電源電流の値について平均値および標準偏差値の計算を行う。
工程300で算出された結果をもとに、工程400で新規の静止電源電流の規格値を決定する。ここで決定された新規の規格値により、工程500で検査済みの半導体集積回路の静止電源電流の値を比較し、良否判定を行う。
例えば、ウエハー検査において図8に示すような識別情報が設定された場合であれば、全半導体集積回路の検査が終了した後にウエハーごとに静止電源電流のマップを作成し、ウエハーマップの性質を考慮して良否判定を行うことができる。
図9はウエハー検査における静止電源電流のウエハーマップの一例を示す図である。例えば、1枚のウエハーの静止電源電流の値によって良否判定を行った結果、中心部の半導体集積回路(図9では白抜きの部分)が良品で、周辺部の半導体集積回路(図9では塗りつぶされた部分)が不良品として分布しているような場合は、周辺部分で良品と判断された半導体集積回路901や902は不良品として選別する。
このように、識別情報として拡散ロット番号、ウエハー番号、ウエハー上の座標番号を設定することにより、座標がウエハー上の品質的に疑わしい部分にある半導体集積回路を不良品として選別することができる。
半導体集積回路の識別情報は、図8に示すようなウエハー検査の場合の設定に限らず、検査対象がパッケージ品である場合は、例えば、組立ロット番号、パッケージ品を収納するトレイ番号、トレイの座標番号などとすることで、パッケージ品の選別に対応させることができる。
以上のように、本実施形態によれば、例えば製造工程のロット単位に静止電源電流の平均値と標準偏差を計算し、静止電源電流のバラツキ程度から新たな静止電源電流の規格値を決定することができるため、静止電源電流の規格値を従来に比べて小さく設定することが可能になる。
さらに、この新たな静止電源電流の規格値により検査済みの半導体集積回路の良否判定を行い、識別情報により良品を選別することができるため、あらかじめ良品と不良品を選別しておくことなしに、正確な静止電源電流の規格値を用いた検査が可能になる。
(実施の形態2)
図4は本発明の実施の形態2に係る半導体集積回路の静止電源電流検査方法における静止電源電流テスト方法を示すフロー図であり、実施の形態1の静止電源電流テスト1013の工程に、さらに初期規格値を設定する工程と良否判定工程と不良品処理工程を追加したものである。
図4において、10131は製造バラツキ考慮した初期規格値を設定する工程、10132は静止電源電流検査工程、10133は初期規格値を元に良否判定を行う工程、10134は不良品と判定したときの処理工程である。
このように構成された本実施形態の半導体集積回路の静止電源電流検査方法において、基本となる検査フローは図1および図2のとおりであり、静止電源電流テスト1013の工程に図4の工程が追加されたことにより、不良品の静止電源電流情報を除外して工程300で静止電源電流の平均値および標準偏差値の計算を行い、工程400で新規の静止電源電流の規格値を決定することになる。
以上のように、本実施形態によれば、初期規格値に対する良品のみの静止電源電流の分布から新たな静止電源電流の規格値を決定することができるため、より正確に静止電源電流の規格値を設定することが可能となる。
(実施の形態3)
図5は本発明の実施の形態3に係る半導体集積回路の静止電源電流検査方法を示すフロー図である。本実施形態は、実施の形態1の検査フローの後に検査条件を変更する工程600を追加し、再度異なった検査条件で実施の形態1の検査を行うようにし、最後に検査条件1の結果と検査条件2の結果から特異な変化を示す半導体集積回路を検出して良否判定を行う工程700を追加したものである。
このように構成された本実施形態の半導体集積回路の静止電源電流検査方法において、まず検査条件1で実施の形態1と同様に全半導体集積回路の検査を行う。例えば検査条件1をウエハー検査とする。
次に、検査条件を変更する工程600で検査条件2に対応する個々の設定を変更する。例えば検査条件2をパッケージ化された半導体集積回路の検査とする。ウエハー検査とパッケージ品の検査では検査温度を変えて検査を行うのが一般的である。そのため検査条件2では温度に対する検査規格の変更が行われる。そして検査条件2で実施の形態1と同様に検査を行う。
以上の検査によって、図6に示すようにメモリには識別情報とともに検査条件1の静止電源電流の情報と検査条件2の静止電源電流の情報が記憶される。そして工程700において、検査条件1および検査条件2における温度変化に対する静止電源電流の傾きを算出し、良否選別を行う。図7に示すように、この傾きに異常な半導体集積回路が存在する場合は不良と判定する。
以上のように、本実施形態によれば、異なる検査条件の静止電源電流の値を比較することによって異常な半導体集積回路を検出することが可能となる。
(実施の形態4)
図10は本発明の実施の形態4に係る半導体集積回路の静止電源電流検査方法を示すフロー図である。本実施形態は、実施の形態1の検査フローの後に、半導体集積回路の良否判定の結果に基づき、プローバまたはハンドラ内にある判定情報を変更する工程を追加したものである。
図10において、半導体集積回路固有の識別情報を取得する工程1001から良否判定工程500までは実施の形態1で説明した検査フローと同じである。さらに、801は不良判定された半導体集積回路があるか判定する工程、802は不良判定の半導体集積回路の識別情報を送信する工程、803はプローバまたはハンドラ内の判定情報を変更する工程である。
このように構成された本実施形態の半導体集積回路の静止電源電流検査方法において、基本となる検査フローは実施の形態1のとおりである。工程500における静止電源電流値の規格値との比較判定結果により、工程801で不良判定があったか否かを調べ、工程802で不良判定された半導体集積回路の識別情報をプローバもしくはハンドラへ送信する。送信された識別情報により工程803でプローバもしくはハンドラの判定情報を変更し、当該半導体集積回路を不良と判定する。
図11は本実施形態の静止電源電流検査を実施する検査装置の構成例を示す図である。図11において、10は半導体集積回路を検査する半導体検査装置、20は本発明の検査方法を実施する静止電源電流判定装置、30はウエハー検査を行うプローバまたはパッケージ品の検査を行うハンドラである。
このように構成された検査装置において、まず、静止電源電流判定装置20がプローバまたはハンドラ30から半導体集積回路固有の識別情報を受け取り、半導体検査装置10により検査を行う。この過程で静止電源電流の値を半導体検査装置10から静止電源電流判定装置20に出力し、識別情報とともに静止電源電流の値を静止電源電流判定装置20内のメモリに記憶する。
検査すべき全ての半導体集積回路を検査し終わると、静止電源電流判定装置20では静止電源電流の平均値と標準偏差を計算し、新たな静止電源電流の規格を設定する。次に、新たな静止電源電流の規格と検査済みの個々のサンプルの静止電源電流の値を比較し、良否判定を行う。不良判定結果は静止電源電流判定装置20からプローバまたはハンドラ30へ転送し、プローバまたはハンドラ30内にある判定情報を変更する。
なお、上記検査装置において、静止電源電流判定装置20の機能を半導体検査装置10内で実現させることもできる。図12は、一般的に半導体検査装置を構成するCPU、メモリ、電流測定機能などを兼用して半導体検査装置内で静止電源電流判定装置を実現した場合の構成例を示した図である。
以上のように、本実施形態によれば、半導体集積回路の良否判定の結果をプローバもしくはハンドラに送信し、プローバまたはハンドラ内にある判定情報を変更することが可能となる。なお、図11および図12の構成は一般的なものであり、上記実施の形態1〜3にも適用できるものである。
本発明の半導体集積回路の静止電源電流検査方法および装置は、静止電源電流の良否判定の規格値を小さく設定でき、かつ、異なる検査条件によって特異な変化を示す半導体集積回路やウエハー上で品質的に疑わしい部分に位置する半導体集積回路を検出できるため、半導体集積回路の検査品質向上に有効である。
本発明の実施の形態1に係る半導体集積回路の静止電源電流検査方法を示すフロー図。 実施の形態1に係る半導体集積回路の静止電源電流検査方法における検査工程の詳細を示すフロー図。 実施の形態1に係る半導体集積回路の静止電源電流検査方法におけるメモリに記憶されたデータ構成を示す図。 本発明の実施の形態2に係る半導体集積回路の静止電源電流検査方法における静止電源電流テスト方法を示すフロー図。 本発明の実施の形態3に係る半導体集積回路の静止電源電流検査方法を示すフロー図。 実施の形態3に係る半導体集積回路の静止電源電流検査方法におけるメモリに記憶されたデータ構成を示す図。 検査条件が異なる場合の半導体集積回路の静止電源電流特性図。 本発明の半導体集積回路の静止電源電流検査方法における識別情報の構成例を示す図。 ウエハー検査における静止電源電流のウエハーマップの一例を示す図。 本発明の実施の形態4に係る半導体集積回路の静止電源電流検査方法を示すフロー図。 半導体集積回路の静止電源電流検査を実施する検査装置の構成例を示す図。 半導体検査装置内で静止電源電流判定装置を実現した場合の構成例を示した図。 半導体集積回路の静止電源電流分布の状況を示す図。
符号の説明
100 半導体集積回路検査工程
200 検査終了判定工程
300 静止電源電流の平均値および標準偏差の計算工程
400 静止電源源流の新規規格値の決定工程
500 良否判定工程
600 検査条件変更工程
700 異なる条件の検査結果による良否判定工程
801 不良品有無判定工程
802 不良判定の半導体集積回路の識別情報を送信する工程
803 プローバもしくはハンドラの判定情報を変更する工程
1001 識別情報取得工程
1010 半導体集積回路の検査工程
1011 コンタクトテスト
1012 入出力リークテスト
1013 静止電源電流テスト
1014 メモリ格納工程
1015 機能確認テスト
10131 初期規格値設定工程
10132 静止電源電流検査工程
10133 静止電源電流検査結果の良否判定工程
10134 不良品処理工程

Claims (8)

  1. 半導体集積回路の識別情報を取得する識別情報取得工程と、前記半導体集積回路の静止電源電流値を測定する静止電源電流測定工程と、前記静止電源電流値と前記識別情報を対にして記憶する測定情報記憶工程と、前記記憶された静止電源電流値を用いて静止電源電流規格値を決定する規格値決定工程と、前記記憶された静止電源電流値を前記静止電源電流規格値と比較して前記半導体集積回路の良否判定を行う良否判定工程と、を備えた半導体集積回路の静止電源電流検査方法。
  2. 検査の実施に先立って前記静止電源電流規格値の初期値を設定する工程と、前記静止電源電流測定工程で測定された静止電源電流値を前記静止電源電流規格値の初期値と比較して前記半導体集積回路の良否判定を行う初期良否判定工程とを備え、前記規格値決定工程では前記初期良否判定工程で良品と判定された半導体集積回路のみの前記記憶された静止電源電流値を用いて静止電源電流規格値を決定する請求項1記載の半導体集積回路の静止電源電流検査方法。
  3. 前記規格値決定工程では前記記憶された静止電源電流値の平均値と標準偏差を用いて前記静止電源電流規格値を決定する請求項1記載の半導体集積回路の静止電源電流検査方法。
  4. 請求項1記載の半導体集積回路の静止電源電流検査方法における一連の工程を異なる検査条件の元で実施し、前記異なる検査条件の元で得られた静止電源電流値を比較して前記半導体集積回路の良否判定を行う半導体集積回路の静止電源電流検査方法。
  5. 前記識別情報は前記半導体集積回路の拡散ロットおよびウエハーおよびウエハー上の座標情報を識別するものである請求項1記載の半導体集積回路の静止電源電流検査方法。
  6. 前記識別情報は前記半導体集積回路の組立ロットおよびトレイ番号およびトレイ上にある半導体集積回路の座標情報を識別するものである請求項1記載の半導体集積回路の静止電源電流検査方法。
  7. 前記良否判定工程において不良と判定された前記半導体集積回路の識別情報を用いて不良判定情報を生成し、前記不良判定情報をプローバもしくはハンドラへ送信し、プローバもしくはハンドラ上で前記不良と判定された半導体集積回路の判定情報を不良に変更する請求項1記載の半導体集積回路の静止電源電流検査方法。
  8. 請求項1から7のいずれかに記載の半導体集積回路の静止電源電流検査方法を実施する静止電源電流検査装置。
JP2006064501A 2006-03-09 2006-03-09 半導体集積回路の静止電源電流検査方法および装置 Pending JP2007240376A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006064501A JP2007240376A (ja) 2006-03-09 2006-03-09 半導体集積回路の静止電源電流検査方法および装置
US11/715,439 US7557598B2 (en) 2006-03-09 2007-03-08 Method of inspecting quiescent power supply current in semiconductor integrated circuit and device for executing the method
CNA2007100862111A CN101038319A (zh) 2006-03-09 2007-03-09 检查静态电源电流的方法和执行该方法的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006064501A JP2007240376A (ja) 2006-03-09 2006-03-09 半導体集積回路の静止電源電流検査方法および装置

Publications (1)

Publication Number Publication Date
JP2007240376A true JP2007240376A (ja) 2007-09-20

Family

ID=38478321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006064501A Pending JP2007240376A (ja) 2006-03-09 2006-03-09 半導体集積回路の静止電源電流検査方法および装置

Country Status (3)

Country Link
US (1) US7557598B2 (ja)
JP (1) JP2007240376A (ja)
CN (1) CN101038319A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204550A (ja) * 2008-02-29 2009-09-10 Advantest Corp 試験装置および試験システムならびに試験方法
WO2009144948A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ユニットおよび試験システム
JP2011009691A (ja) * 2009-05-28 2011-01-13 Sharp Corp 半導体集積回路の識別子生成方法および識別子生成装置
JP2013055092A (ja) * 2011-09-01 2013-03-21 Renesas Electronics Corp スクリーニング方法、スクリーニング装置およびプログラム
JP2014099566A (ja) * 2012-11-15 2014-05-29 Sharp Corp 半導体集積回路の識別方法および識別装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618937B (zh) * 2016-12-27 2018-03-21 瑞昱半導體股份有限公司 積體電路測試方法
CN117148185B (zh) * 2023-10-30 2024-02-09 四川赛科检测技术有限公司 一种测试电池系统静态电流的方法、装置及存储介质

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01282478A (ja) 1988-05-10 1989-11-14 Mitsubishi Electric Corp 物品検査方法
JP3018996B2 (ja) * 1996-07-29 2000-03-13 日本電気株式会社 故障個所特定化方法
JP2907278B2 (ja) 1996-09-05 1999-06-21 日本電気株式会社 半導体装置及びその試験方法
JPH1123659A (ja) * 1997-07-07 1999-01-29 Nec Corp 半導体装置のテストシステム
US6140832A (en) * 1998-06-05 2000-10-31 Raytheon Company Method of utilizing IDDQ tests to screen out defective parts
JP2000206174A (ja) 1999-01-14 2000-07-28 Matsushita Electric Ind Co Ltd 半導体装置の検査方法
JP3688498B2 (ja) 1999-02-22 2005-08-31 株式会社東芝 Iddq測定ポイント抽出方法、及びiddq測定ポイント抽出装置
JP4507379B2 (ja) * 2000-10-02 2010-07-21 ソニー株式会社 Cmos集積回路の良品判定方法
JP2002237506A (ja) * 2001-02-09 2002-08-23 Mitsubishi Electric Corp 故障解析装置及び故障解析方法、並びに半導体装置の製造方法
JP2002286802A (ja) 2001-03-23 2002-10-03 Matsushita Electric Ind Co Ltd 半導体装置の検査方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009204550A (ja) * 2008-02-29 2009-09-10 Advantest Corp 試験装置および試験システムならびに試験方法
WO2009144948A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ユニットおよび試験システム
WO2009144828A1 (ja) * 2008-05-30 2009-12-03 株式会社アドバンテスト 試験用ウエハユニットおよび試験システム
JPWO2009144948A1 (ja) * 2008-05-30 2011-10-06 株式会社アドバンテスト 試験用ユニットおよび試験システム
JP2011009691A (ja) * 2009-05-28 2011-01-13 Sharp Corp 半導体集積回路の識別子生成方法および識別子生成装置
JP2013055092A (ja) * 2011-09-01 2013-03-21 Renesas Electronics Corp スクリーニング方法、スクリーニング装置およびプログラム
JP2014099566A (ja) * 2012-11-15 2014-05-29 Sharp Corp 半導体集積回路の識別方法および識別装置

Also Published As

Publication number Publication date
US7557598B2 (en) 2009-07-07
CN101038319A (zh) 2007-09-19
US20070210824A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP3940718B2 (ja) 試験装置、良否判定基準設定装置、試験方法及び試験プログラム
JP5116307B2 (ja) 集積回路装置異常検出装置、方法およびプログラム
JP2007240376A (ja) 半導体集積回路の静止電源電流検査方法および装置
JP6815251B2 (ja) 検査システム、ウエハマップ表示器、ウエハマップ表示方法、およびコンピュータプログラム
JP2008002900A (ja) 半導体装置のスクリーニング方法と装置並びにプログラム
JP2007235108A (ja) 半導体検査装置、半導体検査方法
WO2007113968A1 (ja) 半導体集積回路の検査方法および情報記録媒体
JPH07176575A (ja) 半導体装置の検査方法及び検査装置
US7962302B2 (en) Predicting wafer failure using learned probability
JP2003243470A (ja) 異常検出システム、プログラムおよび記録媒体
JP2005109056A (ja) 半導体素子の検査装置
KR100687870B1 (ko) 웨이퍼의 불량 검사 방법
JP2004363304A (ja) 半導体装置の検査方法及び検査装置
JP2013120875A (ja) 半導体ウエハのテスト方法
TWI618937B (zh) 積體電路測試方法
JP5018474B2 (ja) 半導体デバイス試験装置及び半導体デバイス試験方法
JP2006349548A (ja) 組み込み自己検査回路
KR100940414B1 (ko) 사이트 차이를 감소시키는 웨이퍼 테스트 방법
JP3696009B2 (ja) 半導体試験装置、半導体試験方法および記録媒体
TWI731671B (zh) 異常晶片檢測方法與異常晶片檢測系統
JPH10199953A (ja) 歩留まり解析方法及びその装置
CN113625149A (zh) 异常芯片检测方法与异常芯片检测系统
JP2008124049A (ja) 半導体チップの検査方法
JP2004266017A (ja) 半導体ウエハの検査方法
JP2002156404A (ja) 半導体測定方法及び半導体測定装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20071113

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090804