JP2005109056A - 半導体素子の検査装置 - Google Patents

Abstract

【課題】グラフィックス表示や色による色彩（グラデーション）表示を行うなどして、膨大な検査結果を技術者が理解しやすい形に表現することができる半導体素子の検査装置を提供する。
【解決手段】半導体ウェハの識別および半導体ウェハにおける半導体素子の面内位置の識別を行う手段２と、各半導体素子の電気的特性を検査する手段３と、電気的特性の検査結果情報を蓄積する手段４と、検査結果情報を表示情報に変換する検査結果処理手段５と、半導体素子の検査結果を表示する表示手段６とを備え、前記表示手段６は、半導体ウェハの形状を画像表示し、この画像上の各半導体素子に対応する領域に当該半導体素子の検査結果を示す表示情報として検査結果毎に異なる色彩もしくは模様を表示する。
【選択図】図１

Description

本発明は、半導体素子の検査装置に関し、半導体ウェハー上に形成した半導体素子の検査結果を視覚的に認識可能な半導体ウェハーマップとして図形的、色彩的に表示する技術に係るものである。

一般に、半導体素子は精密写真転写技術等により半導体ウェハ上に同時に多数形成された後に、スクライブラインに沿って各半導体素子（半導体チップ）に分断される。
従来、このような半導体素子の製造工程において行う検査には、いわゆるウェハープローバおよびテスタを用いて分断前の半導体ウェハ上の半導体素子に対して行う電気的特性の検査や、いわゆるハンドラおよびテスタを用いてパッケージ後の半導体素子に対して行う電気的特性の検査等がある。

半導体素子の製造工程において、一般的に生産コストを下げる為には、前記の検査によって算出される歩留まりを高く維持しなければならない。このため、歩留まりが低下した場合は、すみやかにその原因を特定させる必要があり、これを一般的に不良解析と呼び、この不良解析を早く、正確に行う必要がある。

半導体素子には大きく分けてロジック回路とアナログ回路があり、ロジック回路とは主にデジタル機能を実現する回路であり、その回路の入力および出力はＬｏｗまたはＨｉｇｈの２値である。

このロジック回路における一般的な不良解析では、いわゆる不良分類（不良カテゴリー）を集計するなどして不良解析が行われていた。不良カテゴリ番号には検査内容に応じた番号が振られており、これによって製造過程での原因をある程度突き止める事が可能であった。これはロジック回路での不良が主にオープン（半導体チップの内部の微細な配線が切断されている）およびショート（同じく半導体チップの内部の微細配線が短絡してしまっている）に起因する不良であり、これらは半導体素子の製造過程において原因を突き止めやすいからであった。

これに対してアナログ回路では、出来上がった半導体素子の性能を評価する出来栄え評価を行う点で大きく異なる。つまり、半導体素子として完成はしているが、その性能（例えば増幅度・ノイズ・周波数特性）が悪い、あるいは、低いと言った理由により不良と判定する出来栄え不良（以下、このように性能が十分でない為に不良となる事を出来栄え不良と呼ぶ）が歩留まりを低下させる要因となる事が大きい。

その為、アナログ回路だけの半導体素子の場合はランク選別という手法が使われており、アナログ回路の半導体素子を測定し、その性能をランクに分けてランク毎に製品として出荷する手法が取られていた。
特開２０００−３０６３９５号公報 特開平１１−８３２７号公報 特開平１１−２６３３３号公報

しかしながら、近年の半導体素子の大規模化および、１チップ化（従来、複数のデジタル半導体とアナログ半導体を組み合わせていた物を１つの半導体素子として作る）が進み、デジタル回路とアナログ回路が同一半導体素子に混在している事が多い。

特に近年ではデジタル製品の躍進によって、デジタル回路の半導体素子の中に、アナログ回路が組み込まれる事が多く、この場合にアナログ回路だけを上記の如く、ランク選別する事は不可能であり、アナログ回路に求められている性能誤差を小さくしなければならなくなってきている。

つまり、アナログ回路の出来栄え不良によって他のデジタル回路が良好であっても半導体素子としては不良とされ、歩留まりを落としてしまっている。上記の如く、デジタル回路と違い、アナログ回路では入力および出力がリニア値である為に、不良カテゴリーだけを用いた不良解析手法では、以下の問題がある。

第１にその測定値を読み取ることが出来ない。通常、検査規格としてリニア値の場合は、下限規格、中心規格、上限規格があり、下限方向に外れたのか、上限方向に外れたのかを知ることが出来ない。

第２に不良となった場合、どの程度、検査規格をはずれたのかといった程度を読み取ることも出来ない。出来栄え不良なのか、オープンまたはショートによる不良なのかが読み取れない。

また、電気的特性の検査でも、ウェハの面内位置によって電気的特性の値が異なるバラツキが発生する事が知られていが、その面内のバラツキの状態を不良カテゴリーから読み取ることは出来ない。例えば、半導体ウェハー内のいづれかの半導体チップが検査によって出来栄え不良となった場合、その半導体チップの検査結果はどの程度出来栄えが悪かったのか、また、面内においてその周辺の半導体チップは、出来栄え不良にはならなかったが、実際は下限または上限規格ギリギリの値ではなかったのかなどといった情報を読み取ることが出来ない。

つまり、従来の手法では半導体ウェハの歩留まりが低下した場合、突然起こったものなのか、または、すでに兆候があったのか（検査規格内ではあったが、徐々に下限または上限規格に検査結果が近づいてきていた場合）を容易に知ることが難しかった。これらから、カテゴリーデータを用いた不良解析ではこれらの問題を解決出来ない事が判る。

また、電気的特性の検査は一般に数十から百数十程度の検査項目があり、ウェハ面内にも数十から数百程度の半導体素子が形成されている。このため、電気的特性の値としては両者を掛けた膨大な数のデータが集まる事になる。よって、これらの電気的特性の検査結果を、只の数字として表示しただけでは、技術者が不良解析に使う事は困難である。検査の結果値だけを集めて不良解析を行っても、面内の位置情報が判りづらくては技術者が不良解析を容易に行う事が出来ず、半導体ウェハ面内の特性の傾向を知ることが出来ない。

そのため、ウェハの面内情報と出来栄えの評価を同時に行える不良解析システムが要求されている。不良分類（カテゴリーデータ）ではなく、出来栄えを見るためにも電気的特性の値による不良解析が必要となる。且つ、不良解析を行う技術者に対して、分かりやすく伝える方法が要求されている。

本発明は上記した課題を解決するものであり、グラフィックス表示や色による色彩（グラデーション）表示を行うなどして、膨大な検査結果を技術者が理解しやすい形に表現することができる半導体素子の検査装置を提供することを目的とする。

本発明は上記目的を達成する為に、本発明の半導体素子の検査装置は、半導体ウェハの識別および半導体ウェハにおける半導体素子の面内位置の識別を行う手段と、各半導体素子の電気的特性を検査する手段と、電気的特性の検査結果情報を蓄積する手段と、検査結果情報を表示情報に変換する検査結果処理手段と、半導体素子の検査結果を表示する表示手段とを備え、表示手段は、前記半導体ウェハの形状を画像表示し、この画像上の各半導体素子に対応する領域に当該半導体素子の検査結果を示す表示情報として検査結果毎に異なる色彩もしくは模様を表示するものである。

上記した構成により、半導体素子の電気的特性の検査結果を表示手段、例えばフルカラーグラフィックス表示装置に電気的特性の検査結果に応じて色彩（グラデーション）を変えて表示し、あるいは検査結果に応じて模様（パターン）を変えて表示することにより、主にアナログ回路で問題となるウェハ面内位置での電気的特性の異なりや、半導体ウェハ面内のバラツキの傾向を技術者に理解しやすい形で表現することができ、従来実施する事ができなかった出来栄え不良による歩留まり低下原因を探すための不良解析に必要な情報を、技術者に対して正確に理解しやすい形で提供する事が可能となる。

以上述べたように本発明によれば、従来は難しかったアナログ回路特有のバラツキによる不良（出来栄え不良）の原因を理解しやすい方法で技術者に伝えることで、該当する不良点を有する工程を見つけ出す不良解析を敏速に行わせることが可能であり、ひいては、半導体製品のコストを下げる事を可能とする。

以下、本発明の一実施例を図面を参照して説明する。図１は本発明の構成を示している概略図である。半導体検査装置１は、いわゆるプローバもしくはハンドラ２であり、一般的に半導体ウェハの分断前の工程ではプローバ、半導体ウェハの分断後（パッケージ後、封じ後）ではハンドラであり、半導体テスター３は半導体製品の電気的特性を検査する機械であり、各種存在する。

本発明で用いる為に、半導体検査装置１および半導体テスター３は、電気的特性の検査結果を通信回線を用いて上位のホストコンピュータなどへ転送する機能が必要であるが、近年の半導体テスター３は大抵の場合に測定結果を通信回線を用いて転送する事が可能である。

また、運搬装置であるプローバ２も、被測定物である半導体ウェハの情報とウェハ面内の半導体素子（半導体チップ）の位置情報を通信回線を用いてウェハ情報、および位置情報を転送する機能をもっている。

現在の半導体検査装置１では通常、ハンドラ２と半導体テスター３を電気的に接続する事によって半導体テスター３が電気的特性の検査値とウェハ情報、ウェハ面内情報を紐付けして通信回線を用いて上位のホストコンピュータ等に転送する機能を有している。

また、半導体ウェハの分断後（パッケージ後、封じ後）の状態で半導体検査を行う為には、上記ハンドラ２が同じように、ウェハ情報、ウェハ内面内情報を認識する必要がある。この仕組みについては、いくつかの手法（参考文献：特開平１１−８３２７）（参考文献：特開平１１−２６３３３）が知られており、本発明ではこれらの仕組みについての詳細は触れないが、本発明では、半導体ウェハの分断後のハンドラ２を用いた半導体検査においても、ウェハ情報および、ウェハ内の面内位置情報が得られる構成である。

検査結果の蓄積を行う装置４には、半導体検査装置１から転送されるウェハ情報、ウェハ内の面内情報、検査値等の検査結果情報が随時蓄積されていく。検査結果の蓄積を行う装置４には種々のものがあるが、本実施の形態では、いわゆるデータベース上にウェハ情報、ウェハ内の面内情報、検査値が随時蓄積し、容易に取り出すことが可能な構成としている。

グラフィックス表示装置６には種々のものがあるが、本実施の形態では、一般に広く使用されているインターネットＷｅｂブラウザを搭載したパーソナルコンピュータを使用している。これにより、ソフトウェアによって構成する検査結果処理装置５もインターネットＷｅｂブラウザに対する機能を有する必要があるので、いわゆるＷｅｂサーバソフトウェアを適用しており、検査結果処理装置５は検査結果の蓄積を行う装置４に蓄積した検査結果情報を検査結果毎に異なる色彩もしくは模様の表示情報に変換する。

上記した構成により、グラフィックス表示装置６は、半導体ウェハの形状を画像表示し、半導体ウェハの画像上の各半導体素子に対応する領域に当該半導体素子の検査結果を示す表示情報として検査結果毎に異なる色彩もしくは模様を表示する。

図２は本実施の形態における表示結果の一例を示したものであり、表示結果画面１０は実際の表示ではカラー表示となっており、図２においては本来の色彩の違いを模様の違いとして模式的に示している。また、図２に示すように模様の違いとして表示することも可能である。

本発明は、１枚の半導体ウェハ上に同時に多数形成された半導体素子（半導体チップ）のそれぞれから得た、数十から百数十の電気的特性の検査結果を技術者に理解しやすい形で表現して、不良解析を行わせる事を目的としており、また、半導体ウェハ内の面内位置による電気的特性の変動（バラツキ）を評価する為に、半導体ウェハ１枚毎に、多数形成された半導体素子の電気的特性の検査結果を実際の半導体ウェハ内の形成された位置が判るように表現している。

図２に示す例では、電気的特性の検査規格の目標値は９．８（符号１２）であり、半導体素子の電気的特性の測定値、つまり検査結果値が目標値の９．８（符号１２）であれば、実際のグラフィックス画面上では白色として表示され、検査結果値が下限の８．０（符号１１）の側へばらつくに従って実際のグラフィックス画面では白色から青色へと表示色を違えて段階的に色彩表示（グラデーション）される。同じように、検査結果値が上限の１１．６（符号１３）の側にばらついた場合は、白色から赤色へと段階的に色彩表示されてグラフィックス画面上に表示される。

よって、各半導体素子の電気的特性の検査結果値が検査規格の中心であれば、半導体ウェハを示す画像における当該半導体素子に対応する領域が白色で表現される。もしくは、検査結果値が下限に近づくにつれて当該半導体素子に対応する領域が青く表示され、逆に検査結果値が上限に近づけば当該半導体素子に対応する領域が赤く表示される事になる。よって、半導体ウェハの面内位置による検査値にバラツキが見られる場合はその部分の色彩によって、どのようにバラツキがあるか一目で理解することが可能である。

図２に示す例では中心部分に色の濃い（実際の画面は青い色彩で表示されている）部分（符号１４）があり、このことから半導体製造過程（一般的に、この前工程である拡散工程）において半導体ウェハ面内を均一に加工されていない事がまず判る。

従来のいわゆる不良カテゴリーによる解析手法では、本発明の結果表示の一例と示す図２のように、ウェハの形状をグラフィックス表示装置６の画面上に表示した上で、半導体素子に対応する位置の領域部分に、不良カテゴリー番号を表示する手法が取られていた。

しかし、不良カテゴリでは検査値が検査規格より外れた場合にのみ、不良カテゴリーとして現れるのに対して、本発明では半導体ウェハ内のウェハ位置によるウェハ面内分布の傾向を判りやすく、確実に伝える事が可能である。

また、通常、一般の工程管理では、測定値が検査規格値の中心になるように品質管理されるので、本実施の形態では、検査結果値を色彩表現によって表示するために検査規格値の中心を白色に対応させ、グラフィックス表示装置上に半導体ウェハ形状を写している画面に白を使用している。

そして、測定値が検査規格値の中心から上下に外れた場合、画面が青く映し出され（下限値側に傾きがある場合）、または、画面が赤く映し出される（上限値側に傾きがある場合）事により、不良解析を行う技術者が一目でこの半導体ウェハの半導体ウェハ内の面内のバラツキを瞬時に理解することが可能である。

また、図２のように中心部分と周囲の部分でバラツキがあった場合、その形が同心円状である事から、このバラツキの原因が半導体拡散工程で、半導体ウェハが回転するような動作を行う工程・設備による影響ではないかという事が推測可能となる。

その次に、同一ロット内の前後のウェハに対する検査結果が、バラツキの傾向の（検査結果に応じて青から白へそして赤く表示される）色彩模様が全く異なる色彩で表示された場合、この半導体ウェハの製造過程（拡散工程内）で使われている設備のうち、一枚単位で処理を行う設備が不良の原因であることが推測できる。

半導体ウェハの製造過程で使われる設備には多くの種類があるが、一枚づつ処理を行う設備、２枚、３枚、あるいは２５枚、５０枚と複数枚を同時に処理する事が出来る設備があり、本発明を用いる事で、複数の半導体ウェハの検査結果をグラフィックス処理して、同時に比べてみることで、どの設備に不良の原因があるかを判断できる。

本発明の実施の形態では、グラフィックス表示装置にＷｅｂブラウザを搭載したパーソナルコンピュータを用いているので、複数の半導体ウェハの検査結果を表示させる場合にＷｅｂブラウザによって検査結果を複数表示させることで容易に見比べることが可能である。

また、バラツキ傾向が表示された場合、その検査内容と拡散工程の流れを理解することで、検査内容からどの工程に原因があるのか推測することも可能である。半導体製造の前工程（いっぱんに拡散工程）のプロセスを理解している技術者であれば、この検査に影響している拡散工程のその部分工程を突き止めることは可能である。

本発明は、アナログ回路特有のバラツキによる不良（出来栄え不良）の原因をグラフィックス表示や色による色彩（グラデーション）表示を行うなどして理解しやすい方法で技術者に伝えるので不良解析を敏速に行わせることが可能であり、半導体素子の製造システムに利用可能である。

本発明の実施の形態における半導体検査装置と検査結果を色彩表示させる為のシステム構成図 図１の構成にて実際に検査結果を色彩表示した一事例を示す図

符号の説明

１ 半導体検査装置
２ プローバまたはハンドラ
３ 半導体テスター
４ 検査結果を蓄積する装置
５ 検査結果処理装置（ソフトウェア・システム）
６ 表示装置（Ｗｅｂブラウザ）
１０ 結果表示画面（カラー表示）
１１ 検査下限値（青色）
１２ 検査中心値（白色）
１３ 検査上限値（赤色）

Claims (1)

1. 半導体ウェハの識別および半導体ウェハにおける半導体素子の面内位置の識別を行う手段と、各半導体素子の電気的特性を検査する手段と、電気的特性の検査結果情報を蓄積する手段と、検査結果情報を表示情報に変換する検査結果処理手段と、半導体素子の検査結果を表示する表示手段とを備え、前記表示手段は、半導体ウェハの形状を画像表示し、この画像上の各半導体素子に対応する領域に当該半導体素子の検査結果を示す表示情報として検査結果毎に異なる色彩もしくは模様を表示することを特徴とする半導体素子の検査装置。

Images