KR100286098B1 - 리피트페일칩검출시스템및방법 - Google Patents

리피트페일칩검출시스템및방법 Download PDF

Info

Publication number
KR100286098B1
KR100286098B1 KR1019980018019A KR19980018019A KR100286098B1 KR 100286098 B1 KR100286098 B1 KR 100286098B1 KR 1019980018019 A KR1019980018019 A KR 1019980018019A KR 19980018019 A KR19980018019 A KR 19980018019A KR 100286098 B1 KR100286098 B1 KR 100286098B1
Authority
KR
South Korea
Prior art keywords
chip
wafer
test
prober
repeat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1019980018019A
Other languages
English (en)
Other versions
KR19990085547A (ko
Inventor
김두희
안현호
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980018019A priority Critical patent/KR100286098B1/ko
Publication of KR19990085547A publication Critical patent/KR19990085547A/ko
Application granted granted Critical
Publication of KR100286098B1 publication Critical patent/KR100286098B1/ko
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 발명은 리피트 페일 칩 검출 시스템 및 방법을 공개한다. 그 시스템은 복수개의 칩을 내장한 웨이퍼, 웨이퍼를 로딩한 후 웨이퍼의 테스트하고자 하는 칩의 좌표값과 테스트 시작 명령을 출력하고, 테스트 입력신호를 웨이퍼의 칩으로 전달하고, 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 출력하기 위한 프루버, 프루버로부터 테스트 시작 명령이 입력되면 테스트 프로그램에 의해서 테스트 입력신호를 프루버로 전달하고 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 입력하는 동작을 반복적으로 수행함에 의해서 칩의 테스트 결과값을 프루버로 출력하기 위한 테스터, 프루버로부터 입력되는 웨이퍼의 칩에 대한 좌표값과 테스트 결과값을 맵 데이터로 저장하고, 테스트가 완료된 소정수의 웨이퍼들에 대한 맵 데이터를 중첩함에 의해서 리피트 페일 칩을 검출하기 위한 제어부, 및 제어부에 의해서 발생되는 리피트 페일 칩 검출 결과를 출력하기 위한 출력부로 구성되어 있다. 따라서, 리피트 페일 칩을 자동적으로 검출함으로써 시간 손실을 줄일 수 있고, 정확성이 높아지게 된다. 또한, 리피트 페일 칩을 정확하게 검출하여 불량인 마스크를 교체하여 줌으로써 수율을 향상시킬 수 있다.

Description

리피트 페일 칩 검출 시스템 및 방법
본 발명은 웨이퍼에 대한 전기적인 특성 검사 공정(EDS; electrical die sorting)후에 소정수의 웨이퍼내의 리피트 페일 칩을 자동적으로 검출할 수 있는 리피트 페일 칩 검출 시스템 및 방법에 관한 것이다.
반도체 제조 공정중 EDS공정은 웨이퍼를 구성하고 있는 각 칩의 전기적 특성을 검사하는 공정이다. EDS공정에 의해서 웨이퍼를 테스트하여 보면, 웨이퍼내의 특정 위치의 칩이 항상 불량이 나타나는 것을 발견할 수가 있다. 이와같이 특정 위치에서 반복적으로 불량이 나타나는 칩을 리피트 페일 칩(repeat fail chip)이라고 한다.
그런데, 이러한 리피트 페일 칩은 제조 공정상의 마스크의 불량에 의해서 발생할 확률이 높다. 그래서, 리피트 페일 칩을 찾아서 제조 공정상의 특정 위치의 마스크를 교체하여 주는 작업이 요구된다. 즉, 리피트 페일 칩을 찾음에 의해서 공정상의 마스크의 양, 불량을 모니터링할 수 있게 된다.
종래의 리피트 페일 칩 검출 방법은 EDS공정을 수행함에 의해서 로트(LOT) 단위의 웨이퍼에 대한 양, 불량 여부를 검출하여 웨이퍼내의 불량인 칩에 인킹(INKING)이 되게 되면, 작업자는 테스트가 완료된 소정수의 웨이퍼들의 해당 좌표에 인킹된 칩이 나타나는 숫자를 웨이퍼의 형태를 그림으로 그려놓은 도1의 웨이퍼 맵(MAP)에 작업자가 수작업으로 일일이 눈으로 검사하여 그 횟수를 누계해서 기록함으로써, 리피트 페일 칩의 위치를 추적하였었다. 도1에서, 가로 방향으로 표시된 숫자는 X방향의 좌표를, 세로 방향으로 표시된 숫자는 Y방향의 좌표를 각각 나타낸다.
따라서, 종래의 리피트 페일 칩 검출 방법은 작업자가 일일이 눈으로 확인하여 리피트 페일 칩의 위치를 누계하여 기록함으로써 시간이 오래 걸리고, 정확성이 떨어진다는 문제점이 있었다.
본 발명의 목적은 리피트 페일 칩을 찾는 과정을 자동적으로 수행할 수 있는 리피트 페일 칩 검출 시스템을 제공하는데 있다.
본 발명의 다른 목적은 상기 목적을 달성하기 위한 시스템의 리피트 페일 칩 검출 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 리피트 페일 칩 검출 시스템은 복수개의 칩을 내장한 웨이퍼, 상기 웨이퍼를 로딩한 후 상기 웨이퍼의 테스트하고자 하는 칩의 좌표값과 테스트 시작 명령을 출력하고, 테스트 입력신호를 상기 웨이퍼의 칩으로 전달하고, 상기 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 출력하기 위한 프루버, 상기 프루버로부터 테스트 시작 명령이 입력되면 테스트 프로그램에 의해서 상기 테스트 입력신호를 상기 프루버로 전달하고 상기 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 입력하는 동작을 반복적으로 수행함에 의해서 상기 칩의 테스트 결과값을 상기 프루버로 출력하기 위한 테스터, 상기 프루버로부터 입력되는 상기 웨이퍼의 칩에 대한 좌표값과 테스트 결과값을 맵 데이터로 저장하고, 테스트가 완료된 소정수의 웨이퍼들에 대한 맵 데이터를 중첩함에 의해서 리피트 페일 칩을 검출하기 위한 제어수단, 및 상기 제어수단에 의해서 발생되는 리피트 페일 칩 검출 결과를 출력하기 위한 출력수단을 구비한 것을 특징으로 한다.
상기 다른 목적을 달성하기 위한 본 발명의 리피트 페일 칩 검출 방법은 상기 프루버가 웨이퍼를 로딩하여 테스트 준비를 완료하는 단계, 상기 프루버가 상기 테스트하고자 하는 칩의 좌표값을 상기 제어수단으로 출력하고, 상기 테스트 시작명령을 상기 테스터로 출력하는 단계, 상기 테스터가 상기 테스트 프로그램을 수행한 후 상기 테스트 결과값을 상기 프루버로 출력하는 단계, 상기 프루버가 테스트 완료 명령과 상기 테스트 결과값을 상기 제어수단으로 출력하는 단계, 상기 테스트를 수행한 칩이 마지막 칩인지를 판단하는 제1판단 단계, 만일 상기 제1판단 단계를 만족하지 않으면 상기 프루버가 다음 칩으로 이동하여 상기 단계들을 수행하는 단계, 만일 상기 제1판단 단계를 만족하면 n번째 웨이퍼인지를 판단하여 만족하지 않으면 상기 단계들을 수행하는 제2판단 단계, 및 만일 상기 제2판단 단계를 만족하면 상기 제어수단이 n개의 웨이퍼들에 대한 맵 데이터를 이용하여 상기 리피트 페일 칩을 검출하는 단계를 구비한 것을 특징으로 한다.
도1은 웨이퍼 맵을 나타내는 것이다.
도2는 본 발명의 리피트 페일 칩 검출 시스템의 블록도이다.
도3은 본 발명의 리피트 페일 칩 검출 시스템을 도식화하여 나타내는 것이다.
도4는 도3에 나타낸 시스템의 리피트 페일 칩 검출 방법을 설명하기 위한 동작 흐름도이다.
도5는 n개의 웨이퍼들에 대한 웨이퍼 맵을 중첩해서 나타낸 것이다.
도6은 25개의 웨이퍼들에 대한 중첩 동작에 의해서 얻어진 중첩 맵을 나타내는 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 리피트 페일 칩 검출 시스템 및 방법을 설명하면 다음과 같다.
도2는 본 발명의 리피트 페일 칩 검출 시스템의 블록도로서, 테스터(tester)(10), 프루버(prober)(12), 제어부(14), 및 모니터(16)로 구성되어 있다.
테스터(10)는 테스트 프로그램들을 저장하고 있으며, 테스트 시작(TS) 명령이 입력되면 테스트 프로그램을 수행하여 테스트 완료 후에 결과값(빈값)을 출력한다. 빈값은 테스트 결과값을 나타내는 것으로, 예를 들면, 빈값이 1이면 정상임을, 빈값이 2이면 리페어가능한 정상임을, 빈값이 3이면 페일임을 등을 나타내는 숫자이다. 즉, 빈값을 보면 칩의 불량 종류를 알 수 있게 된다. 프루버(12)는 테스트하고자 하는 웨이퍼를 로딩한 후 배열하여 프루브 카드(probe card)(미도시)를 통해 테스터(10)가 테스트를 수행할 수 있도록 하는 장치로서, 테스트 준비가 되면 테스터(10)로 테스트 시작 명령을 출력하고 제어부(36)로 웨이퍼내의 칩의 현재의 좌표값(X, Y)을 출력한다. 그리고, 테스터(10)로부터 테스트 결과값이 입력되면 이 값을 제어부(36)로 출력한다. 프루브 카드(probe card)(미도시)는 아주 가는 침을 인쇄 회로 기판에 고정시켜 놓은 것으로 테스터(10)에서 발생한 신호가 웨이퍼내 칩의 패드에 접촉되어 칩 내부의 회로에 전기적인 신호가 전달되도록 하는 역할을 수행한다. 제어부(14)는 프루버(12)로 부터의 각각의 웨이퍼에 대한 좌표값과 빈값(X, Y, bin)을 입력하여 저장한다. 제어부(14)가 하나의 로트에 해당하는 웨이퍼들에 대한 좌표값과 빈값을 입력하여 웨이퍼 맵을 만든다. 그리고, 이들 웨이퍼 맵을 이용하여 중첩함에 의해서 중첩 맵(composite map)을 만든다. 그래서, 리피트 페일 칩을 추출하게 된다. 모니터(16)는 필요한 경우에 결과값을 디스플레이한다.
도2의 구성은 종래의 EDS장비에 제어부(14)와 모니터(16)를 더 추가하여 구성한 것으로, 종래에는 EDS장비의 테스터(10)에서 프루버(12)로부터의 좌표값을 입력하여 해당 좌표값의 칩을 테스트하여 빈값을 발생하고, 맵 데이터인 좌표값과 빈값을 발생하였었다. 즉, 종래에는 단지 웨이퍼내의 칩들의 좌표값과 빈값만을 단지 발생하였을 뿐이고, 테스트된 소정수의 웨이퍼들에 대한 리피트 페일 칩을 검출하기 위해서는 작업자가 수작업으로 검출하여야 했었다.
상술한 바와 같은 본 발명의 리피트 페일 칩 검출 방법을 좀 더 상세하게 설명하면 다음과 같다.
도3은 본 발명의 리피트 페일 칩 검출 시스템을 도식화하여 나타낸 것으로, 테스터(30), 엔코더(32), 프루버(34), 및 제어 PC(36)로 구성되어 있다.
도4는 도3에 나타낸 리피트 페일 칩 검출 시스템의 동작을 설명하기 위한 동작 흐름도로서, 도3의 동작을 도4를 이용하여 설명하면 다음과 같다.
먼저, 프루버(34)가 웨이퍼를 로딩하여 테스트 준비를 완료한다(제100단계).
프루버(34)가 테스트 시작 명령과 로딩된 웨이퍼의 테스트하고자하는 칩의 좌표값(X, Y)을 제어 PC(36)로 출력하고, 테스트 시작 신호를 엔코더(32)를 통하여 테스터(30)로 입력한다(제110단계). 이때, 프루버(34)로부터 엔코더(32)로의 신호 전달은 TTL인터페이스 방식에 의해서 전송된다.
그러면, 테스터(30)는 해당 칩에 대한 전기적인 테스트를 저장된 프로그램 수순에 따라 수행하여 빈값을 엔코더(32)로 출력한다(제120단계). 즉, 테스터(30)에서 엔코더(32) 및 프루버(34)를 통하여 신호를 인가하고 그 결과값을 프루버(34) 및 엔코더(32)를 통하여 입력하여 해당 칩이 입력에 대한 정확한 출력을 발생하면 정상으로, 그렇지 않으면 불량인 것으로 판단한다. 만일, 테스트 프로그램 수행중에 불량인 테스트 항목이 발견되면, 테스터(30)는 해당 칩에 대한 빈값(nn)을 엔코더(32)로 전송한다. 그리고, 테스트 프로그램을 수행한 뒤 불량인 테스트 항목이 발견되지 않으면 해당 칩은 정상인 것으로 판단하고 해당 칩에 대한 빈값(nn)을 엔코더(32)로 전송한다.
그리고, 엔코더(32)가 빈값을 소정수로 분류한다(제130단계). 즉, 엔코더(32)는 테스터(30)로부터 출력되는 빈값의 종류가 너무 많을 수 있으므로, 이들 빈값을 크게 분류하여 빈값의 종류를 줄여주는 동작을 수행한다.
다음에, 프루버(34)는 테스트 완료 명령과 테스트를 완료한 칩의 빈값을 RS232직렬 포트를 통하여 제어 PC(36)로 전송한다(제140단계). 이때, 프루버(34)는 테스트를 수행한 칩의 결과가 불량이면 인킹(inking)을 수행하게 된다.
테스트를 수행한 칩이 마지막 칩인지를 판단한다(제150단계).
만일, 마지막 칩이 아니면 다음 칩으로 이동하여 제110단계에서 제140단계까지를 수행하고, 마지막 칩이면 다음 단계로 진행한다(제160단계).
제어 PC(34)는 프루버(34)로부터 입력되는 해당 칩의 좌표값(X, Y)과 빈값(bin)을 조합하여 맵 데이터를 구성한다(제170단계).
제170단계 수행 후에 n번째 웨이퍼인지를 판단하여, n번째 웨이퍼가 아니면 제100단계로 이동하고 n번째 웨이퍼이면 다음 단계로 진행한다(제180단계).
제180단계 수행 후에 제어 PC(36)가 n개의 웨이퍼들에 대한 리피트 페일 칩을 검출하여 출력한다(제190단계). 제190단계는 n개의 웨이퍼들에 대한 검사가 완료되면 n개의 웨이퍼들에 대한 맵 데이터를 이용하여 리피트 페일 칩을 검출하기 위하여 중첩(composite) 동작을 수행한다. 이 중첩 동작은 웨이퍼내의 해당 위치의 칩이 정상으로 나타나는 횟수, 또는 불량으로 나타내는 횟수를 누계함에 의해서 특정 위치의 칩이 항상 불량으로 나타나는지를 판단하기 위한 작업으로 제어 PC(34)가 저장된 프로그램을 수행함에 의해서 자동적으로 리피트 페일 칩을 검출한다. 상술한 과정은 모두 자동적으로 수행되며, 단지 작업자가 중첩하기 위한 웨이퍼의 수를 지정하여 주기만 하면 된다.
도5는 n개의 웨이퍼들의 불량 원인을 분석하여 그린 웨이퍼 맵을 나타내는 것으로, n개의 웨이퍼들의 웨이퍼 맵(50-1, 50-2, ..., 50-n)을 중첩해서 나타내는 것이다.
웨이퍼 맵의 가로 방향으로 표시한 숫자는 X좌표값을 나타내고, 세로 방향으로 표시한 숫자는 Y좌표값을 나타내며, 해당 좌표값의 칩내에 표시된 숫자는 불량 원인을 나타내는 빈값을 나타낸다. 그런데, 웨이퍼 맵을 그려보면, 웨이퍼의 테두리 부분과 테그(TEG) 칩은 일반적으로 불량인 것으로 나타난다. 그래서, 웨이퍼의 테두리 부분과 테그 칩을 제외한 칩들을 리피트 페일 칩으로 판단한다.
이와같은 결과는 모니터를 통하여 디스플레이하여 볼 수 있다. 그래서, 각각의 웨이퍼내의 칩의 불량 원인을 파악할 수 있다.
도6은 25개의 웨이퍼들의 중첩 동작에 의해서 얻어진 중첩 맵을 나타내는 것으로, 각 칩내에 쓰여진 숫자는 25개의 웨이퍼들을 중첩하여 얻어진 해당 칩이 정상으로 나타내는 횟수를 나타내는 것이다. 그래서, 만일 25개의 웨이퍼에 대한 중첩 동작에 의해서 해당 좌표값의 칩이 모두 불량으로 나타났으면, 모니터상에 검은색으로 표시한 블록들(60, 61, 62, 63)로 나타나게 된다. 즉, 이 칩들이 리피트 페일 칩이 되는 것이다. 그리고, 도6의 중첩 맵의 테두리 부분의 검은색으로 표시된 칩과 테그 칩(64, 65)은 일반적으로 불량으로 나타나는 칩들로 항상 리피트 페일 칩이라고 볼 수도 있으나, 이들 칩의 페일을 가지고서 마스크의 결함으로 분석하지는 않는다. 즉, 제어 PC에 의해서 중첩 동작이 수행되면 중첩 맵이 모니터에 디스플레이 되게 된다. 그러면, 작업자가 이 결과를 가지고 제조 공정상에서 해당 칩의 마스크를 교체하여 주면 된다.
상술한 실시예에서는 엔코더에 의해서 많은 종류의 빈값을 크게 분류하여 빈값의 종류를 줄이는 동작을 수행하도록 구성되어 있으나, 엔코더가 없더라도 리피트 페일 칩을 검출하는데는 문제가 없다.
즉, 테스터에서 발생되는 테스트 결과값인 빈값을 엔코더에 의해서 분류하지 않고 그대로 프루버로 전달하면 된다. 빈값을 분류하는 과정을 수행하지 않더라도 제어 PC가 좌표값과 빈값을 입력하여 웨이퍼 맵을 만들고 중첩하여 중첩 맵을 구하는데는 문제가 없다. 테스터에서 정상인지 불량인지의 정보만 발생하면 웨이퍼 맵과 중첩 맵을 만드는데는 문제가 없다는 것이다.
종래에는 이와같은 작업이 모두 수작업으로 수행되었기 때문에 많은 시간이 요구되었으나, 본 발명에서는 제어 PC가 프루버로부터 좌표값과 빈값을 저장하고, 이 값들을 이용하여 웨이퍼 맵을 만들고, 웨이퍼 맵을 중첩함에 의해서 리피트 페일 칩을 자동적으로 검출할 수 있게 된다.
따라서, 본 발명의 리피트 페일 칩 검출 시스템 및 방법은 리피트 페일 칩을 검출하는 과정을 제어 PC내의 프로그램에 의해서 자동적으로 검출함으로써 시간 손실을 줄일 수 있고, 정확성이 높아지게 된다.
또한, 리피트 페일 칩을 정확하게 검출하여 불량인 마스크를 교체하여 줌으로써 수율을 향상시킬 수 있다.

Claims (3)

  1. 복수개의 칩을 내장한 웨이퍼; 상기 웨이퍼를 로딩한 후 상기 웨이퍼의 테스트하고자 하는 칩의 좌표값과 테스트 시작 명령을 출력하고, 테스트 입력신호를 상기 웨이퍼의 칩으로 전달하고, 상기 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 출력하기 위한 프루버; 상기 프루버로부터 테스트 시작 명령이 입력되면 테스트 프로그램에 의해서 상기 테스트 입력신호를 상기 프루버로 전달하고 상기 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 입력하는 동작을 반복적으로 수행함에 의해서 상기 칩의 테스트 결과값을 상기 프루버로 출력하기 위한 테스터; 상기 프루버로부터 입력되는 상기 웨이퍼의 각 칩에 대한 좌표값과 테스트 결과값을 맵 데이터로서 저장하고, 리피트 페일 칩을 검출하기 위해 상기 맵 데이터를 이용하여 웨이퍼 맵을 작성하되, 테스트가 완료된 소정수의 웨이퍼들에 대한 맵 데이터를 중첩함에 의해 중첩 맵을 작성하는 제어수단; 및 상기 제어수단으로부터 상기 중첩 맵을 수신하여 리피트 페일 칩 검출 결과를 출력하기 위한 출력수단을 구비한 것을 특징으로 하는 리피트 페일 칩 검출 시스템.
  2. 복수개의 칩을 내장한 웨이퍼; 상기 웨이퍼를 로딩한 후 상기 웨이퍼의 테스트하고자 하는 칩의 좌표값과 테스트 시작 명령을 출력하고, 테스트 입력신호를 상기 웨이퍼의 칩으로 전달하고, 상기 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 출력하기 위한 프루버; 상기 프루버로부터 테스트 시작 명령이 입력되면 테스트 프로그램에 의해서 상기 테스트 입력신호를 상기 프루버로 전달하고 상기 웨이퍼의 칩으로부터 출력되는 테스트 출력신호를 입력하는 동작을 반복적으로 수행함에 의해서 상기 칩의 테스트 결과값을 상기 프루버로 출력하기 위한 테스터; 상기 프루버로부터 입력되는 상기 웨이퍼의 각 칩에 대한 좌표값과 테스트 결과값을 맵 데이터로서 저장하고, 리피트 페일 칩을 검출하기 위해 상기 맵 데이터를 이용하여 웨이퍼 맵을 작성하되, 테스트가 완료된 소정수의 웨이퍼들에 대한 맵 데이터를 중첩함에 의해 중첩 맵을 작성하는 제어수단; 및 상기 제어수단으로부터 상기 중첩 맵을 수신하여 리피트 페일 칩 검출 결과를 출력하기 위한 출력수단을 구비한 시스템의 리피트 페일 칩 검출 방법에 있어서, 상기 프루버가 웨이퍼를 로딩하여 테스트 준비를 완료하는 단계; 상기 프루버가 상기 테스트하고자 하는 칩의 좌표값을 상기 제어수단으로 출력하고, 상기 테스트 시작명령을 상기 테스터로 출력하는 단계; 상기 테스터가 상기 테스트 프로그램을 수행한 후 상기 테스트 결과값을 상기 프루버로 출력하는 단계; 상기 프루버가 테스트 완료 명령과 상기 테스트 결과값을 상기 제어수단으로 출력하는 단계; 상기 테스트를 수행한 칩이 마지막 칩인지를 판단하는 제1판단 단계; 만일 상기 제1판단 단계를 만족하지 않으면 상기 프루버가 다음 칩으로 이동하여 상기 단계들을 수행하는 단계; 만일 상기 제1판단 단계를 만족하면 n번째 웨이퍼인지를 판단하여 만족하지 않으면 상기 단계들을 수행하는 제2판단 단계; 및 만일 상기 제2판단 단계를 만족하면 상기 제어수단이 n개의 웨이퍼들에 대한 맵 데이터를 중첩하는 것에 의해 상기 출력수단이 중첩 맵을 출력케 하여 상기 리피트 페일 칩을 검출하는 단계를 구비한 것을 특징으로 하는 리피트 페일 칩 검출방법.
  3. 제2항에 있어서, 상기 리피트 페일 칩 검출방법은 상기 출력수단이 상기 웨이퍼의 각각의 칩에 대한 좌표값과 테스트 결과값을 이용하여 웨이퍼 맵을 작성하여 출력하는 단계를 더 구비한 것을 특징으로 하는 리피트 페일 칩 검출방법.
KR1019980018019A 1998-05-19 1998-05-19 리피트페일칩검출시스템및방법 Expired - Fee Related KR100286098B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980018019A KR100286098B1 (ko) 1998-05-19 1998-05-19 리피트페일칩검출시스템및방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980018019A KR100286098B1 (ko) 1998-05-19 1998-05-19 리피트페일칩검출시스템및방법

Publications (2)

Publication Number Publication Date
KR19990085547A KR19990085547A (ko) 1999-12-06
KR100286098B1 true KR100286098B1 (ko) 2001-04-16

Family

ID=37514648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980018019A Expired - Fee Related KR100286098B1 (ko) 1998-05-19 1998-05-19 리피트페일칩검출시스템및방법

Country Status (1)

Country Link
KR (1) KR100286098B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339663B2 (en) 2004-07-13 2008-03-04 Samsung Electronics Co., Ltd. Method and apparatus for classifying repetitive defects on a substrate
CN114093784A (zh) * 2021-11-25 2022-02-25 上海物骐微电子有限公司 晶圆封装方法、装置、电子设备及存储介质

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100410554B1 (ko) * 2001-07-13 2003-12-18 삼성전자주식회사 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로
CN117949706A (zh) * 2024-03-21 2024-04-30 苏州珂晶达电子有限公司 晶圆检测系统、方法及存储介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7339663B2 (en) 2004-07-13 2008-03-04 Samsung Electronics Co., Ltd. Method and apparatus for classifying repetitive defects on a substrate
CN114093784A (zh) * 2021-11-25 2022-02-25 上海物骐微电子有限公司 晶圆封装方法、装置、电子设备及存储介质

Also Published As

Publication number Publication date
KR19990085547A (ko) 1999-12-06

Similar Documents

Publication Publication Date Title
KR102239051B1 (ko) 검사 시스템, 및 검사 시스템의 고장 해석 및 예지 방법
KR100371677B1 (ko) 검사장치
KR102305872B1 (ko) 검사 시스템, 웨이퍼 맵 표시기, 웨이퍼 맵 표시 방법, 및 기록 매체에 저장된 컴퓨터 프로그램
US4761607A (en) Apparatus and method for inspecting semiconductor devices
US4985676A (en) Method and apparatus of performing probing test for electrically and sequentially testing semiconductor device patterns
JP2018170418A5 (ko)
KR100286098B1 (ko) 리피트페일칩검출시스템및방법
JP2005109056A (ja) 半導体素子の検査装置
US11428712B2 (en) Analysis device and image generation method
US6785413B1 (en) Rapid defect analysis by placement of tester fail data
US7529994B2 (en) Analysis apparatus and analysis method
TW201409048A (zh) 標記檢查用的裝置及方法
JP3808575B2 (ja) 歩留まり解析方法及びその装置
JPH09178807A (ja) Ｉｃ検査用オートハンドラ
CN111220902A (zh) 一种基于集成电路圆片坐标分区的工程分析测试的方法
US7899237B2 (en) Method, apparatus and system for detecting anomalies in mixed signal devices
KR0177987B1 (ko) 복수 개의 반도체 칩 테스트 방법
JPH04225252A (ja) 半導体装置の検査方法および装置
KR100929737B1 (ko) 반도체 칩의 모니터링 방법 및 그 시스템
JPS63127545A (ja) プロ−ブ装置
JPH0794559A (ja) プローバ
JPS59184542A (ja) 集積回路検査装置
JPH0513047U (ja) 半導体素子検査装置
JPH0350751A (ja) 半導体評価装置およびその方法
JPS62195799A (ja) 記憶回路の試験方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19980519

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19980519

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20000425

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20001228

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20010110

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20010111

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20031209

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20041209

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 20051206

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20061221

Start annual number: 7

End annual number: 7

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee