CN113625149A - 异常芯片检测方法与异常芯片检测系统 - Google Patents
异常芯片检测方法与异常芯片检测系统 Download PDFInfo
- Publication number
- CN113625149A CN113625149A CN202010376884.6A CN202010376884A CN113625149A CN 113625149 A CN113625149 A CN 113625149A CN 202010376884 A CN202010376884 A CN 202010376884A CN 113625149 A CN113625149 A CN 113625149A
- Authority
- CN
- China
- Prior art keywords
- chip
- target
- chips
- determining
- peripheral
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 26
- 230000002159 abnormal effect Effects 0.000 title claims abstract description 25
- 230000002093 peripheral effect Effects 0.000 claims abstract description 49
- 238000012360 testing method Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 14
- 238000007689 inspection Methods 0.000 description 5
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000004804 winding Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Abstract
一种异常芯片检测方法与异常芯片检测系统。此异常芯片检测系统包含测试机台以及电脑系统。此异常芯片检测方法包含:根据目标芯片的位置来决定周边芯片;计算每一周边芯片的电子特性值与目标芯片的电子特性值的差值;根据电子特性差值的绝对值来排序,并根据排序结果来从周边芯片中决定出特性相近芯片;根据目标芯片的位置决定目标相关区域;根据目标芯片相关区域来从特性相近芯片决定出目标相关芯片;以及根据目标相关芯片来决定目标芯片是否合格。如此,可提高异常芯片的检测效率。
Description
技术领域
本发明涉及一种异常芯片检测方法与异常芯片检测系统。
背景技术
随着科技的发达,集成电路的制造技术也越来越进步。在集成电路的制造过程中,会对晶圆会进行各种的处理步骤,以形成芯片(die)在晶圆上。为了保证这些芯片的功能正常,会对这些芯片的功能进行多次测试,以确保芯片的工作参数符合预设的规范。然而,成功通过所有测试的芯片仍可能有潜在的缺陷未被检测出来。
目前大多采用零件平均测试法(Part Average Testing)来检测这些具有潜在缺陷的异常芯片。然而,零件平均测试法仍无法满足人们的需求。
发明内容
本发明的实施例提出一种异常芯片检测方法与异常芯片检测系统,其可同时考虑芯片的电性及位置信息,因此提高了异常芯片的检测效率。
根据本发明的一实施例,此异常芯片检测方法包含;提供晶圆;根据晶圆上的目标芯片的位置来决定多个周边芯片;计算每一周边芯片的电子特性值与目标芯片的电子特性值的差值,以获得多个电子特性差值,其中这些电子特性差值是一对一对应至周边芯片;根据电子特性差值的绝对值来排序,并根据排序结果来从周边芯片中决定出多个特性相近芯片;根据目标芯片的位置决定目标相关区域;根据目标芯片相关区域来从特性相近芯片中决定出至少一个目标相关芯片;以及根据目标相关芯片来决定目标芯片是否合格。
在一些实施例中,周边芯片是环绕目标芯片。
在一些实施例中,目标相关区域为与目标芯片的位置相连接的八个芯片位置。
在一些实施例中,前述的根据目标芯片相关区域来从特性相近芯片中决定出至少一个目标相关芯片的步骤包含:判断特性相近芯片的一者是否位于目标芯片相关区域中;当此特性相近芯片位于目标芯片相关区域中时,决定此特性相近芯片为目标相关芯片。
在一些实施例中,前述的根据目标相关芯片来决定目标芯片是否合格的步骤包含:判断目标相关芯片的数量是否大于预设阈值;当目标相关芯片的数量大于该预设阈值时,决定目标芯片为不合格。
根据本发明的一实施例,此异常芯片检测系统包含测试机台和电脑系统。测试机台是用以接收晶圆,此晶圆包含多个芯片,其中该测试机台更用以取得每一芯片的电子特性值。电脑系统是电性连接至测试机台,其用以:根据晶圆上的目标芯片的位置来决定多个周边芯片,其中此目标芯片为前述芯片中的一者,周边芯片为前述芯片中的多个;计算每一周边芯片的电子特性值与目标芯片的电子特性值的差值,以获得多个电子特性差值,其中电子特性差值是一对一对应至周边芯片;根据电子特性差值的绝对值来排序,并根据排序结果来从周边芯片中决定出多个特性相近芯片;根据目标芯片的位置决定目标相关区域;根据目标芯片相关区域来从特性相近芯片决定出至少一个目标相关芯片;以及根据目标相关芯片来决定目标芯片是否合格。
在一些实施例中,周边芯片是环绕目标芯片。
在一些实施例中,目标相关区域为与目标芯片的位置相连接的八个芯片位置。
在一些实施例中,当电脑系统根据目标芯片相关区域来从特性相近芯片中决定出目标相关芯片时,此电脑系统用以:判断特性相近芯片的一者是否位于目标芯片相关区域中;当此特性相近芯片位于目标芯片相关区域中时,决定此特性相近芯片为目标相关芯片。
在一些实施例中,当电脑系统根据目标相关芯片来决定目标芯片是否合格时,电脑系统用以:判断目标相关芯片的数量是否大于预设阈值;当目标相关芯片的数量大于该预设阈值时,决定目标芯片为不合格。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合说明书附图作详细说明如下。
附图说明
图1是示出根据本发明实施例的芯片检测系统。
图2示出根据本发明实施例的芯片检测方法的流程示意图。
图3是示出根据本发明实施例的晶圆的部分区域中的芯片。
图4是示出根据本发明实施例的决定周边芯片的示意图。
图5是示出根据本发明实施例的特性相近芯片。
图6是示出根据本发明实施例的目标相关区域。
图7是示出根据本发明实施例的目标相关芯片。
图8是示出根据本发明实施例的选取周边芯片的示意图。
图9a是示出根据本发明实施例的选取周边芯片的示意图。
图9b是示出根据本发明实施例的选取周边芯片的示意图。
图9c是示出根据本发明实施例的选取周边芯片的示意图。
附图标记说明:
100:芯片检测系统
110:测试机台
112:晶圆
114:探针装置
120:电脑系统
200:芯片检测方法
210-260:步骤
600:目标相关区域
CHT、CH1-CH39:芯片
具体实施方式
请参照图1,其是示出根据本发明实施例的芯片检测系统100。芯片检测系统100包含测试机台110以及电脑系统120。测试机台110是用以对晶圆112上的多个芯片进行测试,以获得每一芯片的测试数据。在本发明的实施例中,晶圆112上的体芯片为存储器芯片,例如动态随机存取存储器(Dynamic Random Access Memory,DRAM)芯片。电脑系统120是电性连接至测试机台110,以取得存储器芯片的测试数据,并对其进行分析。
在本实施例中,测试机台110包含探针装置114,其可施加电子信号至晶圆112的存储器芯片上,并获取这些存储器芯片的测试数据。测试数据可包含但不限定于存储器芯片的位置以及存储器芯片的电子特性值,例如电流值、电压值等具有连续性分布的电子特性值。
请参照图2,其是示出根据本发明一实施例的芯片检测方法200的流程示意图,其中芯片检测方法200是由电脑系统120所执行,以检测晶圆112上的目标芯片。在芯片检测方法200,首先进行步骤210,以根据晶圆112上的目标芯片的位置来决定此目标芯片的多个周边芯片,如图3所示。图3是示出根据本发明一实施例的晶圆112的部分区域中的芯片,其包含目标芯片CHT及其周边芯片CH1~CH24。目标芯片CHT为晶圆112的高风险芯片。在本实施例中,高风险芯片是通过动态零件平均测试法(Dynamic Part Average Testing;D-PAT)来决定,然而本发明的实施例并不受限于此。在本发明的其他实施例中,亦可使用其他方式来决定高风险芯片。
请参照图4,其是示出根据本发明一实施例的决定周边芯片的示意图。如图4所示,本实施例是从目标芯片CHT上方出发按序绕圈选取目标芯片CHT周围的24个芯片CH1~CH24来作为周边芯片。然而,本发明的实施例并不受限于选取24个芯片。在本发明的其他实施例中,周边芯片的数量可根据使用者的需求来进行调整。
请回到图2,在步骤210后,接着进行步骤220以计算每一周边芯片CH1~CH24的电子特性值与目标芯片CHT的电子特性值的差值。例如,计算每一周边芯片CH1~CH24的电流值与目标芯片CHT的电流值的差值。如此,可获得周边芯片CH1~CH24与目标芯片CHT的24个电子特性差值,例如周边芯片CH1~CH24分别对应的24个电流差值i1~i24。
在步骤220后,接着进行步骤230,以根据电子特性差值的绝对值来排序,并根据排序结果来从周边芯片CH1~CH24中决定出多个特性相近芯片。请参照图5,其是示出根据本发明一实施例的8个特性相近芯片CH1、CH3、CH4、CH5、CH6、CH9、CH15以及CH21。在本实施例的步骤230中,首先将前述的24个电子特性差值取绝对值,并依绝对值大小进行排序。例如,此24个电子特性差值的绝对值由小至大排序为|i1|、|i3|、|i4|、|i5|、|i6|、|i9|、|i15|、|i21|…|i24|。电子特性差值的绝对值越小代表电子特性越相近,因此|i1|所对应的周边芯片CH1与目标芯片CHT的电子特性最为相近,而|i24|所对应的周边芯片CH24与目标芯片CHT的电子特性相差最远。接着,根据排序的结果来决定出8个电子特性较为相近的特性相近芯片。由前述的排序结果可知|i1|、|i3|、|i4|、|i5|、|i6|、|i9|、|i15|、|i21|为值较小的8个电子特性差值,因此其对应的周边芯片CH1、CH3、CH4、CH5、CH6、CH9、CH15以及CH21即为特性相近芯片。
在步骤230后,接着进行步骤240,以根据目标芯片CHT的位置来决定目标相关区域。请参照图6,其是示出根据本发明一实施例的目标相关区域600。在本实施例中,步骤240是取目标芯片CHT位置周围的8个芯片位置来作为目标相关区域。另外,虽然本实施例的步骤240是继续于步骤230,但本发明的实施例并不受限于此。在本发明的其他实施例中,步骤240可于步骤210的前进行,或者于其他步骤之间进行。
在步骤240后,接着进行步骤250,以根据目标芯片相关区域600来从特性相近芯片CH1、CH3、CH4、CH5、CH6、CH9、CH15以及CH21中决定出至少一个目标相关芯片。在本实施例的步骤250中,首先判断特性相近芯片CH1、CH3、CH4、CH5、CH6、CH9、CH15以及CH21中的哪几个芯片落在目标相关区域600中,接着再决定落在落在目标相关区域600中的特性相近芯片为目标相关芯片。如图7所示,由于特性相近芯片CH1、CH3、CH4、CH5、CH6落在目标相关区域600中,因此特性相近芯片CH1、CH3、CH4、CH5、CH6被决定为目标相关芯片。
在步骤250后,接着进行步骤260,以根据目标相关芯片CH1、CH3、CH4、CH5、CH6来决定目标芯片CHT是否合格。在本实施例的步骤260中,判断目标相关芯片的个数是否大于预设阈值,若目标相关芯片的个数大于预设阈值则代表目标芯片CHT具有潜在的风险,故将其判断为不合格的芯片。在本实施例中,预设阈值为3,由于目标相关芯片的个数为5,故判定目标芯片CHT不合格。在本发明的另一实施例中,步骤260更判断目标相关芯片的个数是否为0。若目标相关芯片的个数为0,也代表目标芯片CHT具有潜在的风险,故将其判断为不合格的芯片。
由上述实施例可知,本发明实施例的芯片检测方法200考虑了芯片的电性及位置信息,因此可提高异常芯片被检出的机会,进而提高芯片的检测效率。
请参照图8,其是示出根据本发明另一实施例的步骤210选取周边芯片的示意图。在本实施例中,考虑到并非所有芯片都是正常可读出电子特性值,因此在选取周边芯片时,这些无法读出数值的芯片(以下称为失效芯片)会被跳过,并以其他芯片来取代。如图8所示,在本实施例中,芯片CH13、CH16、CH18、CH22为失效芯片,故再从芯片CH9上方按序绕圈选取4个替代芯片CH25、CH26、CH27、CH28来取代失效芯片CH13、CH16、CH18、CH22。如此,本实施例的步骤210依然可提供24个周边芯片。
请参照图9a,其是示出根据本发明另一实施例的步骤210选取周边芯片的示意图。本实施例选取周边芯片的方式与前述实施例类似,但不同的处在于选取替代芯片的方式并非按序一个芯片接着一个芯片选取,而是选取一个芯片后,略过一定数量的芯片后在选取另一个替代芯片。例如,从芯片CH9上方选取替代芯片CH25后按序略过5个芯片再选取替代芯片CH29,接着再按序略过5个芯片选取替代芯片CH30,接着再按序略过5个芯片选取替代芯片CH31。如此,本实施例的步骤210利用替代芯片CH25、CH29、CH30、CH31来取代失效芯片CH13、CH16、CH18、CH22。
请参照图9b,其是示出根据本发明又一实施例的步骤210选取周边芯片的示意图。若晶圆上有更多的失效芯片时,在前述实施例中按序选取替代芯片CH25、CH29、CH30、CH31之后,再接着选取芯片CH9右上方的芯片CH32,然后按序略过5个芯片选取替代芯片CH33,接着再按序略过5个芯片选取替代芯片CH34,接着再按序略过5个芯片选取替代芯片CH35。如此,本实施例的步骤210是利用替代芯片CH25、CH29、CH30、CH31、CH32 CH33、CH34、CH35来取代失效芯片CH10、CH13、CH15、CH16、CH18、CH20、CH22、CH23。
请参照图9c,其是示出根据本发明再一实施例的步骤210选取周边芯片的示意图。若晶圆上有更多的失效芯片时,在前述实施例中按序选取替代芯片CH32 CH33、CH34、CH35之后,再接着选取芯片CH9左上方的芯片CH36,然后按序略过5个芯片选取替代芯片CH37,接着再按序略过5个芯片选取替代芯片CH38,接着再按序略过5个芯片选取替代芯片CH39。如此,本实施例的步骤210是利用替代芯片CH25、CH29、CH30、CH31、CH32 CH33、CH34、CH35、CH36、CH37、CH38、CH39来取代失效芯片CH10、CH11、CH12、CH13、CH15、CH16、CH18、CH19、CH20、CH22、CH23、CH24。
虽然本发明已以实施例公开如上,然其并非用以限定本发明,任何所属技术领域中技术人员,在不脱离本发明的构思和范围内,当可作些许的变动与润饰,故本发明的保护范围当视权利要求所界定者为准。
Claims (10)
1.一种异常芯片检测方法,其特征在于,包含:
提供一晶圆;
根据该晶圆上的一目标芯片的位置来决定多个周边芯片;
计算每一该些周边芯片的一电子特性值与该目标芯片的一电子特性值的差值,以获得多个电子特性差值,其中该些电子特性差值是一对一对应至该些周边芯片;
根据该些电子特性差值的绝对值来排序,并根据排序结果来从该些周边芯片中决定出多个特性相近芯片;
根据该目标芯片的位置决定一目标相关区域;
根据该目标芯片相关区域来从所述多个特性相近芯片中决定出至少一个目标相关芯片;以及
根据该至少一个目标相关芯片来决定该目标芯片是否合格。
2.如权利要求1所述的异常芯片检测方法,其特征在于,所述多个周边芯片是环绕该目标芯片。
3.如权利要求1所述的异常芯片检测方法,其特征在于,该目标相关区域为与该目标芯片的位置相连接的八个芯片位置。
4.如权利要求1所述的异常芯片检测方法,其特征在于,根据该目标芯片相关区域来从所述多个特性相近芯片中决定出至少一个目标相关芯片的步骤包含:
判断所述多个特性相近芯片的一者是否位于该目标芯片相关区域中;
当所述多个特性相近芯片的该者位于该目标芯片相关区域中时,决定所述多个特性相近芯片的该者为该至少一个目标相关芯片。
5.如权利要求1所述的异常芯片检测方法,其特征在于,根据该至少一个目标相关芯片来决定该目标芯片是否合格的步骤包含:
判断该至少一个目标相关芯片的数量是否大于一预设阈值;
当该至少一个目标相关芯片的数量大于该预设阈值时,判断决定该目标芯片为不合格。
6.一种异常芯片检测系统,其特征在于,包含:
一测试机台,用以接收一晶圆,该晶圆包含多个芯片,其中该测试机台更用以取得每一所述多个芯片的一电子特性值;
一电脑系统,电性连接至该测试机台,用以:
根据该晶圆上的一目标芯片的位置来决定多个周边芯片,其中该目标芯片为所述多个芯片中的一者,所述多个周边芯片为所述多个芯片中的多个;
计算每一所述多个周边芯片的该电子特性值与该目标芯片的该电子特性值的差值,以获得多个电子特性差值,其中所述多个电子特性差值是一对一对应至所述多个周边芯片;
根据所述多个电子特性差值的绝对值来排序,并根据排序结果来从所述多个周边芯片中决定出多个特性相近芯片;
根据该目标芯片的位置决定一目标相关区域;
根据该目标芯片相关区域来从所述多个特性相近芯片决定出至少一个目标相关芯片;以及
根据该至少一个目标相关芯片来决定该目标芯片是否合格。
7.如权利要求6所述的异常芯片检测系统,其特征在于,所述多个周边芯片是环绕该目标芯片。
8.如权利要求6所述的异常芯片检测系统,其特征在于,该目标相关区域为与该目标芯片的位置相连接的八个芯片位置。
9.如权利要求6所述的异常芯片检测系统,其特征在于,当该电脑系统根据该目标芯片相关区域来从所述多个特性相近芯片中决定出至少一个目标相关芯片时,该电脑系统用以:
判断所述多个特性相近芯片的一者是否位于该目标芯片相关区域中;
当所述多个特性相近芯片的该者位于该目标芯片相关区域中时,决定所述多个特性相近芯片的该者为该至少一个目标相关芯片。
10.如权利要求6所述的异常芯片检测系统,其特征在于,当该电脑系统根据该至少一个目标相关芯片来决定该目标芯片是否合格时,该电脑系统用以:
判断该至少一个目标相关芯片的数量是否大于一预设阈值;
当该至少一个目标相关芯片的数量大于该预设阈值时,决定该目标芯片为不合格。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010376884.6A CN113625149A (zh) | 2020-05-07 | 2020-05-07 | 异常芯片检测方法与异常芯片检测系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010376884.6A CN113625149A (zh) | 2020-05-07 | 2020-05-07 | 异常芯片检测方法与异常芯片检测系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113625149A true CN113625149A (zh) | 2021-11-09 |
Family
ID=78376797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010376884.6A Pending CN113625149A (zh) | 2020-05-07 | 2020-05-07 | 异常芯片检测方法与异常芯片检测系统 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113625149A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007116182A (ja) * | 2006-11-13 | 2007-05-10 | Toshiba Corp | 不良検出方法 |
JP2007208046A (ja) * | 2006-02-02 | 2007-08-16 | Toshiba Corp | 半導体装置の試験方法 |
US20080188017A1 (en) * | 2007-02-02 | 2008-08-07 | Samsung Electronics, Co., Ltd. | Method of sorting dies using discrimination region |
CN108519550A (zh) * | 2018-03-28 | 2018-09-11 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
CN110689067A (zh) * | 2019-09-25 | 2020-01-14 | 上海华力集成电路制造有限公司 | 晶圆的失效检测方法、装置、设备及存储介质 |
CN113936730A (zh) * | 2020-07-13 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
CN114068341A (zh) * | 2020-08-06 | 2022-02-18 | 长鑫存储技术有限公司 | 测试方法及测试系统 |
CN116166484A (zh) * | 2022-12-14 | 2023-05-26 | 江西兆驰半导体有限公司 | 一种晶圆数据检测方法、系统、可读存储介质及设备 |
CN116469804A (zh) * | 2023-04-14 | 2023-07-21 | 上海瞻芯电子科技有限公司 | 芯片分组方法及装置、功率模块、功率设备、电子设备 |
-
2020
- 2020-05-07 CN CN202010376884.6A patent/CN113625149A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007208046A (ja) * | 2006-02-02 | 2007-08-16 | Toshiba Corp | 半導体装置の試験方法 |
JP2007116182A (ja) * | 2006-11-13 | 2007-05-10 | Toshiba Corp | 不良検出方法 |
US20080188017A1 (en) * | 2007-02-02 | 2008-08-07 | Samsung Electronics, Co., Ltd. | Method of sorting dies using discrimination region |
CN108519550A (zh) * | 2018-03-28 | 2018-09-11 | 上海华岭集成电路技术股份有限公司 | 集成电路晶圆测试优化方法 |
CN110689067A (zh) * | 2019-09-25 | 2020-01-14 | 上海华力集成电路制造有限公司 | 晶圆的失效检测方法、装置、设备及存储介质 |
CN113936730A (zh) * | 2020-07-13 | 2022-01-14 | 长鑫存储技术有限公司 | 半导体芯片的测试方法、测试系统及测试设备 |
CN114068341A (zh) * | 2020-08-06 | 2022-02-18 | 长鑫存储技术有限公司 | 测试方法及测试系统 |
CN116166484A (zh) * | 2022-12-14 | 2023-05-26 | 江西兆驰半导体有限公司 | 一种晶圆数据检测方法、系统、可读存储介质及设备 |
CN116469804A (zh) * | 2023-04-14 | 2023-07-21 | 上海瞻芯电子科技有限公司 | 芯片分组方法及装置、功率模块、功率设备、电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5475695A (en) | Automatic failure analysis system | |
JP6230622B2 (ja) | テンプレート画像マッチングを用いたウェーハ上の欠陥検出 | |
US7127099B2 (en) | Image searching defect detector | |
US10761128B2 (en) | Methods and systems for inline parts average testing and latent reliability defect detection | |
US8606536B2 (en) | Methods and apparatus for hybrid outlier detection | |
US7904279B2 (en) | Methods and apparatus for data analysis | |
US6140832A (en) | Method of utilizing IDDQ tests to screen out defective parts | |
JP5907649B2 (ja) | データ解析のための方法および装置 | |
CN101561474B (zh) | 可动态变更测试流程的测试方法 | |
JP2023509787A (ja) | 高度なインライン部品平均試験 | |
CN113488401B (zh) | 一种芯片测试方法及装置 | |
US6872582B2 (en) | Selective trim and wafer testing of integrated circuits | |
JP2007240376A (ja) | 半導体集積回路の静止電源電流検査方法および装置 | |
US7284213B2 (en) | Defect analysis using a yield vehicle | |
KR100687870B1 (ko) | 웨이퍼의 불량 검사 방법 | |
JP2016213430A (ja) | 半導体装置の製造方法およびプログラム | |
CN113625149A (zh) | 异常芯片检测方法与异常芯片检测系统 | |
TWI731671B (zh) | 異常晶片檢測方法與異常晶片檢測系統 | |
US20110172941A1 (en) | Screening apparatus, screening method, and program | |
US10496505B2 (en) | Integrated circuit test method | |
JP3696009B2 (ja) | 半導体試験装置、半導体試験方法および記録媒体 | |
JP5018474B2 (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
JP2003045922A (ja) | デバイス不良解析装置 | |
CN113436670B (zh) | 存储器检测方法与存储器检测系统 | |
US6434725B1 (en) | Method and system for semiconductor testing using yield correlation between global and class parameters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |