CN108519550A - 集成电路晶圆测试优化方法 - Google Patents
集成电路晶圆测试优化方法 Download PDFInfo
- Publication number
- CN108519550A CN108519550A CN201810264068.9A CN201810264068A CN108519550A CN 108519550 A CN108519550 A CN 108519550A CN 201810264068 A CN201810264068 A CN 201810264068A CN 108519550 A CN108519550 A CN 108519550A
- Authority
- CN
- China
- Prior art keywords
- test
- coordinate
- library
- tested
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
- G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种集成电路晶圆测试优化方法，应用于集成电路晶圆测试过程中，通过对晶圆上需要测试的管芯坐标进行预先指定并存储在测试系统中，再通过测试过程按照设计图形对预先指定管芯进行测试，并根据当前管芯测试结果实时调整预先指定坐标的范围，最终得到所需的测试坐标图形将以最优化的方案覆盖最多的失效管芯数量，从而减少测试时间，提高测试效率，减少测试硬件使用次数，提高使用寿命。通过本发明适当的覆盖数量计算，也会得到较少的FAIL芯片流到封装的数量，不增加封装的成本。同时减少针卡测试次数，增加硬件使用寿命。
Description
技术领域
本发明涉及一种测试检测技术，特别涉及一种集成电路晶圆测试优化方法。
背景技术
ATE(Automatic Test Equipment)：一种半导体集成电路(IC)自动测试机，用于检测集成电路功能之完整性。晶圆：晶圆是指硅半导体集成电路制作所用的硅晶片，由于其形状为圆形，故称为晶圆；在硅晶片上可加工制作成各种电路元件结构，而成为有特定电性功能之IC产品。Die:晶圆上独立的一颗集成电路芯片。
由于集成电路设计、制造技术的进步，芯片尺寸越来越小，硅晶圆的尺寸却从200mm增加到300mm,单片wafer上可容纳的芯片数量越来越多，数量从几十颗到几十万颗不等，而由于集成电路测试参数多，测试时间长，通常对集成电路整片晶圆所有die进行测试，需要发费大量的测试时间，从而测试成本也相应提高。
其次用于晶圆测试的探针卡有一定的使用寿命，探针卡与晶圆上的管芯接触一次，相应就会有一定损耗，达到一定次数后，就会影响测试结果，不能在使用。而测试探针卡设计制作费用也相当昂贵，面对大量晶圆的测试需求，频繁的制作探针卡也增加了硬件支出的成本。
发明内容
本发明是针对晶圆测试效率过低的问题，提出了一种集成电路晶圆测试优化方法，应用于集成电路晶圆测试过程中，通过对需要测试的die坐标进行预先指定并存储在测试系统中，测试过程中对指定管芯进行测试，并根据测试结果实时调整，最终得到所需的测试坐标图形引用到生成测试中，从而减少测试时间，提高测试效率，减少测试硬件使用次数，提高使用寿命。
本发明的技术方案为：一种集成电路晶圆测试优化方法，具体包括如下步骤：
1)根据待测晶圆的尺寸、管芯数量以及测试应探针卡可测试工位数预先设计该晶圆需要测试的管芯数量和管芯坐标；
2)将待测管芯坐标存储在待测试坐标库，其他坐标放入不测试坐标库；并设计出晶圆测试走步顺序；
3)测试系统从待测试存储中获取将进行测试管芯的坐标，开始执行测试，控制系统根据测试系统发来的坐标，控制晶圆探针台到指定坐标进行测试；
4)测试结果返回给测试系统，测试系统对测试结果进行判断：
(1)如果测试结果为合格,将该管芯坐标放入已完成测试库；
(2)如果测试结果为不合格,将该管芯坐标放入已完成测试库，测试系统生成以该管芯坐标为中心，围绕该中心的周围8个管芯坐标，并逐一将生成的坐标与已完成测试坐标库进行对比，如果该生成的坐标已存在已完成测试库，则剔除该坐标；如果该生成的坐标不在已完成测试库，则将该坐标加入到待测试坐标库；
5)继续按照返回步骤3)进行下一个坐标管芯测试，直到将所有待测试坐标库测试完成；
6)对不测试坐标库所有坐标测试结果做合格结果处理；
7)将已完成测试坐标库和不测试坐标库进行合并，合并时如果坐标同时存在于两个库里面，取已测试坐标库作为最终结果，并且合并坐标库生成实际测试图形用于后续流程。
所述步骤1)预设计测试图形具体步骤：根据整片良率，以及需要达到的测试效率来设计，首先进行预先的坐标设定，在晶圆边缘为必须测试的区域，以边缘1颗或2颗管芯为单位，将对晶圆边缘一圈设定为测试坐标；其次按照需求设置中间的位置，按照此产品本身的产品良率和需要达到的测试效率来设计测试位置模块和间距值，在整片晶圆坐标按进行测试坐标设定；最后将测试坐标合并作为设计测试图形。
本发明的有益效果在于：本发明集成电路晶圆测试优化方法，针对工艺较成熟，晶圆良率较高的产品，通过本发明方法可以明显提高测试效率，减少测试时间，通过适当的覆盖数量计算，也会得到较少的FAIL芯片流到封装的数量，不增加封装的成本。同时减少针卡下针次数，增加硬件寿命。
附图说明
图1为本发明集成电路晶圆测试优化方法示意图；
图2为本发明标记待测管芯周围芯片坐标位置图；
图3为本发明取晶圆边缘两颗预设坐标示意图；
图4为本发明取晶圆中间按需预设坐标示意图；
图5为本发明预设坐标示意图；
图6为本发明采用算法后对实际的一款晶圆的测试图形。
具体实施方式
不同类型的芯片、采用不同工艺制造流程造成的晶圆良率差异巨大，可能A产品良率为99％，B产品70％，C产品良率只有20％～30％，但测试都是要将整片晶圆所有管芯(die)测试完成。针对A产品需要挑出1％的不良品，但是需要发费整片的测试时间，测试效率和成本比率较差。
而从大量的晶圆测试结果统计来看，相邻管芯失效存在较大相关性，即是如果(X＝100,Y＝100)坐标的管芯为失效状态，以该管芯为中心，其周围8个管芯存在失效的概率较大。
通过对晶圆中需要测试的管芯坐标进行预先指定并存储在测试系统中，测试过程中对指定管芯进行测试，并根据测试结果实时调整，从而减少测试时间，提高测试效率，减少测试硬件使用次数，提高使用寿命。
如图1为本发明集成电路晶圆测试优化方法示意图，按照如下步骤进行：
1、根据待测晶圆的尺寸、管芯数量以及测试应探针卡可测试工位数预先设计该晶圆需要测试的管芯数量和管芯坐标；
2、将设计的测试图形所有待测管芯坐标存储在待测试坐标库，其他坐标放入不测试坐标库；并设计出晶圆测试走步顺序；
3、测试系统从待测试存储中获取将进行测试管芯的坐标，开始执行测试，控制系统根据测试系统发来的坐标，控制晶圆探针台到指定坐标进行测试；
4、测试结果返回给测试系统，测试系统对测试结果进行判断，(1)如果测试结果为PASS(合格),将该管芯坐标放入已完成测试库；(2)如果测试结果为FAIL(不合格),该管芯坐标放入已完成测试库，测试系统生成以该坐标为中心，围绕该中心的周围8个管芯坐标，如图2所示标记待测管芯周围芯片坐标位置图，失效管芯4，周围8个管芯坐标被选定示意图，并逐一将生成的坐标与已完成测试坐标库进行对比，如果该坐标已存在已完成测试库，则剔除该坐标；如果该坐标不在已完成测试库，则将该坐标加入到待测试坐标库；
5、继续按照返回步骤3进行下一个坐标管芯测试，直到将所有待测试坐标库测试完成；
6、对不测试坐标库所有坐标测试结果做PASS结果处理；
7、将已完成测试坐标库和不测试坐标库进行合并，合并时如果坐标同时存在于两个库里面，取已测试坐标库作为最终结果，并且合并坐标库生成测试MAP图，即实际测试图形。
步骤1首先进行预先的坐标设定，测试图形可以灵活设置，通常情况下应根据之前的整片良率，以及需要达到的测试效率来设计。一般情况下晶圆边缘由于工艺和切割等原因容易失效，这部分区域是必须测试的(可以取边缘1颗或2颗)，其次就是按照需求设置中间的位置，这里就按照此产品本身的产品良率来设计模块和间距值。如图3所示取晶圆边缘两颗预设坐标示意图，如图4所示取晶圆中间按需预设坐标示意图，2X2模块，间隔为3X3，经过合并后的测试示意图如图5所示。
图6为本发明采用算法后对实际的一款晶圆的测试图形。数字代表该管芯的测试结果，同常情况下“1”表示该管芯为合格，其他数据都为不合格。
单颗测试时间4.56s,单个晶圆总共有1220颗管芯，一个lot总计25片晶圆,测试效率统计如表1：
表1
测试图形算法不能只单一考虑测试时间的缩减，而应综合考虑对失效芯片的覆盖情况，所以通过对这个批次完整的进行测试，统计结果如表2：
表2
从统计上看，良率越高，则FAIL Miss yield(测试失效率)越低，这样导致的Fail芯片流到下一级进行封装的管芯就会越少，从而不会导致封装成本的上升。
其次还可以通过适当的增加测试管芯数量，改变测试图形，比如将之前的2X2模块，间隔为3X3；修改为2X2,1X1,则统计结果如表3、表4所示：
表3
表4
从统计结果来看，增加测试数量，可以明显改善FAIL Miss yield。根据此可以调整设计测试图形，达到合理的检测正确率，即节省时间的同时保证后期的正确率。
Claims (2)
1.一种集成电路晶圆测试优化方法，其特征在于，具体包括如下步骤：
1）根据待测晶圆的尺寸、管芯数量以及测试应探针卡可测试工位数预先设计该晶圆需要测试的管芯数量和管芯坐标；
2）将待测管芯坐标存储在待测试坐标库，其他坐标放入不测试坐标库；并设计出晶圆测试走步顺序；
3）测试系统从待测试存储中获取将进行测试管芯的坐标，开始执行测试，控制系统根据测试系统发来的坐标，控制晶圆探针台到指定坐标进行测试；
4）测试结果返回给测试系统，测试系统对测试结果进行判断：
（1）如果测试结果为合格,将该管芯坐标放入已完成测试库；
（2）如果测试结果为不合格,将该管芯坐标放入已完成测试库，测试系统生成以该管芯坐标为中心，围绕该中心的周围8个管芯坐标，并逐一将生成的坐标与已完成测试坐标库进行对比，如果该生成的坐标已存在已完成测试库，则剔除该坐标；如果该生成的坐标不在已完成测试库，则将该坐标加入到待测试坐标库；
5）继续按照返回步骤3）进行下一个坐标管芯测试，直到将所有待测试坐标库测试完成；
6）对不测试坐标库所有坐标测试结果做合格结果处理；
7）将已完成测试坐标库和不测试坐标库进行合并，合并时如果坐标同时存在于两个库里面，取已测试坐标库作为最终结果，并且合并坐标库生成实际测试图形用于后续流程。
2.根据权利要求1所述集成电路晶圆测试优化方法，其特征在于，所述步骤1）预设计测试图形具体步骤：根据整片良率，以及需要达到的测试效率来设计，首先进行预先的坐标设定，在晶圆边缘为必须测试的区域，以边缘1颗或2颗管芯为单位，将对晶圆边缘一圈设定为测试坐标；其次按照需求设置中间的位置，按照此产品本身的产品良率和需要达到的测试效率来设计测试位置模块和间距值，在整片晶圆坐标按进行测试坐标设定；最后将测试坐标合并作为设计测试图形。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810264068.9A CN108519550B (zh) | 2018-03-28 | 2018-03-28 | 集成电路晶圆测试优化方法 |
| GB2005719.6A GB2579756B (en) | 2018-03-28 | 2018-04-02 | Optimization method for integrated circuit wafer test |
| US16/759,350 US20200309845A1 (en) | 2018-03-28 | 2018-04-02 | Optimization method for integrated circuit wafer test |
| PCT/CN2018/081529 WO2019183988A1 (zh) | 2018-03-28 | 2018-04-02 | 集成电路晶圆测试优化方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810264068.9A CN108519550B (zh) | 2018-03-28 | 2018-03-28 | 集成电路晶圆测试优化方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108519550A true CN108519550A (zh) | 2018-09-11 |
| CN108519550B CN108519550B (zh) | 2020-06-23 |
Family
ID=63433117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810264068.9A Active CN108519550B (zh) | 2018-03-28 | 2018-03-28 | 集成电路晶圆测试优化方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20200309845A1 (zh) |
| CN (1) | CN108519550B (zh) |
| GB (1) | GB2579756B (zh) |
| WO (1) | WO2019183988A1 (zh) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109389598A (zh) * | 2018-10-25 | 2019-02-26 | 上海哥瑞利软件有限公司 | 一种高效的晶圆连续失效芯片数量统计算法 |
| CN110377770A (zh) * | 2019-06-26 | 2019-10-25 | 珠海泰芯半导体有限公司 | 一种不同测试站点晶圆map图文件合并处理方法及系统 |
| CN110504000A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | 晶圆级测试用测试机识别探针卡信息的方法 |
| CN110579702A (zh) * | 2019-09-20 | 2019-12-17 | 紫光宏茂微电子(上海)有限公司 | 一种用于芯片测试的显示方法、装置、存储介质及终端 |
| CN110673019A (zh) * | 2018-12-19 | 2020-01-10 | 上海华力微电子有限公司 | 一种晶圆级自动测试系统 |
| CN110687430A (zh) * | 2019-09-18 | 2020-01-14 | 四川豪威尔信息科技有限公司 | 一种集成电路晶圆测试优化方法 |
| WO2020052292A1 (zh) * | 2018-09-14 | 2020-03-19 | 上海华岭集成电路技术股份有限公司 | 基于工业互联网的集成电路测试信息化管理系统 |
| GB2581861A (en) * | 2018-09-14 | 2020-09-02 | Sino Ic Tech Co Ltd | Industrial internet-based informatization management system for integrated circuit testing |
| CN112285525A (zh) * | 2019-07-25 | 2021-01-29 | 芯恩（青岛）集成电路有限公司 | 一种晶圆测试方法、系统及计算机可读存储介质 |
| CN112666448A (zh) * | 2020-12-18 | 2021-04-16 | 江苏艾科半导体有限公司 | 芯片cp测试中delp系列探针台驱动配置方法 |
| CN113625149A (zh) * | 2020-05-07 | 2021-11-09 | 美商矽成积体电路股份有限公司 | 异常芯片检测方法与异常芯片检测系统 |
| CN114758962A (zh) * | 2022-04-06 | 2022-07-15 | 北京燕东微电子科技有限公司 | 芯片的制造方法 |
| CN116774017A (zh) * | 2023-08-22 | 2023-09-19 | 南京宏泰半导体科技股份有限公司 | 一种基于机器学习的芯片测试效率提升系统及方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112683210B (zh) * | 2020-12-28 | 2023-07-11 | 上海利扬创芯片测试有限公司 | 用于晶圆测试的map图偏移检测方法 |
| CN113012410B (zh) * | 2021-02-10 | 2022-11-25 | 杭州广立微电子股份有限公司 | 一种晶圆测试预警方法 |
| CN115980541A (zh) * | 2021-10-15 | 2023-04-18 | 长鑫存储技术有限公司 | 数据处理、测试方法、装置、设备及存储介质 |
| CN117233581B (zh) * | 2023-11-10 | 2024-03-01 | 紫光同芯微电子有限公司 | 一种芯片测试方法、装置、设备及介质 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201035571A (en) * | 2009-03-20 | 2010-10-01 | Bravechips Microelectronics | Method, apparatus and system of parallel IC test |
| CN102707225A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 集成电路测试优化方法及其测试装置 |
| CN103970938A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 晶圆测试结果图标记修改方法 |
| CN104483616A (zh) * | 2014-12-29 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 晶圆测试芯片状态图的分类方法 |
| CN104916559A (zh) * | 2014-03-10 | 2015-09-16 | 旺宏电子股份有限公司 | 结合实体坐标的位失效侦测方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1181527C (zh) * | 1998-03-10 | 2004-12-22 | 国际商业机器公司 | 分选互补金属氧化物半导体芯片的非接触、非侵入方法 |
| JP2001118887A (ja) * | 1999-10-14 | 2001-04-27 | Resuka:Kk | ボンディング強度試験装置 |
| CN101561474B (zh) * | 2008-04-14 | 2011-09-21 | 京元电子股份有限公司 | 可动态变更测试流程的测试方法 |
-
2018
- 2018-03-28 CN CN201810264068.9A patent/CN108519550B/zh active Active
- 2018-04-02 US US16/759,350 patent/US20200309845A1/en not_active Abandoned
- 2018-04-02 WO PCT/CN2018/081529 patent/WO2019183988A1/zh active Application Filing
- 2018-04-02 GB GB2005719.6A patent/GB2579756B/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201035571A (en) * | 2009-03-20 | 2010-10-01 | Bravechips Microelectronics | Method, apparatus and system of parallel IC test |
| CN102707225A (zh) * | 2012-06-21 | 2012-10-03 | 上海华岭集成电路技术股份有限公司 | 集成电路测试优化方法及其测试装置 |
| CN104916559A (zh) * | 2014-03-10 | 2015-09-16 | 旺宏电子股份有限公司 | 结合实体坐标的位失效侦测方法 |
| CN103970938A (zh) * | 2014-04-22 | 2014-08-06 | 上海华力微电子有限公司 | 晶圆测试结果图标记修改方法 |
| CN104483616A (zh) * | 2014-12-29 | 2015-04-01 | 上海华虹宏力半导体制造有限公司 | 晶圆测试芯片状态图的分类方法 |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2581861B (en) * | 2018-09-14 | 2022-10-05 | Sino Ic Tech Co Ltd | IC Test Information Management System Based on Industrial Internet |
| WO2020052292A1 (zh) * | 2018-09-14 | 2020-03-19 | 上海华岭集成电路技术股份有限公司 | 基于工业互联网的集成电路测试信息化管理系统 |
| GB2581861A (en) * | 2018-09-14 | 2020-09-02 | Sino Ic Tech Co Ltd | Industrial internet-based informatization management system for integrated circuit testing |
| CN109389598A (zh) * | 2018-10-25 | 2019-02-26 | 上海哥瑞利软件有限公司 | 一种高效的晶圆连续失效芯片数量统计算法 |
| CN109389598B (zh) * | 2018-10-25 | 2021-09-17 | 上海哥瑞利软件股份有限公司 | 一种高效的晶圆连续失效芯片数量统计算法 |
| CN110673019A (zh) * | 2018-12-19 | 2020-01-10 | 上海华力微电子有限公司 | 一种晶圆级自动测试系统 |
| CN110377770A (zh) * | 2019-06-26 | 2019-10-25 | 珠海泰芯半导体有限公司 | 一种不同测试站点晶圆map图文件合并处理方法及系统 |
| CN110377770B (zh) * | 2019-06-26 | 2022-11-04 | 珠海泰芯半导体有限公司 | 一种不同测试站点晶圆map图文件合并处理方法及系统 |
| CN112285525A (zh) * | 2019-07-25 | 2021-01-29 | 芯恩（青岛）集成电路有限公司 | 一种晶圆测试方法、系统及计算机可读存储介质 |
| CN110504000B (zh) * | 2019-08-26 | 2021-04-13 | 上海华力集成电路制造有限公司 | 晶圆级测试用测试机识别探针卡信息的方法 |
| CN110504000A (zh) * | 2019-08-26 | 2019-11-26 | 上海华力集成电路制造有限公司 | 晶圆级测试用测试机识别探针卡信息的方法 |
| CN110687430A (zh) * | 2019-09-18 | 2020-01-14 | 四川豪威尔信息科技有限公司 | 一种集成电路晶圆测试优化方法 |
| CN110579702A (zh) * | 2019-09-20 | 2019-12-17 | 紫光宏茂微电子(上海)有限公司 | 一种用于芯片测试的显示方法、装置、存储介质及终端 |
| CN113625149A (zh) * | 2020-05-07 | 2021-11-09 | 美商矽成积体电路股份有限公司 | 异常芯片检测方法与异常芯片检测系统 |
| CN112666448A (zh) * | 2020-12-18 | 2021-04-16 | 江苏艾科半导体有限公司 | 芯片cp测试中delp系列探针台驱动配置方法 |
| CN114758962A (zh) * | 2022-04-06 | 2022-07-15 | 北京燕东微电子科技有限公司 | 芯片的制造方法 |
| CN116774017A (zh) * | 2023-08-22 | 2023-09-19 | 南京宏泰半导体科技股份有限公司 | 一种基于机器学习的芯片测试效率提升系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019183988A1 (zh) | 2019-10-03 |
| US20200309845A1 (en) | 2020-10-01 |
| GB2579756B (en) | 2020-12-16 |
| GB2579756A (en) | 2020-07-01 |
| CN108519550B (zh) | 2020-06-23 |
| GB202005719D0 (en) | 2020-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108519550A (zh) | 集成电路晶圆测试优化方法 | |
| CN103163442B (zh) | 一种晶圆测试方法 | |
| CN109860069B (zh) | 晶圆的测试方法 | |
| WO2000057458A1 (en) | Method of manufacturing semiconductor device and semiconductor device manufactured by it | |
| CN108807212A (zh) | 晶圆测试方法及晶圆测试装置 | |
| CN109767996A (zh) | 晶圆缺陷分析系统及分析方法 | |
| CN110164789A (zh) | 晶圆测试方法及晶圆测试装置 | |
| CN104483616A (zh) | 晶圆测试芯片状态图的分类方法 | |
| CN109633417A (zh) | 多芯片同测结构及方法 | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| US9293381B2 (en) | Stack type semiconductor device and method of fabricating and testing the same | |
| CN108878306A (zh) | 一种多工位集成电路熔丝修调测试系统及其修调方法 | |
| US10658211B2 (en) | Data structures for semiconductor die packaging | |
| US9716031B2 (en) | Semiconductor wafer and method of concurrently testing circuits formed thereon | |
| EP1081757B1 (en) | Multichip module packaging process for known good die burn-in | |
| CN102222632B (zh) | 晶圆测试方法及装置 | |
| CN111146106A (zh) | 一种快速筛选芯片失效风险的方法 | |
| CN115376951A (zh) | 用于改善针偏问题的晶圆测试路径选择方法和测试方法 | |
| CN207250460U (zh) | 一种快速定位并测量缺陷的高密度测试芯片 | |
| CN107621602A (zh) | 集成电路芯片载板的测试方法 | |
| US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
| JPS6041238A (ja) | 半導体装置の製造方法 | |
| US6440757B1 (en) | Microelectronic fabrication die electrical probe apparatus electrical test method providing enhanced microelectronic fabrication die electrical test accuracy and efficiency | |
| US11449984B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| CN100388453C (zh) | 半导体缺陷侦测方法与系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |