JPS6041238A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6041238A JPS6041238A JP58149882A JP14988283A JPS6041238A JP S6041238 A JPS6041238 A JP S6041238A JP 58149882 A JP58149882 A JP 58149882A JP 14988283 A JP14988283 A JP 14988283A JP S6041238 A JPS6041238 A JP S6041238A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- test
- burn
- chips
- ics
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は、特にモノリシックlc′t−複数個搭載した
混成集積回路に適した半導体装置の製造に関する・ 最近は電子機器の小型化、高密度化が進む中で、混成集
積[!:!l路が多く使用されるようになった。特に、
マイクロコンピータや、メモリ等のICを搭載した混成
集積回路も多数生産されている。高密度化、小型化とい
う点からは、これらのIC全チップの状態で混成集積回
路基板上に直接マウントシ、ポンディングを行う方法が
理想的である。
混成集積回路に適した半導体装置の製造に関する・ 最近は電子機器の小型化、高密度化が進む中で、混成集
積[!:!l路が多く使用されるようになった。特に、
マイクロコンピータや、メモリ等のICを搭載した混成
集積回路も多数生産されている。高密度化、小型化とい
う点からは、これらのIC全チップの状態で混成集積回
路基板上に直接マウントシ、ポンディングを行う方法が
理想的である。
しかし、マイクロコンピュータやメモリ等は同じICで
も、動作速度により区分される。また、通常バーンイン
テストを行う必要がある。このような動作速度区分及び
バーンインテストは、チップとして分割する有りの状態
つまり半導体ウェハーの状態で行うことは現状では不可
能である。従って、このようなテストが充分性われてな
いチップを混成集積回路基板上に搭載した場合、混成集
積回路としての歩留9は極端に低下し、実際に生産する
ことは難しい。
も、動作速度により区分される。また、通常バーンイン
テストを行う必要がある。このような動作速度区分及び
バーンインテストは、チップとして分割する有りの状態
つまり半導体ウェハーの状態で行うことは現状では不可
能である。従って、このようなテストが充分性われてな
いチップを混成集積回路基板上に搭載した場合、混成集
積回路としての歩留9は極端に低下し、実際に生産する
ことは難しい。
一方、ICチップの動作速度区分及びバーンインテスト
ヲ行う方法としては、チップキャリやミニフラット等の
パッケージに入れて行う方法がある。しかしこれらはバ
ゲージの外形サイズが比較的大きいことから、高密度1
ヒという点からは難点がある。葦た、パッケージの費用
が高価であり、さらに、1個づつ測定及びバーンインテ
ストヲ行うため作業性も良くない。
ヲ行う方法としては、チップキャリやミニフラット等の
パッケージに入れて行う方法がある。しかしこれらはバ
ゲージの外形サイズが比較的大きいことから、高密度1
ヒという点からは難点がある。葦た、パッケージの費用
が高価であり、さらに、1個づつ測定及びバーンインテ
ストヲ行うため作業性も良くない。
不発明は、高密度で安価な集積回路装置を提供すること
にある。
にある。
本発明はセラミック等の基板上に、ICチップを多数搭
載し、個々のIC1iとめて測定及びバーンインテスト
ヲ行い、さらにこれらのIC=i個片に分割し、テスト
及び動作区分の結果に従って良品のみを混成集積回路基
板上に搭載することを特徴とする。
載し、個々のIC1iとめて測定及びバーンインテスト
ヲ行い、さらにこれらのIC=i個片に分割し、テスト
及び動作区分の結果に従って良品のみを混成集積回路基
板上に搭載することを特徴とする。
以下、図面を参照して、不発明の詳細な説明を以下に述
べる。
べる。
第1図乃至第4図は本発明の一実施例を製造工程順に沿
って示したものである。まず、第1図(イ)。
って示したものである。まず、第1図(イ)。
(ロ)に示すようにセラミックあるいはエポキシガラス
等の絶縁基板表面にICiマウントするためのアイラン
ド部5、ボンディングするための電極4、及び測定やバ
ーンインテストに使用する外部引出し電極2をそれぞれ
形成し、また基板裏面には混成集積回路基板との接続用
電極6をスルーホール3f:介して基板表面電極2.4
と電気的に接続するようにそれぞれ形成する。各電極の
形成方法としては、厚膜導体を印刷焼成する方法、銅箔
をラミネート、パターンエツチングする方法等が比効的
容易である。該基板上には複数のtCチップが搭載でき
るよう上記パターン全繰返し形成しておく・ 次に、第2図(イ)、(ロ)に示すように、ウェハー状
態でのテストの終ったICチップ7を該基板上にマウン
トし、ボンディング等の方法で電極的接続をとる。電気
的接続方法としてはワイヤーボンディングの他に、7リ
ツグチツプ方式、ビームリード方式等多数考えられる。
等の絶縁基板表面にICiマウントするためのアイラン
ド部5、ボンディングするための電極4、及び測定やバ
ーンインテストに使用する外部引出し電極2をそれぞれ
形成し、また基板裏面には混成集積回路基板との接続用
電極6をスルーホール3f:介して基板表面電極2.4
と電気的に接続するようにそれぞれ形成する。各電極の
形成方法としては、厚膜導体を印刷焼成する方法、銅箔
をラミネート、パターンエツチングする方法等が比効的
容易である。該基板上には複数のtCチップが搭載でき
るよう上記パターン全繰返し形成しておく・ 次に、第2図(イ)、(ロ)に示すように、ウェハー状
態でのテストの終ったICチップ7を該基板上にマウン
トし、ボンディング等の方法で電極的接続をとる。電気
的接続方法としてはワイヤーボンディングの他に、7リ
ツグチツプ方式、ビームリード方式等多数考えられる。
さらに、稜工程において、ICチップを損傷しないため
、樹脂8でIcチップを封止して保護する。封止方法と
しては樹脂の他にキャップ會かぶせる等の方法も考えら
れる。続いて、該基板の状態で、テストヲ行いウェハー
の状態ではできなかった動作速度区分テスト等も行う、
さらにテスト終了後、該基板に所定の温度と電圧を加え
た状態で保存するバーンインテストヲ行う。さらにバー
ンインテスト終了後、再度テスト全行い、バーンインテ
ストでの不良をチェックする0以上のテスト、バーンイ
ンテスト。
、樹脂8でIcチップを封止して保護する。封止方法と
しては樹脂の他にキャップ會かぶせる等の方法も考えら
れる。続いて、該基板の状態で、テストヲ行いウェハー
の状態ではできなかった動作速度区分テスト等も行う、
さらにテスト終了後、該基板に所定の温度と電圧を加え
た状態で保存するバーンインテストヲ行う。さらにバー
ンインテスト終了後、再度テスト全行い、バーンインテ
ストでの不良をチェックする0以上のテスト、バーンイ
ンテスト。
再テストは、基板の両端に設けられた外部引出し用電極
2を測定機のソケットに差し込むことにより、基板上に
搭載されたICチップについて1度に処理できる。
2を測定機のソケットに差し込むことにより、基板上に
搭載されたICチップについて1度に処理できる。
続いて該基板を第2図(イ)VC示す破線9に従って分
割し、第3図(イ)、(ロ)および(ハ)に示すように
個片にする。個片にされたICチップは良品を選び、さ
らに動作速度区分等の必要な項目に従って分類する。
割し、第3図(イ)、(ロ)および(ハ)に示すように
個片にする。個片にされたICチップは良品を選び、さ
らに動作速度区分等の必要な項目に従って分類する。
次に、第4図に示すように該ICチップを、混成集積回
路基板ll上に搭載し、ICチップの基板裏面電極6、
混成集積回路基板表面の電極10を牛田付は等の方式で
電気的に接続する。
路基板ll上に搭載し、ICチップの基板裏面電極6、
混成集積回路基板表面の電極10を牛田付は等の方式で
電気的に接続する。
上記の通り、本発明によれば、ICチップを混 5−
成果積回路基板上に搭載する前に、充分なテスト、バー
ンインテスト、特性毎の区分ができるため、混成集積回
路の歩留Vを著しく向上できる。また上記のテスト、バ
ーンインテストを、基板上に複数個搭載した状態でまと
めて行なえるため作業効率が良い、さらに、チップキャ
リヤ等のパッケージに比べ構造が単純であるため、低コ
ストで、且つ外形サイズも、チップキャリヤより小形に
できる等の多くの効果を提供するものである。
ンインテスト、特性毎の区分ができるため、混成集積回
路の歩留Vを著しく向上できる。また上記のテスト、バ
ーンインテストを、基板上に複数個搭載した状態でまと
めて行なえるため作業効率が良い、さらに、チップキャ
リヤ等のパッケージに比べ構造が単純であるため、低コ
ストで、且つ外形サイズも、チップキャリヤより小形に
できる等の多くの効果を提供するものである。
それ示し、さらに第3図(ハ)は裏面パターンを示す。
1・・・・・・絶縁基板、2・・・・・・外部引出し用
電極、3・・・・・・スルーホール、4・・・・・・ボ
ンディング用電極、5・・・・・・ICチップマウント
電極、6・・・・・・裏面電極、7・・・・・・ICチ
ップ、8・・・・・・封止用樹脂、9・・・・・・切断
線、10・・・・・・接続用電極、11・・・・・・混
成集積回躬3し] (イ) 353圀(ハ) 躬3閃(ロ) 7 / / 10 /ン ち4国
電極、3・・・・・・スルーホール、4・・・・・・ボ
ンディング用電極、5・・・・・・ICチップマウント
電極、6・・・・・・裏面電極、7・・・・・・ICチ
ップ、8・・・・・・封止用樹脂、9・・・・・・切断
線、10・・・・・・接続用電極、11・・・・・・混
成集積回躬3し] (イ) 353圀(ハ) 躬3閃(ロ) 7 / / 10 /ン ち4国
Claims (1)
- 少なくとも第1導体層および複数の第2導体層でなる単
位導体パターンを一つの基板上に多数形成する工程と、
6第1導体層上に半導体素子を接層し該半導体素子の各
電極を各第2導体層へ接続して前記半導体素子の特性試
験を行なう工程と、前記基板を各単位導体パターンごと
に切断して1つの半導体素子が搭載された基板小片を多
数形成する工程とを有することを特徴とする半導体装置
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58149882A JPS6041238A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58149882A JPS6041238A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6041238A true JPS6041238A (ja) | 1985-03-04 |
Family
ID=15484696
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58149882A Pending JPS6041238A (ja) | 1983-08-17 | 1983-08-17 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6041238A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812421A (en) * | 1987-10-26 | 1989-03-14 | Motorola, Inc. | Tab-type semiconductor process |
US4981817A (en) * | 1988-12-29 | 1991-01-01 | International Business Machines Corporation | Tab method for implementing dynamic chip burn-in |
US5088907A (en) * | 1990-07-06 | 1992-02-18 | Kabushiki Kaisha Kobe Seiko Sho | Screw rotor for oil flooded screw compressors |
US5316787A (en) * | 1990-06-04 | 1994-05-31 | International Business Machines Corporation | Method for manufacturing electrically isolated polyimide coated vias in a flexible substrate |
JP2001267492A (ja) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | 半導体モジュールの製造方法 |
JP2007116027A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
-
1983
- 1983-08-17 JP JP58149882A patent/JPS6041238A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4812421A (en) * | 1987-10-26 | 1989-03-14 | Motorola, Inc. | Tab-type semiconductor process |
US4981817A (en) * | 1988-12-29 | 1991-01-01 | International Business Machines Corporation | Tab method for implementing dynamic chip burn-in |
US5316787A (en) * | 1990-06-04 | 1994-05-31 | International Business Machines Corporation | Method for manufacturing electrically isolated polyimide coated vias in a flexible substrate |
US5088907A (en) * | 1990-07-06 | 1992-02-18 | Kabushiki Kaisha Kobe Seiko Sho | Screw rotor for oil flooded screw compressors |
JP2001267492A (ja) * | 2000-03-14 | 2001-09-28 | Ibiden Co Ltd | 半導体モジュールの製造方法 |
JP2007116027A (ja) * | 2005-10-24 | 2007-05-10 | Elpida Memory Inc | 半導体装置の製造方法および半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6812048B1 (en) | Method for manufacturing a wafer-interposer assembly | |
EP0073149B1 (en) | Semiconductor chip mounting module | |
EP0178227B1 (en) | Integrated circuit semiconductor device formed on a wafer | |
JP3056919B2 (ja) | 電子部品の一時的電気接続方法 | |
KR101120211B1 (ko) | 다수의 접지면을 구비한 반도체 장치 | |
US20070281374A1 (en) | Chip stack package and manufacturing method thereof | |
TW409330B (en) | Repairable multi-chip module package | |
CN103579171B (zh) | 半导体封装件及其制造方法 | |
WO1999054932A1 (en) | Leadless array package | |
JPS6041238A (ja) | 半導体装置の製造方法 | |
KR100687687B1 (ko) | 멀티칩 모듈 패키징 방법 | |
US5940680A (en) | Method for manufacturing known good die array having solder bumps | |
JPH0521544A (ja) | バンプ付き半導体素子の測定方法および測定装置 | |
WO1999060618A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication dudit dispositif | |
JPH06331654A (ja) | プローブカードの製造方法 | |
US7776650B2 (en) | Method for fabricating a flip chip system in package | |
JPH1079466A (ja) | 半導体装置 | |
JP2002329813A (ja) | 半導体装置の製造方法 | |
JP2001203315A (ja) | マルチチップ・パッケージにおけるicチップのクラスタ・パッケージング | |
US7154116B2 (en) | Rewiring substrate strip with a number of semiconductor component positions | |
KR100920041B1 (ko) | 웨이퍼 레벨 패키지용 테스트 소켓 및 그의 제조 방법 | |
JPH09330962A (ja) | 半導体集積回路装置およびその製造方法 | |
TWI311350B (en) | A testing method of ball grid array package | |
JP2003078072A (ja) | 半導体装置の製造方法 | |
WO1985001390A1 (en) | Wafer |