CN100388453C - 半导体缺陷侦测方法与系统 - Google Patents
半导体缺陷侦测方法与系统 Download PDFInfo
- Publication number
- CN100388453C CN100388453C CNB2005100655930A CN200510065593A CN100388453C CN 100388453 C CN100388453 C CN 100388453C CN B2005100655930 A CNB2005100655930 A CN B2005100655930A CN 200510065593 A CN200510065593 A CN 200510065593A CN 100388453 C CN100388453 C CN 100388453C
- Authority
- CN
- China
- Prior art keywords
- bit map
- bad
- bad bit
- defect
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007547 defect Effects 0.000 title claims abstract description 60
- 239000004065 semiconductor Substances 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 25
- 238000012360 testing method Methods 0.000 claims abstract description 73
- 238000005516 engineering process Methods 0.000 claims abstract description 7
- 239000011159 matrix material Substances 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 10
- 230000005856 abnormality Effects 0.000 claims description 9
- 238000004458 analytical method Methods 0.000 claims description 5
- 230000002159 abnormal effect Effects 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 abstract 1
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000013078 crystal Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
一种半导体缺陷侦测方法，其适用于一半导体工艺的晶片测试。执行一缺陷测试并取得其冗余信息。执行一异常测试并取得一第一不良位映像。将该冗余信息转换成为一第二不良位映像，然后比对该第一与第二不良位映像以产生一第三不良位映像。
Description
技术领域
本发明涉及一种缺陷侦测方法，特别是涉及一种利用不良位映像(FailBit Map，简称FBM)找出晶片缺陷的缺陷侦测方法。
背景技术
在半导体工艺上，主要可分成集成电路(Integrated Circuit，简称IC)设计、晶片工艺(Wafer Fabrication，简称Wafer Fab)、晶片测试(Wafer Probe)、以及晶片封装(Packaging)。晶片测试是对芯片上的每个晶粒(grain)进行针测，在检测头装上探针(probe)，与晶粒上的接点(pad)接触测试其电气特性，不合格的晶粒会被标上记号，而后当芯片依晶粒为单位切割成独立的晶粒时，标有记号的不合格晶粒会被淘汰，不再进行下一个工艺，以免徒增制造成本。
晶片测试主要在找出芯片上的缺陷，传统上对芯片上的全部存储单元(一般被配置成为矩阵状)进行与电特性有关的测试，以FBM的形式，在沿着列方向的X坐标与沿着行方向的Y坐标所规定的坐标区域内，显示其检测结果的不良存储单元的位置坐标，并根据解析后所得的FBM类型(如点不良、块不良、或线不良)推测不良原因。FBM指一种元件异常分析方法，其指将异常存储单元的地址，使之能以视觉加以确认的图标方法，或被加以图示者。
有时候在晶片测试流程完成后，会再次执行相关的缺陷侦测，以提高芯片的成品率。如先执行FBM测试，然后执行相关的缺陷测试，如工作电压测试、晶片级预烧(Wafer Level Burn-In，简称WLBI)测试、功能测试等等。以晶片级预烧测试来说，指在设计阶段即考虑降低后段生产成本，如电路设计时即考虑可靠性验证问题，加入晶片级预烧模式设计，使产品在晶片测试阶段即可进行可靠性验证，封装后不需进行预烧，降低封装及成品生产测试成本。
晶片预烧可找出每批芯片所包括的不良位数，再针对不良位数较多的芯片进行解析，找出其不良原因。然而，并非每次执行预烧时皆会产生不良位，有时候不良位仅是瞬时，且每一道缺陷测试皆可能产生不良位，很难判断其中某些不良位是属于哪一道测试所产生的不良位。针对上述问题，现有的解决方法是在执行完所有缺陷测试后，再执行一次FBM测试。在前次的FBM测试中已取得芯片的不良位的位置信息，然后在经过上述缺陷测试后执行的FBM测试更包括了因为上述缺陷测试所产生的不良位的位置信息。
然而，上述方法因为要经过两次FBM测试，再加上晶片预烧测试亦要花费许多时间，故会导致产能降低。此外，上述方法仍无法清楚得知针对每一道缺陷测试所产生不良位的位置信息。因此，需要一个可正确取得不良位的方法。
发明内容
有鉴于此，本发明的目的在提供一种缺陷侦测方法与系统，其可节省测试时间，提高产品成品率，并且不会降低产能。
基于上述目的，本发明实施例揭露了一种缺陷侦测系统，其用以对一半导体元件执行异常分析，该缺陷侦测系统包括一异常测试单元、一转换单元、以及一比对单元。该异常测试单元对该半导体元件执行一异常测试以产生一第一不良位映像。该转换单元将一缺陷测试所产生的冗余信息转换为一第二不良位映像。该比对单元比对该第一与第二不良位映像以产生一第三不良位映像。
本发明实施例还揭露了一种半导体缺陷侦测方法，其适用于一半导体工艺的晶片测试。执行一缺陷测试并取得其冗余信息。执行一异常测试并取得一第一不良位映像。将该冗余信息转换成为一第二不良位映像，然后比对该第一与第二不良位映像以产生一第三不良位映像。
本发明实施例还揭露了一种半导体工艺，其包括一晶片测试，该晶片测试利用一半导体缺陷侦测方法对一半导体元件执行异常分析。该半导体缺陷侦测方法执行一缺陷测试并取得其冗余信息，执行一异常测试并取得一第一不良位映像，将该冗余信息转换成为一第二不良位映像，然后比对该第一与第二不良位映像以产生一第三不良位映像。
附图说明
图1为显示本发明实施例的半导体缺陷侦测系统的架构示意图。
图2为显示本发明实施例的FBM测试完所产生的不良位映像。
图3为显示本发明实施例的转换冗余信息所得的不良位映像。
图4为显示本发明实施例的比对图2与图3的不良位映像所得的不良位映像。
图5显示本发明实施例的半导体缺陷侦测方法的步骤流程图。
简单符号说明
100～缺陷测试
150～冗余信息
200～FBM测试单元
250、350、450～FBM数据
300～FBM转换单元
400～不良模式摘要系统
FB～不良位
具体实施方式
为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举出优选实施例，并配合附图作详细说明如下。
本发明实施例揭露了一种利用不良位映像(FBM)的缺陷侦测方法与系统。
在执行FBM测试时，其记录芯片所有的不良位，并且以矩阵形式形成一不良位映像。如同前文所述的，执行两次FBM测试，可找出对应在两次FBM测试间执行的缺陷测试的不良位的位置信息，但在大量生产测试时，基于生产成本考量，无法对每一道缺陷测试所产生的不良位的位置信息做辨识分析，且无法任意选取芯片。基于此点，本发明实施例储存在每一道缺陷测试时产生的冗余信息(redundancy information)(即缺陷信息)，然后将该冗余信息转换成兼容于FBM格式的数据以进行比对。接下来说明其详细过程。
图1为显示本发明实施例的半导体缺陷侦测系统的架构示意图。
本发明实施例的侦测系统包括一FBM转换单元300与一不良模式摘要系统(Failure-mode Summarized System，简称FSS)400。FBM转换单元300用以将自缺陷测试完产生的冗余信息转换为FBM数据以进行比对，FSS 400用以比对自冗余信息转换的FBM数据与自FBM测试完产生的FBM数据。
参考图1，为了找出芯片上可能的额外的不良位，故对芯片进行一连串的缺陷测试100(缺陷测试1～n)。为了找出某一道缺陷测试所产生的不良位，以在测试完后回报给系统进行不成品率分析，因此将欲进行分析的缺陷测试完所产生的不良位数据储存成冗余信息150。当所有缺陷测试完成后，即利用FBM测试单元200进行FBM测试。FBM测试完成后，会产生FBM数据250(即不良位映像)，其包括执行缺陷测试100之前以及之后的所有不良位。
参考图2，一芯片以一16×16矩阵的不良位图像表示，在完成FBM测试后，其所产生的FBM数据250中包括的不良位如灰色阵列单元所示。接着参考图3，如上文所述，针对一缺陷测试所产生的不良位数据被储存成冗余信息(修补信息)150，然后利用如图1所示的FBM转换位300将冗余信息150转换成FBM数据350(即不良位映像)。同样地，FBM数据350中包括的不良位如网状阵列单元所示。
接下来，如图1所示的FSS 400比对FBM数据250与FBM数据350，以取得因为上述缺陷测试所造成的不良位数据。FSS 400比对FBM数据250与FBM数据350中的不良位相对于XY轴的位置，当某一不良位分别位于FBM数据250与FBM数据350中相对于XY轴的同一位置，则该不良位即为本发明实施例所欲求得的不良位。参考图4，保留同时出现于FBM数据250与FBM数据350中的不良位，因此可获得最后FBM数据450(即不良位映像)，其中包括的不良位如黑色阵列单元所示。
图5为显示本发明实施例的半导体缺陷侦测方法的步骤流程图。
在步骤S1中，执行一缺陷测试，取得该缺陷测试所产生的不良位数据，并将其将其储存成冗余信息。
在步骤S2中，执行一FBM测试，取得该FBM测试所产生的不良位数据以形成一第一不良位映像。该第一不良位映像为一N×N矩阵，且包括多不良位，如图2所示。
在步骤S3中，将上述冗余信息转换成一第二不良位映像，其中包括多不良位。该第二不良位映像为一N×N矩阵，且包括多不良位，如图3所示。
在步骤S4中，比对第一不良位映像与第二不良位映像，获得一第三不良位映像，该第三不良位映像为一N×N矩阵，且其中包括的多不良位分别出现于第一不良位映像与第二不良位映像中对应于XY轴的同一位置，如图4所示。
本发明实施例于缺陷测试流程中取得相关的晶片缺陷数据，与FBM测试所产生的不良位图像进行比对，以获得该缺陷测试流程的不良位数据，并且回报该不良位数据以执行可靠性验证。综上所述，本发明实施例可节省测试时间，提高产品成品率，并且不会降低产能。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
Claims (12)
1.一种半导体缺陷侦测系统，其用以对一半导体元件执行异常分析，其包括：
一异常测试单元，用以对该半导体元件执行一异常测试并产生一第一不良位映像；
一转换单元，用以将一缺陷测试所产生的一冗余信息转换为一第二不良位映像；以及
一比对单元，用以比对该第一不良位映像与第二不良位映像以产生一第三不良位映像。
2.如权利要求1所述的半导体缺陷侦测系统，其中，该第一不良位映像为一N×N矩阵且包括多个不良位。
3.如权利要求2所述的半导体缺陷侦测系统，其中，该第二不良位映像为一N×N矩阵且包括多个不良位。
4.如权利要求3所述的半导体缺陷侦测系统，其中，该第三不良位映像为一N×N矩阵，且其中包括的多个不良位分别出现于该第一与第二不良位映像中对应于XY轴的同一位置。
5.一种半导体缺陷侦测方法，其适用于一半导体工艺的晶片测试，包括：
执行一缺陷测试并取得一冗余信息；
执行一异常测试并取得一第一不良位映像；
将该冗余信息转换成为一第二不良位映像；以及
比对该第一不良位映像与第二不良位映像以产生一第三不良位映像。
6.如权利要求5所述的半导体缺陷侦测方法，其中，该第一不良位映像为一N×N矩阵且包括多个不良位。
7.如权利要求6所述的半导体缺陷侦测方法，其中，该第二不良位映像为一N×N矩阵且包括多个不良位。
8.如权利要求7所述的半导体缺陷侦测方法，其中，该第三不良位映像为一N×N矩阵，且其中包括的多个不良位分别出现于该第一与第二不良位映像中对应于XY轴的同一位置。
9.一种半导体制造方法，其包括一晶片测试步骤，该晶片测试步骤利用一半导体缺陷侦测方法对一半导体元件执行异常分析，而该半导体缺陷侦测方法包括：
执行一缺陷测试并取得其冗余信息；
执行一异常测试并取得一第一不良位映像；
将该冗余信息转换成为一第二不良位映像；以及
比对该第一不良位映像与第二不良位映像以产生一第三不良位映像。
10.如权利要求9所述的半导体制造方法，其中，该第一不良位映像为一N×N矩阵且包括多个不良位。
11.如权利要求10所述的半导体制造方法，其中，该第二不良位映像为一N×N矩阵且包括多个不良位。
12.如权利要求11所述的半导体制造方法，其中，该第三不良位映像为一N×N矩阵，且其中包括的多个不良位分别出现于该第一与第二不良位映像中对应于XY轴的同一位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100655930A CN100388453C (zh) | 2005-04-18 | 2005-04-18 | 半导体缺陷侦测方法与系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2005100655930A CN100388453C (zh) | 2005-04-18 | 2005-04-18 | 半导体缺陷侦测方法与系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1855411A CN1855411A (zh) | 2006-11-01 |
| CN100388453C true CN100388453C (zh) | 2008-05-14 |
Family
ID=37195451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100655930A Expired - Fee Related CN100388453C (zh) | 2005-04-18 | 2005-04-18 | 半导体缺陷侦测方法与系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100388453C (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102931116B (zh) * | 2012-11-12 | 2015-05-06 | 上海华力微电子有限公司 | 存储器同步缺陷检测方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269276A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 欠陥解析システムおよびその方法 |
| JP2002288995A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 不良解析方法及び不良解析装置 |
| JP2003187594A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | 半導体記憶装置フェイルビットマップ測定方式 |
-
2005
- 2005-04-18 CN CNB2005100655930A patent/CN100388453C/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269276A (ja) * | 1999-03-16 | 2000-09-29 | Toshiba Corp | 欠陥解析システムおよびその方法 |
| JP2002288995A (ja) * | 2001-03-27 | 2002-10-04 | Toshiba Corp | 不良解析方法及び不良解析装置 |
| JP2003187594A (ja) * | 2001-12-20 | 2003-07-04 | Mitsubishi Electric Corp | 半導体記憶装置フェイルビットマップ測定方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1855411A (zh) | 2006-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6349240B2 (en) | Semiconductor device manufacturing system and method of manufacturing semiconductor devices | |
| EP1149385B1 (en) | Ic test software system for mapping logical functional test data of logic integrated circuits to physical representation | |
| US5475695A (en) | Automatic failure analysis system | |
| US11669957B2 (en) | Semiconductor wafer measurement method and system | |
| CN108519550A (zh) | 集成电路晶圆测试优化方法 | |
| KR101431708B1 (ko) | 반도체 제조에 있어서의 비아 모니터링 장치 및 방법 | |
| CN104483616A (zh) | 晶圆测试芯片状态图的分类方法 | |
| CN115428134A (zh) | 基于gis的空间晶圆图生成方法、利用其的晶圆测试结果提供方法 | |
| US6963213B1 (en) | Auto-recovery wafer testing apparatus and wafer testing method | |
| CN100388453C (zh) | 半导体缺陷侦测方法与系统 | |
| US12062166B2 (en) | Method and system for diagnosing a semiconductor wafer | |
| US7254759B2 (en) | Methods and systems for semiconductor defect detection | |
| US10102615B2 (en) | Method and system for detecting hotspots in semiconductor wafer | |
| Barnett et al. | Estimating burn-in fall-out for redundant memory | |
| US20050039089A1 (en) | System and method for analysis of cache array test data | |
| US20050049811A1 (en) | System and method for indication of fuse defects based upon analysis of fuse test data | |
| Werkmann et al. | Comparative cost analysis for smart-substrate MCM system | |
| Bahukudumbi et al. | Defect-oriented and time-constrained wafer-level test-length selection for core-based digital SOCs | |
| CN118469893A (zh) | 确定检测机台的检测性能的方法和装置 | |
| JP2012164022A (ja) | レイアウト修正・ライブラリセル置換モジュール及び半導体装置設計用ｅｄａツール | |
| US20060095822A1 (en) | Generation of test vectors for testing electronic circuits taking into account of defect probability | |
| KR20080025624A (ko) | 반도체 소자의 불량검출방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20080514 Termination date: 20100418 |