CN105321580A - 宽频存储器测试装置及其存储器测试方法 - Google Patents
宽频存储器测试装置及其存储器测试方法 Download PDFInfo
- Publication number
- CN105321580A CN105321580A CN201410309434.XA CN201410309434A CN105321580A CN 105321580 A CN105321580 A CN 105321580A CN 201410309434 A CN201410309434 A CN 201410309434A CN 105321580 A CN105321580 A CN 105321580A
- Authority
- CN
- China
- Prior art keywords
- signal
- test
- channel
- compression
- described multiple
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明公开了一种宽频存储器测试装置及其存储器测试方法。通道信号压缩单元具有多个通道信号压缩模式,其中通道信号压缩模式分别对应不同的通道信号压缩比。控制单元依据压缩比控制信号控制通道信号压缩单元压缩通道信号的通道信号压缩比。本发明能降低存储器的测试时间,提高存储器的测试效率的目的。
Description
技术领域
本发明涉及一种存储器测试装置及其测试方法,且特别涉及一种宽频存储器测试装置(wideI/Omemory)及其存储器测试方法。
背景技术
随着制造的半导体芯片的程序变得愈来愈精细,在制造程序期间发生错误的机率越高。经由测试,可挑选出有缺陷的部分或有缺陷的芯片。在半导体芯片的一些存储单元有缺陷时,可藉由半导体芯片中冗余的存储单元来修复有缺陷的存储单元。传统存储器的测试方式仅能依序地对存储器测试通道进行测试,此种方式虽可检测出有缺陷的存储单元,然十分地没有效率。
发明内容
本发明提供一种宽频存储器测试装置及其存储器测试方法,可降低存储器的测试时间,提高存储器的测试效率。
本发明的宽频存储器测试装置,包括多个测试通道、通道信号压缩单元以及控制单元。其中上述多个测试通道耦接至存储器单元,通道信号压缩单元耦接测试通道,压缩测试通道输出的多个通道信号而产生至少一故障测试信号,并将故障测试信号输出至测试垫单元,其中通道信号压缩单元具有多个通道信号压缩模式,通道信号压缩模式分别对应不同的通道信号压缩比。此外,控制单元耦接通道信号压缩单元,依据第一压缩比控制信号控制通道信号压缩单元压缩通道信号时的通道信号压缩比。
在本发明的一实施例中,上述的控制单元更依据选择信号控制通道信号压缩单元选择输出部分的通道信号作为故障测试信号。
在本发明的一实施例中,上述的存储器单元具有多个输入输出接脚,宽频存储器测试装置更包括测试信号压缩单元,其耦接控制单元、输入输出接脚以及测试通道,压缩输入输出接脚输出的多个测试信号而产生上述多个通道信号至测试通道,其中测试信号压缩单元具有多个测试信号压缩模式,测试信号压缩模式分别对应不同的测试信号压缩比,控制单元更依据第二压缩比控制信号控制测试信号压缩单元压缩测试信号时的测试信号压缩比。
在本发明的一实施例中,上述的控制单元更依据选择信号控制测试信号压缩单元选择输出部分的测试信号至测试通道。
在本发明的一实施例中,上述的测试通道分别对应至不同的输入输出接脚。
本发明的宽频存储器测试装置的存储器测试方法,包括下列步骤。依据第一压缩比控制信号压缩耦接存储器单元的多个测试通道所输出的多个通道信号,以产生至少一故障测试信号,其中第一压缩比控制信号指示通道信号的通道信号压缩比。将至少一故障测试信号输出至测试垫单元。
在本发明的一实施例中,上述宽频存储器测试装置的存储器测试方法更包括,依据选择信号选择输出部分的通道信号作为故障测试信号。
在本发明的一实施例中,上述宽频存储器测试装置的存储器测试方法更包括,依据第二压缩比控制信号压缩存储器单元的多个输入输出接脚输出的多个测试信号,以产生通道信号至测试通道,其中第二压缩比控制信号指示测试信号的测试信号压缩比。
在本发明的一实施例中,上述宽频存储器测试装置的存储器测试方法更包括,依据选择信号选择输出部分的测试信号至测试通道。
在本发明的一实施例中,上述多个测试通道分别对应至不同的输入输出接脚。
基于上述,本发明的实施例藉由对通道信号以及测试信号至少之其一进行压缩,如此便可同时对多个通道或对多个存储器单元进行测试,此外更可透过选择变换通道信号以及测试信号的压缩比,以快速地找出有缺陷的存储区块,而达到降低存储器的测试时间,提高存储器的测试效率的目的。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1绘示本发明一实施例的宽频存储器测试装置的示意图。
图2绘示本发明另一实施例的宽频存储器测试装置的示意图。
图3A绘示本发明一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
图3B绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
图4A绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
图4B绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图。
其中,附图标记说明如下:
102:通道信号压缩单元
104:控制单元
106:存储器单元
202:测试信号压缩单元
CH1:测试通道
S1:通道信号
S2:故障测试信号
P1:测试垫单元
C1、C2:压缩比控制信号
SE1、SE2:选择信号
T1:输入输出接脚
S3:测试信号
S302A、S302B、S304、S306、S402A、S402B、S404:宽频存储器测试装置的存储器测试方法的流程步骤
具体实施方式
图1绘示本发明一实施例的宽频存储器测试装置的示意图,请参照图1。宽频存储器测试装置包括多个测试通道CH1、通道信号压缩单元102以及控制单元104,多个测试通道CH1耦接于存储器单元106与通道信号压缩单元102之间,控制单元104则耦接存储器单元106与通道信号压缩单元102。其中存储器单元106可例如为存储器芯片,而宽频存储器测试装置可例如为存储器芯片的一部分亦或是设置于存储器芯片外而做为测试存储器芯片的介面。
控制单元104可发送指令与数据至存储器单元106,以对存储器单元106进行写入与读取的操作。通道信号压缩单元102可对存储器单元106透过测试通道CH1所输出的多个通道信号S1进行压缩而产生故障测试信号S2,并将故障测试信号S2输出至测试垫单元P1,以让外部的测试机台的探针(未绘示)可透过测试垫单元P1接收故障测试信号S2,进而判断输出通道信号S1的测试通道所对应的存储器区块是否有出现缺陷的情形。其中通道信号压缩单元102具有多个通道信号压缩模式,其分别对应至不同的通道信号压缩比。控制单元104可依据压缩比控制信号C1来控制通道信号压缩单元102压缩通道信号S1时的通道信号压缩比,其中压缩比控制信号C1可例如透过存储器芯片的接脚(未绘示)接收。
举例来说,假设宽频存储器测试装置包括八个测试通道CH1,八个测试通道CH1分别输出1位元的通道信号S1,通道信号压缩单元102可将八个测试通道CH1所分别输出的八个通道信号S1压缩为一个1位元信号(亦即1位元的故障测试信号S2)。如此一来,测试机台只需检视故障测试信号S2的逻辑电平即可得知对应此八个测试通道CH1的存储器区块是否有出现缺陷的情形。其中,只要有任何一测试通道CH1的存储器区块有缺陷的情形即会使故障测试信号S2呈现检测到缺陷的状态(例如故障测试信号S2呈现高逻辑电平的状态),因此只需检测故障测试信号S2的状态即可判断存储器芯片的存储器区块是否有出现缺陷的情形。此外,由于测试机台检验故障测试信号S2仅需使用一个探针,因此测试机台可使用其余的探针同时对其他的存储器芯片进行测试,进而大幅地减少测试时间,提升存储器芯片的测试效率。
此外,控制单元104更可依据选择信号SE1控制通道信号压缩单元102选择输出部分的通道信号S1作为故障测试信号S2。举例来说,若使用者认为某特定4个测试通道CH1中至少有一测试通道对应的存储器区块有出现缺陷的情形,使用者可藉由选择信号SE1使控制单元104控制通道信号压缩单元102选择输出对应上述特定的4个测试通道的通道信号S1作为故障测试信号S2,如此测试机台便可依据此4个测试通道所对应的故障测试信号S2的状态来判断哪些测试通道所对应的存储器区块具有缺陷。如此藉由同时对多个测试通道进行存储器区块检测即可不需如公知技术般依序地对测试通道进行测试,而可大幅地减少测试时间,提升存储器芯片的测试效率。
图2绘示本发明一实施例的宽频存储器测试装置的示意图,请参照图2。本实施例的宽频存储器测试装置相较于图1实施例的宽频存储器测试装置更包括测试信号压缩单元202,其耦接控制单元104、存储器单元106的多个输入输出接脚T1以及多个测试通道CH1,其中各个测试通道CH1分别对应不同的多个输入输出接脚T1。测试信号压缩单元202可压缩输入输出接脚T1所输出的多个测试信号S3而产生上述通道信号S1至测试通道CH1。其中测试信号压缩单元202具有多个测试信号压缩模式,不同测试信号压缩模式分别对应不同的测试信号压缩比。控制单元104除了可依据压缩比控制信号C1来控制通道信号压缩单元102压缩通道信号S1时的通道信号压缩比外,还可依据压缩比控制信号C2控制测试信号压缩单元202压缩测试信号S3时的测试信号压缩比,其中压缩比控制信号C2亦可例如透过存储器芯片的接脚(未绘示)接收。此外,控制单元104还可依据选择信号SE2控制测试信号压缩单元202选择输出部分的测试信号S3至测试通道CH1。
举例来说,假设各个测试通道CH1分别对应256位元的测试信号S3,如上述图1的实施例所述,当确定出某一测试通道CH1对应的存储器区块具有缺陷时,可利用测试信号压缩单元202进一步找出出现缺陷的存储单元。例如,控制单元104可依据压缩比控制信号C2控制测试信号压缩单元202将256位元的测试信号S3以每64个位元压缩为1位元的比例进行压缩而得到4个64位元信号,并依据选择信号SE2自其中选择至少一个64位元信号做为通道信号S1输出到测试通道CH1,再经由上述通道信号压缩单元102压缩后产生故障测试信号S2,如此便可藉由检测故障测试信号S2来确定对应所选择的64位元信号的存储区块是否有缺陷的情形。
依此类推,当确定出某一64位元信号对应的存储区块有缺陷时,控制单元104可再次地依据压缩比控制信号C2控制测试信号压缩单元202将64位元信号以每16个位元压缩为1位元的比例进行压缩而得到4个16位元信号,并依据选择信号SE2自其中选择至少一个16位元信号做为通道信号S1输出到测试通道CH1,再经由上述通道信号压缩单元102压缩后产生故障测试信号S2,如此便可藉由检测故障测试信号S2来确定对应所选择的16位元信号的存储区块是否有缺陷的情形。而在确定16位元信号的存储区块的位置后,即可将其以存储器芯片中冗余的存储器区块取代,进而解决存储器区块出现缺陷的问题。
如上所述,由于测试信号压缩单元202具有多种测试信号压缩模式,而可不需如公知技术般仅能以16位元为单位对进行存储器单元106的输入输出接脚T1所输出的测试信号S3进行测试,因而可进一步减少测试时间,提升存储器芯片的测试效率。
图3A绘示本发明一实施例的宽频存储器测试装置的存储器测试方法的流程示意图,请参照图3。由上述内容可知,宽频存储器测试装置的存储器测试方法可包括下列步骤。首先,依据一第一压缩比控制信号压缩耦接存储器单元的多个测试通道所输出的多个通道信号,以产生至少一故障测试信号(步骤S302A),其中第一压缩比控制信号指示通道信号的通道信号压缩比。接着,将故障测试信号输出至测试垫单元(步骤S304)。
图3B绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图,请参照图3B。在本实施例中,宽频存储器测试装置的存储器测试方法为先依据第一压缩比控制信号压缩耦接存储器单元的多个测试通道所输出的多个通道信号(步骤S302B),然后再依据选择信号选择输出部分的通道信号作为故障测试信号(步骤S306),最后再将故障测试信号输出至测试垫单元(步骤S304)。
图4A绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图,请参照图4A。本实施例与图3A实施例的不同之处在于,本实施例为先依据第二压缩比控制信号压缩存储器单元的多个输入输出接脚输出的多个测试信号,以产生多个通道信号至多个测试通道(步骤S402A),然后才进入步骤S302A,依据第一压缩比控制信号压缩耦接存储器单元的多个测试通道所输出的多个通道信号,以产生至少一故障测试信号。其中第二压缩比控制信号指示测试信号的测试信号压缩比,而测试通道分别对应至不同的输入输出接脚。最后,再将故障测试信号输出至测试垫单元(步骤S304)。
图4B绘示本发明另一实施例的宽频存储器测试装置的存储器测试方法的流程示意图,请参照图4B。在本实施例中,宽频存储器测试装置的存储器测试方法为先依据第二压缩比控制信号压缩存储器单元的多个输入输出接脚输出的多个测试信号(步骤S402B),然后再依据选择信号选择输出部分的测试信号至测试通道(步骤S404)。之后,进入步骤S302A,依据第一压缩比控制信号压缩耦接存储器单元的多个测试通道所输出的多个通道信号,以产生至少一故障测试信号。最后,再将故障测试信号输出至测试垫单元(步骤S304)。在部分实施例中,亦可在步骤S404后执行图3B实施例的步骤S302B、S306以及S304等步骤,由于此些步骤已于图3B的实施例中说明,因此在此不再赘述。
综上所述,本发明藉由对通道信号以及测试信号至少之其一进行压缩,如此便可同时对多个通道或对多个存储器单元(存储器芯片)进行测试,此外更可透过选择变换通道信号以及测试信号的压缩比,快速地找出有缺陷的存储单元,而达到降低存储器的测试时间,提高存储器的测试效率的目的。
Claims (10)
1.一种宽频存储器测试装置,包括:
多个测试通道,耦接至一存储器单元;
一通道信号压缩单元,耦接所述多个测试通道,压缩所述多个测试通道输出的多个通道信号而产生至少一故障测试信号,并将该至少一故障测试信号输出至一测试垫单元,其中该通道信号压缩单元具有多个通道信号压缩模式,所述多个通道信号压缩模式分别对应不同的通道信号压缩比;以及
一控制单元,耦接该通道信号压缩单元,依据一第一压缩比控制信号控制该通道信号压缩单元压缩所述多个通道信号时的通道信号压缩比。
2.如权利要求1所述的宽频存储器测试装置,其中该控制单元更依据一选择信号控制该通道信号压缩单元选择输出部分的通道信号作为该故障测试信号。
3.如权利要求1所述的宽频存储器测试装置,其中该存储器单元具有多个输入输出接脚,该宽频存储器测试装置更包括:
一测试信号压缩单元,耦接该控制单元、所述多个输入输出接脚以及所述多个测试通道,压缩所述多个输入输出接脚输出的多个测试信号而产生所述多个通道信号至所述多个测试通道,其中该测试信号压缩单元具有多个测试信号压缩模式,所述多个测试信号压缩模式分别对应不同的测试信号压缩比,该控制单元更依据一第二压缩比控制信号控制该测试信号压缩单元压缩所述多个测试信号时的测试信号压缩比。
4.如权利要求3所述的宽频存储器测试装置,其中该控制单元更依据一选择信号控制该测试信号压缩单元选择输出部分的所述多个测试信号至所述多个测试通道。
5.如权利要求3所述的宽频存储器测试装置,其中所述多个测试通道分别对应至不同的所述多个输入输出接脚。
6.一种宽频存储器测试装置的存储器测试方法,包括:
依据一第一压缩比控制信号压缩耦接一存储器单元的多个测试通道所输出的多个通道信号,以产生至少一故障测试信号,其中该第一压缩比控制信号指示所述多个通道信号的通道信号压缩比;以及
将该至少一故障测试信号输出至一测试垫单元。
7.如权利要求6所述的宽频存储器测试装置的存储器测试方法,更包括:
依据一选择信号选择输出部分的所述多个通道信号作为该故障测试信号。
8.如权利要求6所述的宽频存储器测试装置的存储器测试方法,更包括:
依据一第二压缩比控制信号压缩该存储器单元的多个输入输出接脚输出的多个测试信号,以产生所述多个通道信号至所述多个测试通道,其中该第二压缩比控制信号指示所述多个测试信号的测试信号压缩比。
9.如权利要求8所述的宽频存储器测试装置的存储器测试方法,更包括:
依据一选择信号选择输出部分的所述多个测试信号至所述多个测试通道。
10.如权利要求8所述的宽频存储器测试装置的存储器测试方法,其中所述多个测试通道分别对应至不同的所述多个输入输出接脚。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410309434.XA CN105321580B (zh) | 2014-07-01 | 2014-07-01 | 宽频存储器测试装置及其存储器测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410309434.XA CN105321580B (zh) | 2014-07-01 | 2014-07-01 | 宽频存储器测试装置及其存储器测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105321580A true CN105321580A (zh) | 2016-02-10 |
CN105321580B CN105321580B (zh) | 2019-03-26 |
Family
ID=55248792
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410309434.XA Active CN105321580B (zh) | 2014-07-01 | 2014-07-01 | 宽频存储器测试装置及其存储器测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105321580B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020042906A1 (en) * | 2018-08-31 | 2020-03-05 | Changxin Memory Technologies, Inc. | Test methods, tester, load board and test system |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101551438A (zh) * | 2009-04-28 | 2009-10-07 | 钰创科技股份有限公司 | 芯片数据压缩测试多路复用电路与芯片测试电路 |
CN101915892A (zh) * | 2010-08-27 | 2010-12-15 | 钰创科技股份有限公司 | 芯片测试电路 |
CN102543959A (zh) * | 2010-11-26 | 2012-07-04 | 海力士半导体有限公司 | 半导体装置及其测试方法 |
CN102682856A (zh) * | 2011-03-09 | 2012-09-19 | 海力士半导体有限公司 | 存储器件及其测试方法 |
US20140006863A1 (en) * | 2012-06-28 | 2014-01-02 | SK Hynix Inc. | Test circuit of semiconductor memory apparatus and semiconductor memory system including the same |
CN103811080A (zh) * | 2012-11-01 | 2014-05-21 | 南亚科技股份有限公司 | 存储器测试系统以及存储器测试方法 |
-
2014
- 2014-07-01 CN CN201410309434.XA patent/CN105321580B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101551438A (zh) * | 2009-04-28 | 2009-10-07 | 钰创科技股份有限公司 | 芯片数据压缩测试多路复用电路与芯片测试电路 |
CN101915892A (zh) * | 2010-08-27 | 2010-12-15 | 钰创科技股份有限公司 | 芯片测试电路 |
CN102543959A (zh) * | 2010-11-26 | 2012-07-04 | 海力士半导体有限公司 | 半导体装置及其测试方法 |
CN102682856A (zh) * | 2011-03-09 | 2012-09-19 | 海力士半导体有限公司 | 存储器件及其测试方法 |
US20140006863A1 (en) * | 2012-06-28 | 2014-01-02 | SK Hynix Inc. | Test circuit of semiconductor memory apparatus and semiconductor memory system including the same |
CN103811080A (zh) * | 2012-11-01 | 2014-05-21 | 南亚科技股份有限公司 | 存储器测试系统以及存储器测试方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020042906A1 (en) * | 2018-08-31 | 2020-03-05 | Changxin Memory Technologies, Inc. | Test methods, tester, load board and test system |
US11988710B2 (en) | 2018-08-31 | 2024-05-21 | Changxin Memory Technologies, Inc. | Test methods, tester, load board and test system |
Also Published As
Publication number | Publication date |
---|---|
CN105321580B (zh) | 2019-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101996687A (zh) | 基于扫描测试的多个sram的内建自测试方法 | |
CN109524055B (zh) | 基于soc ate定位存储器失效位的方法及测试系统 | |
CN103367189B (zh) | 测试系统及其测试方法 | |
CN102655101A (zh) | 3d芯片tsv互连的内建自测试及内建自修复技术 | |
CN103543368A (zh) | 集成电路开/短路测试方法及测试机 | |
CN105448348A (zh) | 一种芯片修复方法和装置 | |
CN103954905A (zh) | 数字电路故障检测电路及利用该电路测试故障的方法 | |
CN117054864A (zh) | 一种芯片测试系统、方法、芯片和介质 | |
CN103345944B (zh) | 存储器及通过测试机台对存储器进行测试的方法 | |
US20030204797A1 (en) | Memory testing device and method | |
CN109164378B (zh) | 一种边界扫描测试链路的设计及测试方法 | |
CN104965165A (zh) | 一种小微型集成电路可靠性测试仪及测试方法 | |
CN105575442A (zh) | 一种nor闪存器件的测试方法和测试装置 | |
CN105321580A (zh) | 宽频存储器测试装置及其存储器测试方法 | |
TWI413787B (zh) | 一種具對照表之晶片外自我測試電路系統或圖樣創作裝置及一種使用該系統輸出一測試中設備之測試數據之方法 | |
CN101915892B (zh) | 芯片测试电路 | |
US8441277B2 (en) | Semiconductor testing device, semiconductor device, and testing method | |
CN101398451A (zh) | 一种用于测试背板的快速检测方法 | |
CN115691632A (zh) | 测试控制系统和方法 | |
KR101633678B1 (ko) | 테스트 데이터 추출 장치 및 방법 | |
CN102163461A (zh) | 一种提高eeprom良率和读取可靠性的方法 | |
CN102446560B (zh) | 面板驱动电路中嵌入式存储器的分析装置与方法 | |
TWI536390B (zh) | 寬頻記憶體測試裝置及其記憶體測試方法 | |
US20070061659A1 (en) | Methods for testing a plurality of semiconductor devices in parallel and related apparatus | |
CN116978441A (zh) | 一种芯片老化测试方法和测试电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |