CN105575442A - 一种nor闪存器件的测试方法和测试装置 - Google Patents

一种nor闪存器件的测试方法和测试装置 Download PDF

Info

Publication number
CN105575442A
CN105575442A CN201510940931.4A CN201510940931A CN105575442A CN 105575442 A CN105575442 A CN 105575442A CN 201510940931 A CN201510940931 A CN 201510940931A CN 105575442 A CN105575442 A CN 105575442A
Authority
CN
China
Prior art keywords
data
chip
flash memory
register
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510940931.4A
Other languages
English (en)
Other versions
CN105575442B (zh
Inventor
张涛
杨建利
周洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hung Qin (beijing) Technology Co Ltd
Original Assignee
Hung Qin (beijing) Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hung Qin (beijing) Technology Co Ltd filed Critical Hung Qin (beijing) Technology Co Ltd
Priority to CN201510940931.4A priority Critical patent/CN105575442B/zh
Publication of CN105575442A publication Critical patent/CN105575442A/zh
Application granted granted Critical
Publication of CN105575442B publication Critical patent/CN105575442B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56008—Error analysis, representation of errors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明提供一种NOR闪存器件的测试方法及测试装置，其将NOR闪存器件放置于自动化测试机上，在NOR闪存器件上进行芯片写操作和读操作测试，测试结果通过芯片的一个数据管脚反馈给自动化测试机进行判断。与现有技术相比，本发明在对NOR闪存器件进行测试时压缩了占用自动化测试机台的测试通道数目，提高了同测度，节约了测试成本。<!-- 2 -->

Description

一种NOR闪存器件的测试方法和测试装置
技术领域
本发明涉及数据存储领域，具体涉及一种NOR闪存器件的测试方法和装置。
背景技术
NOR闪存器件在大规模生产时会在自动化测试机台上进行检测，以保证出厂的产品都是合格的。
目前，在半导体行业，对NOR闪存器件进行测试的自动化测试机台成本高昂，折旧快，且有固定的测试通道。这就意味着，如果芯片在自动化测试机台上占用的测试通道越多，则在同一时间内可以测试的芯片就越少，考虑到测试时间和测试机台折旧的因素，平均单颗芯片的测试成本就越高。对于在自动化测试机台上进行NOR闪存颗粒来说，地址信号和控制信号是芯片的输入信号，可以被所有的待测芯片复用，因而不影响芯片的同测度。但是数据信号是双向信号，输入时低于各待测芯片是相同的，但是输出时由于失效的芯片会表现出与正常芯片不同的结果，所以不能复用，因此就需要为每颗芯片的数据信号分配独立的测试通道，这样数据通道就成了影响占用测试通道数目的重要因素。
因此，有必要提出一种新的测试方案。
发明内容
为克服现有技术的不足，本发明提供一种NOR闪存器件的测试方法，其在对芯片进行测试时压缩了占用自动化测试机台的测试通道数目，提高了同测度，节约了测试成本。
为了解决背景技术中的技术问题，本发明还提供一种NOR闪存器件的测试装置，其测试NOR闪存器件的准确率较高，测试效率高。
为达成上述目的之一，本发明一种NOR闪存器件的压缩测试方法，将NOR闪存器件放置于自动化测试机上，在NOR闪存器件上进行芯片执行写操作和读操作测试，测试结果反馈给自动化测试机进行判断，其具体包括如下步骤：
S1、通过NOR闪存器件的管脚向芯片输入地址信号，通过芯片上的数据输入寄存器将数据写入NOR闪存器件中；
S2、通过NOR闪存器件的管脚向芯片输入地址信号，数据读出送给芯片上的数据读出寄存器；
S3、数据读出寄存器的值和数据输入寄存器的值通过结果比较器进行比较，若数据读出寄存器的值和数据输入寄存器的值一致，则所述结果比较器输出的比对结果输出信号为高电平，若数据读出寄存器的值和数据输入寄存器的值不一致，则所述结果比较器输出的比对结果输出信号为低电平。
进一步的，所述步骤S1之前还包括通过芯片外部管脚输入使能信号控制芯片进入测试模式。
进一步的，步骤S1中所述数据输入寄存器写入NOR闪存器件中的数据是由数据拓扑产生器在拓扑数据产生信号的作用下产生的十六进制数据。
进一步的，所述数据拓扑产生控制信号通过芯片的一个管脚传送给所述数据拓扑产生器，所述数据拓扑产生器产生的数据通过芯片的一个管脚传送给所述数据输入寄存器。
进一步的，将所述数据拓扑产生控制信号传输给所述数据拓扑产生器所使用的管脚和所述数据拓扑产生器传输数据给所述数据输入寄存器所使用的管脚是同一个管脚。
进一步的，所述步骤S3中，所述比对结果输出信号通过芯片的一个数据管脚反馈给自动化测试机，若所述自动化测试机判断该数据管脚上的电平是高电平，则芯片读写正常，若所述自动化测试机判断该数据管脚上的电平是低电平，则芯片读写错误。
本发明还提供一种NOR闪存器件测试装置，其包括自动化测试机及放置于所述自动化测试机测试通道上的NOR闪存器件，
所述NOR闪存器件包括芯片及连接芯片的多个管脚，所述芯片上设置有数据拓扑产生器、数据输入寄存器、数据读出寄存器和结果比较器，
所述数据拓扑产生器用于产生数据给所述数据输入寄存器，所述数据输入寄存器接收数据并将数据写入NOR闪存器件，所述数据读出寄存器用于读取所述NOR闪存器件中的数据，所述结果比较器对所述数据输入寄存器和数据读出寄存器的值进行比较，所述结果比较器将比对结果输出信号输出给自动化测试机。
进一步的，所述结果比较器通过芯片的一个数据管脚输出比对结果输出信号给自动化测试机。
进一步的，将所述比对结果输出信号传输给自动化测试机所使用的数据管脚和所述数据读出寄存器将读出的数据传输给结果比较器所使用的管脚是同一个数据管脚。
有益效果：本发明的NOR闪存器件的测试方法和测试装置，其具有如下优点：
(1)本发明在自动化测试机台上进行测试时将写数据和读出比对放在NOR闪存器件上进行，比对结果通过芯片的一个数据管脚反馈给自动化测试机台供自动化测试机台判断产品好坏，不需要为每颗芯片的数据信号分配独立的测试通道，实现了占用较少的自动化测试机台测试通道对芯片进行测试的目的。
(2)本发明的数据拓扑产生器的输入控制信号可以和芯片的数据信号复用相同的管脚，但是控制信号个数少于芯片数据信号的个数，数据比对输出只占用一个管脚，而且这个管脚仍然和芯片数据信号复用相同的管脚，所以测试时压缩了占用自动化测试机台的测试通道数目，提高了同测度，节约了测试成本，且芯片的数据位宽越多越明显。
(3)本发明测试NOR闪存器件的准确率较高，测试效率高。
附图说明
为了更清楚地说明本发明的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它附图。
图1为本发明的测试方法的系统示意图。
1-NOR闪存器件，2-输入的地址信号，3-数据输入寄存器，4-数据拓扑产生器，5-拓扑数据产生控制信号，6-数据读出寄存器，7-结果比较器，8-比对结果输出信号。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，其为本发明的测试方法的系统示意图。如图1所示，本发明一种NOR闪存器件的测试方法，其将NOR闪存器件放置于自动化测试机上，在NOR闪存器件上进行芯片执行写操作和读操作测试，测试结果通过芯片的一个数据管脚反馈给自动化测试机进行判断。具体包括如下步骤：
步骤一、通过芯片外部管脚输入使能信号控制芯片进入测试模式。
步骤二、芯片执行写操作：通过NOR闪存器件1的管脚向芯片输入地址信号2，通过芯片上的数据输入寄存器3将数据写入NOR闪存器件1中。该步骤中，写入的数据由数据拓扑产生器4产生，拓扑数据产生控制信号5通过NOR闪存器件1的一个管脚输送给数据拓扑产生器4，所述数据拓扑产生器4在拓扑数据产生信号的作用下产生十六进制的0x00，0xff，0x55，0xaa等数据给数据输入寄存器3，数据输入寄存器3在执行写操作时将这个数据写入NOR闪存器件1。所述拓扑数据产生控制信号是通过芯片的一个管脚传传输给数据拓扑产生器4，所述数据拓扑产生器4产生的数据通过管脚传给数据输入寄存器3，数据输入寄存器3将数据写入NOR闪存器件1中。由此可知，拓扑数据产生控制信号传输给数据拓扑产生器4所使用的管脚和数据拓扑产生器4产生的数据传输给数据输入寄存器3所述使用的管脚是同一个管脚，即所述拓扑数据产生控制信号和芯片的数据信号复用相同的管脚。所述拓扑数据产生控制信号个数少于芯片的数据信号个数。
步骤三、芯片执行读操作：通过NOR闪存器件1的管脚向芯片输入地址信号，数据读出输送给芯片上的数据读出寄存器6。该步骤中输入的地址信号来自管脚输入，但是数据读出不是送给管脚，而送给芯片上一个数据读出寄存器6。
步骤四、数据读出寄存器6的值和数据输入寄存器3的值通过结果比较器7进行比较，若数据读出寄存器6的值和数据输入寄存器3的值一致，芯片读写正常，则比对结果输出信号8输出一个高电平，若数据读出寄存器6的值和数据输入寄存器3的值不一致，芯片读写错误，则比对结果输出信号8输出一个低电平。在该步骤中，比对结果输出信号8只占用一个数据管脚。所述结果比较器7通过芯片的一个数据管脚输出比对结果输出信号8给自动化测试机(未图示)。将所述比对结果输出信号8传输给自动化测试机所使用的数据管脚和所述数据读出寄存器6将读出的数据传输给结果比较器7所使用的管脚是同一个管脚，即所述比对结果输出信号8和芯片的数据信号复用相同的管脚。比对结果输出信号通过该数据管脚反馈给自动化测试机，若所述自动化测试机判断该数据管脚上的电平是高电平，则芯片读写测试通过，若所述自动化测试机判断该数据管脚上的电平是低电平，则芯片读写测试不通过，从而实现了占用较少自动化测试机台测试通道对芯片进行测试的目的。
在一个实施例中，本发明还提供一种NOR闪存器件测试装置，其包括自动化测试机及放置于所述自动化测试机测试通道上的NOR闪存器件。
所述NOR闪存器件包括芯片及连接芯片的多个管脚，所述芯片上设置有数据拓扑产生器、数据输入寄存器、数据读出寄存器和结果比较器。所述数据拓扑产生器用于产生数据给所述数据输入寄存器，所述数据输入寄存器接收数据并将数据写入NOR闪存器件，所述数据读出寄存器用于读取所述NOR闪存器件中的数据，所述结果比较器对所述数据输入寄存器和数据读出寄存器的值进行比较，所述结果比较器输出比对结果输出信号给自动化测试机。
通过芯片外部管脚输入使能信号控制芯片进入测试模式。此时当芯片执行写操作时候的地址输入来自管脚输入，写入的数据由数据拓扑产生器产生，数据拓扑产生器在外部控制信号的作用下产生十六进制的0x00，0xff，0x55，0xaa等数据给写入数据寄存器，写入数据寄存器在执行写操作的时候将这个数据写入NOR闪存器件。当芯片执行读操作时候的地址输入来自管脚输入，但是数据读出不是送给管脚，而传输给芯片上一个数据读出寄存器，所述结果比较器对数据读出寄存器的值和数据输入寄存器的值进行比较，如果比较一致，则说明芯片读写正常，则在芯片的一个数据管脚上输出一个高电平；如果比较不一致，则说明芯片读写错误，则在芯片的一个数据管脚上输出一个低电平。自动化测试机台通过判断这个管脚上的电平是高还是低就可以知道芯片读写测试是否通过。
本发明的NOR闪存器件的压缩测试方法和测试装置，其具有如下优点：
(1)本发明在自动化测试机台上进行测试时将写数据和读出比对放在NOR闪存器件上进行，比对结果通过芯片的一个数据管脚反馈给自动化测试机台供自动化测试机台判断产品好坏，不需要为每颗芯片的数据信号分配独立的测试通道，实现了占用较少的自动化测试机台测试通道对芯片进行测试的目的。
(2)本发明的数据拓扑产生器的输入控制信号可以和芯片的数据信号复用相同的管脚，但是控制信号个数少于芯片数据信号的个数，数据比对输出只占用一个管脚，而且这个管脚仍然和芯片的数据信号复用相同的管脚，所以测试时压缩了占用自动化测试机台的测试通道数目，提高了同测度，节约了测试成本，且芯片的数据位宽越多越明显。
(3)本发明测试NOR闪存器件的准确率较高，测试效率高。
以上所揭露的仅为本发明的几种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (9)

1.一种NOR闪存器件的测试方法，其特征在于：将NOR闪存器件放置于自动化测试机上，在NOR闪存器件上进行芯片写操作和读操作测试，测试结果反馈给自动化测试机进行判断，其具体包括如下步骤：
S1、通过NOR闪存器件的管脚向芯片输入地址信号，通过芯片上的数据输入寄存器将数据写入NOR闪存器件中；
S2、通过NOR闪存器件的管脚向芯片输入地址信号，数据读出送给芯片上的数据读出寄存器；
S3、数据读出寄存器的值和数据输入寄存器的值通过结果比较器进行比较，若数据读出寄存器的值和数据输入寄存器的值一致，则所述结果比较器输出的比对结果输出信号为高电平，则芯片读写正常，若数据读出寄存器的值和数据输入寄存器的值不一致，则所述结果比较器输出的比对结果输出信号为低电平，则芯片读写错误。
2.根据权利要求1所述的NOR闪存器件的测试方法，其特征在于：所述步骤S1之前还包括：通过芯片外部管脚输入使能信号控制芯片进入测试模式。
3.根据权利要求1或2所述的NOR闪存器件的测试方法，其特征在于：步骤S1中所述数据输入寄存器写入NOR闪存器件中的数据是由数据拓扑产生器在拓扑数据产生信号的作用下产生的十六进制数据。
4.根据权利要求3所述的NOR闪存器件的测试方法，其特征在于：所述数据拓扑产生控制信号通过芯片的一个管脚传送给所述数据拓扑产生器，所述数据拓扑产生器产生的数据通过芯片的一个管脚传送给所述数据输入寄存器。
5.根据权利要求4所述的NOR闪存器件的测试方法，其特征在于：将所述数据拓扑产生控制信号传输给所述数据拓扑产生器所使用的管脚和所述数据拓扑产生器传输数据给所述数据输入寄存器所使用的管脚是同一个管脚。
6.根据权利要求1所述的NOR闪存器件的测试方法，其特征在于：步骤S3中，所述比对结果输出信号通过芯片的一个数据管脚反馈给自动化测试机，若所述自动化测试机判断该数据管脚上的电平是高电平，则芯片读写正常，若所述自动化测试机判断该数据管脚上的电平是低电平，则芯片读写错误。
7.一种NOR闪存器件的测试装置，其特征在于：其包括自动化测试机及放置于所述自动化测试机测试通道上的NOR闪存器件，
所述NOR闪存器件包括芯片及连接芯片的多个管脚，所述芯片上设置有数据拓扑产生器、数据输入寄存器、数据读出寄存器和结果比较器，
所述数据拓扑产生器用于产生数据给所述数据输入寄存器，所述数据输入寄存器接收数据并将数据写入NOR闪存器件，所述数据读出寄存器用于读取所述NOR闪存器件中的数据，所述结果比较器对所述数据输入寄存器和数据读出寄存器的值进行比较，所述结果比较器将比对结果输出信号输出给自动化测试机。
8.根据权利要求7所述的NOR闪存器件的测试装置，其特征在于：所述结果比较器通过芯片的一个数据管脚输出比对结果输出信号给自动化测试机。
9.根据权利要求8所述的NOR闪存器件的测试装置，其特征在于：将所述比对结果输出信号传输给自动化测试机所使用的数据管脚和所述数据读出寄存器将读出的数据传送给结果比较器所使用的管脚是同一个数据管脚。
CN201510940931.4A 2015-12-16 2015-12-16 一种nor闪存器件的测试方法和测试装置 Active CN105575442B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510940931.4A CN105575442B (zh) 2015-12-16 2015-12-16 一种nor闪存器件的测试方法和测试装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510940931.4A CN105575442B (zh) 2015-12-16 2015-12-16 一种nor闪存器件的测试方法和测试装置

Publications (2)

Publication Number Publication Date
CN105575442A true CN105575442A (zh) 2016-05-11
CN105575442B CN105575442B (zh) 2019-03-08

Family

ID=55885483

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510940931.4A Active CN105575442B (zh) 2015-12-16 2015-12-16 一种nor闪存器件的测试方法和测试装置

Country Status (1)

Country Link
CN (1) CN105575442B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474394A (zh) * 2018-12-28 2019-03-15 苏州思必驰信息科技有限公司 一种声卡通信数据的检测方法及系统、对接收到的声卡通信数据进行检测的装置
CN110321256A (zh) * 2019-05-16 2019-10-11 深圳市江波龙电子股份有限公司 一种存储设备的测试方法、测试设备及计算机存储介质
CN110737552A (zh) * 2019-08-29 2020-01-31 福州瑞芯微电子股份有限公司 一种基于fpga的sfc接口测试设备与方法
CN112102874A (zh) * 2020-08-13 2020-12-18 深圳市宏旺微电子有限公司 Dram测试系统、测试方法和装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665214B1 (en) * 2002-07-22 2003-12-16 Advanced Micro Devices, Inc. On-chip erase pulse counter for efficient erase verify BIST (built-in-self-test) mode
CN1477510A (zh) * 2002-08-19 2004-02-25 旺宏电子股份有限公司 串行式输出入测试方法
CN1819197A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN1979687A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 精简管脚的嵌入式闪存全面测试方法
CN101169755A (zh) * 2006-10-27 2008-04-30 北京中电华大电子设计有限责任公司 无测试管脚接触式cpu卡测试方法
CN201117296Y (zh) * 2007-11-05 2008-09-17 深圳艾科创新微电子有限公司 一种嵌入式存储器内建自测试结构
CN101617242A (zh) * 2007-02-23 2009-12-30 美光科技公司 集成电路中的输入/输出压缩和引脚减少
CN102903393A (zh) * 2012-10-25 2013-01-30 上海宏力半导体制造有限公司 存储器内建自测试电路
CN103366827A (zh) * 2013-06-26 2013-10-23 上海宏力半导体制造有限公司 存储器、通过测试机台对存储器进行测试的方法
CN104751896A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 内建自测试电路
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6665214B1 (en) * 2002-07-22 2003-12-16 Advanced Micro Devices, Inc. On-chip erase pulse counter for efficient erase verify BIST (built-in-self-test) mode
CN1477510A (zh) * 2002-08-19 2004-02-25 旺宏电子股份有限公司 串行式输出入测试方法
CN1819197A (zh) * 2005-02-03 2006-08-16 三星电子株式会社 使用最少引脚而被测试的半导体器件、以及测试其的方法
CN1979687A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 精简管脚的嵌入式闪存全面测试方法
CN101169755A (zh) * 2006-10-27 2008-04-30 北京中电华大电子设计有限责任公司 无测试管脚接触式cpu卡测试方法
CN101617242A (zh) * 2007-02-23 2009-12-30 美光科技公司 集成电路中的输入/输出压缩和引脚减少
CN201117296Y (zh) * 2007-11-05 2008-09-17 深圳艾科创新微电子有限公司 一种嵌入式存储器内建自测试结构
CN102903393A (zh) * 2012-10-25 2013-01-30 上海宏力半导体制造有限公司 存储器内建自测试电路
CN103366827A (zh) * 2013-06-26 2013-10-23 上海宏力半导体制造有限公司 存储器、通过测试机台对存储器进行测试的方法
CN104751896A (zh) * 2015-04-17 2015-07-01 上海华虹宏力半导体制造有限公司 内建自测试电路
CN105139893A (zh) * 2015-09-27 2015-12-09 上海华力微电子有限公司 一种存储器测试装置及一种存储器芯片测试方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109474394A (zh) * 2018-12-28 2019-03-15 苏州思必驰信息科技有限公司 一种声卡通信数据的检测方法及系统、对接收到的声卡通信数据进行检测的装置
CN109474394B (zh) * 2018-12-28 2021-08-17 思必驰科技股份有限公司 声卡通信数据的检测方法及系统、检测装置
CN110321256A (zh) * 2019-05-16 2019-10-11 深圳市江波龙电子股份有限公司 一种存储设备的测试方法、测试设备及计算机存储介质
CN110737552A (zh) * 2019-08-29 2020-01-31 福州瑞芯微电子股份有限公司 一种基于fpga的sfc接口测试设备与方法
CN110737552B (zh) * 2019-08-29 2022-06-21 瑞芯微电子股份有限公司 一种基于fpga的sfc接口测试设备与方法
CN112102874A (zh) * 2020-08-13 2020-12-18 深圳市宏旺微电子有限公司 Dram测试系统、测试方法和装置
CN112102874B (zh) * 2020-08-13 2024-02-06 深圳市宏旺微电子有限公司 Dram测试系统、测试方法和装置

Also Published As

Publication number Publication date
CN105575442B (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
CN105575442A (zh) 一种nor闪存器件的测试方法和测试装置
KR20010104363A (ko) 예상 응답을 생성하는 주지의 양호한 디바이스를 이용한집적 회로 디바이스의 효율적인 병렬 테스트
CN101996687A (zh) 基于扫描测试的多个sram的内建自测试方法
CN106646315B (zh) 一种数字测量仪器的自动测试系统及其测试方法
CN103617810A (zh) 嵌入式存储器的测试结构及方法
CN105989900B (zh) 片上系统芯片及其嵌入式存储器最低工作电压的测量
CN102214552A (zh) 一种用于多site并行测试的site良率统计方法
CN1757193B (zh) 高速串行接收器的自动眼形图老化测试技术
CN103366827B (zh) 存储器、通过测试机台对存储器进行测试的方法
CN209000871U (zh) 一种晶圆测试系统
CN117148117B (zh) 一种Chiplet故障自动检测修复方法及系统
CN107516546A (zh) 一种随机存储器的在线检测装置及方法
CN102200565B (zh) 一种芯片测试装置
US20120112763A1 (en) Method for Detecting Small Delay Defects
TWI413787B (zh) 一種具對照表之晶片外自我測試電路系統或圖樣創作裝置及一種使用該系統輸出一測試中設備之測試數據之方法
CN107703360A (zh) 一种服务器完整信号链路的阻抗测试系统及方法
CN104569791B (zh) Ip硬核无损测试结构及其实现方法
CN103065687A (zh) 并行检测集成电路中ram生产缺陷的方法
CN202916406U (zh) 一种基于边界扫描的焊点检测系统
CN203573309U (zh) 嵌入式系统存储器的测试结构
CN204834060U (zh) 一种用于多页存储阵列的损坏单元片内统计系统
CN208888340U (zh) 翻盖式芯片测试机
KR102229416B1 (ko) 메모리의 테스트 데이터 압축 장치 및 방법
CN109739706A (zh) 一种ram测试方法及测试装置
CN111025121A (zh) 一种用于智能卡芯片多通道同测的嵌入式软件实现方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: A test method and device for NOR flash memory device

Effective date of registration: 20201221

Granted publication date: 20190308

Pledgee: Zhongguancun Beijing technology financing Company limited by guarantee

Pledgor: HONGQIN (BEIJING) TECHNOLOGY Co.,Ltd.

Registration number: Y2020990001470