CN1979687A - 精简管脚的嵌入式闪存全面测试方法 - Google Patents

Abstract

本发明公开了一种精简管脚的嵌入式闪存全面测试方法，测试嵌入式闪存的所有管脚，通过一个串－并转换逻辑和一个并－串转换逻辑将所述嵌入式闪存的并行接口转换为串行接口引出，闪存的所有地址信号、数据信号及控制信号通过串行方式输入，闪存读出数据及状态响应信号通过串行方式输出。本发明在实现嵌入式闪存可测性的同时，大大减少了芯片管脚数量，节省了芯片面积，从而降低了芯片成本。

Description

精简管脚的嵌入式闪存全面测试方法

技术领域

本发明涉及一种集成电路的可测性设计方法，特别是涉及一种嵌入式闪存的可测性设计方法。

背景技术

由于闪存(Flash)相对于传统电可擦除只读存储器(EEPROM)有容量密度提高，速度快的特点，越来越多的产品设计中采用嵌入式闪存(Embedded Flash，简称“eFlash”)作为片内存储器。但闪存的功能及特性受制造过程中的工艺条件影响较大，因此需要对产品中的闪存进行全面的测试。目前常见的eFlash的测试方法主要有全管脚引出的测试方法和内部自测(BIST)方法。

为实现eFlash的全功能测试，常见的可测性设计是利用管脚复用将所有闪存的接口信号并行引出到芯片外部管脚，通过模式控制来实现闪存信号和芯片系统信号的管脚复用。这种测试方法存在问题是，虽然管脚复用可以减少一些管脚的花销，但是芯片管脚的总数仍然受闪存信号数的限制，芯片管脚总数必须不小于闪存信号数，对于系统管脚数小于闪存信号数的芯片而言，芯片需要为闪存的测试花销额外的管脚面积，从而提高了芯片的成本。

内部自测方法是通过芯片内建的BIST电路来实施闪存的测试，这种方法存在两个问题，一个是测试覆盖率问题，另一个是BIST电路所带来的芯片面积花销较大，解决这两个问题的方法往往是相互矛盾的。

发明内容

本发明要解决的技术问题是提供一种精简管脚的嵌入式闪存全面测试方法，将嵌入式闪存的并行信号口转换成串行信号口引出，实现嵌入式闪存在精简管脚条件下的完全测试。

为解决上述技术问题，本发明精简管脚的嵌入式闪存全面测试方法通过在芯片内设置一个串—并转换电路和一个并—串转换电路将闪存并行接口转换为串行接口引出来实现闪存测试用管脚的精简，可测试嵌入式闪存的所有管脚，闪存的所有地址信号、数据信号及控制信号通过串行方式输入，闪存读出数据及状态响应信号的通过串行方式输出；并在串口设计中通过使用不同的串口数据格式来识别软件数据保护(SDP)服务发现协议命令地址/数据周期和实际操作地址/数据周期。

本发明通过精简管脚实现了嵌入式闪存的全面测试，在实现可测性的同时，大大减少了芯片管脚数量，节省了芯片面积，从而降低了芯片成本。

附图说明

图1是本发明的原理示意图；

图2是本发明串口数据传输示意图。

具体实施方式

下面结合附图对本发明作进一步详细的说明。

闪存(Flash)的信号接口一般包括地址信号线，数据信号线和控制信号线(OEB，CEB，WEB)。以一个64k字节的闪存为例，信号接口中需要16根地址线(A0-A16)，8根数据线(D0-D7)和3根控制信号线，共27根信号线。如果按通常的管脚复用的设计，芯片至少需要使用27个IO Buffer来实现闪存的测试进入。对于一些成本敏感的芯片而言，这么多IO Buffer所带来的成本花销是不可接受的。

本发明通过在芯片内设置串-并转换电路将闪存并行接口转换为串行接口引出来实现闪存测试用管脚的精简，其原理如图1所示。图1中，在闪存模块的输入前设置一块串-并转换逻辑，输出后设置一块并-串转换逻辑，串-并转换逻辑控制串入信号转换，并-串转换逻辑控制串出信号转换。外部管脚中，TDI是双向IO管脚，通过输入驱动与控制串入信号的串-并转换逻辑相连，通过三态门与控制串出信号的并-串转换逻辑相连；TCK是时钟信号管脚，与两块转换逻辑相连；STROBE是通信起始信号管脚，与控制串入信号的串-并转换逻辑相连；MRST是闪存的复位信号管脚，与闪存相连。

TDI口在TCK时钟信号及STROBE信号的配合下，通过数据串入和串出，一方面可以实现闪存所有地址信号、数据信号及控制信号的输入，另一方面实现闪存读出数据及一些状态响应信号的输出。在时钟信号印加在TCK上的条件下，当芯片在STROBE上检测到一个高电平脉冲时，TDI口与并-串转换电路之间的三态门关闭，TDI口的输入输出属性被设置为输入状态，当STROBE信号由高变低后，串-并转换逻辑开始检测TDI上的数据输入并在每个TCK时钟信号的上升沿采样数据并通过输入驱动锁存到串-并转换逻辑的移位寄存器单元中，数据输入的长度由预设的数据格式决定。当串行数据的输入完成后，串-并转换逻辑将移位寄存器上的数据转换成并行数据作为内嵌闪存的输入信号，控制闪存完成相应操作。当闪存接收到数据输出命令后，闪存的输出数据并行放置在并-串转换逻辑的移位寄存器单元中，然后将三态门置于输出态，在TCK时钟信号的下降沿将数据通过TDI口移位输出。该设计方案只需要使用4个外部管脚，通过串-并转换电路，便可实现芯片嵌入的闪存的全部信号的访问控制。

本发明还针对闪存动作特点，设置了相应的串口数据传输格式。闪存的写/擦操作都是使用软件数据保护(SDP)地址/数据命令周期输入+实际操作地址/数据周期输入进行控制的，而且不同的操作中SDP命令周期数长度不同，SDP命令中的地址/数据和实际操作中的地址/数据的位数也不同。因此本发明在串口设计中通过使用不同的串口数据格式，如SDP命令地址/数据周期，实际地址数据周期，读周期等数据格式等，来传输闪存的操作控制信号。为识别不同的数据格式，通过每次串口通信的起始的格式识别码位来进行识别，识别码位为一位或多位，识别码的位数由数据格式的种类决定，如通过2位识别码实现4种数据格式的识别。实际上每一种数据格式的信号输入对应于闪存的一个操作，由于闪存的操作需要相应的时序控制，因此每一种数据格式的输入与对应的时序控制逻辑电路相连。另外，每一种数据格式有固定的长度，该长度对应于相应的计数逻辑，当识别码输入后，串口的控制逻辑根据识别码选择相应的计数逻辑和时序控制逻辑，并根据计数逻辑完成后续串入的数据的接受和移位寄存。当计数逻辑检测到TDI口的输入已全部完成时，在下一时钟的上升沿执行串入数据的串-并转换，并启动时序逻辑将信号印加给闪存完成相应的操作。这样，通过多个数据周期的输入，实现闪存的测试操作。其原理如图2所示。

另外，在数据格式的基础上，为了节省SDP输入的时间，还采用一些加速闪存测试操作和简化命令输入的数据格式，支持连续读/连续写的模式，在该类模式下，不需要输入完整的SDP命令信号，只需要输入相应的加速模式的数据格式，通常该类数据格式只包括数据格式识别码，这样可大大减少输入的命令位数，提高测试效率和简化测试程序编程。

Claims (9)

1、一种精简管脚的嵌入式闪存全面测试方法，测试嵌入式闪存的所有管脚，其特征是，将所述嵌入式闪存的并行接口转换为串行接口引出，闪存的所有地址信号、数据信号及控制信号通过串行方式输入，闪存读出数据及状态响应信号的通过串行方式输出。

2、根据权利要求1所述的精简管脚的嵌入式闪存全面测试方法，其特征是，在芯片中内置一个串-并转换逻辑和一个并-串转换逻辑；串-并转换逻辑置于所述嵌入式闪存输入前，将串行输入的所有地址信号、数据信号及控制信号转换为并行信号并传递给所述嵌入式闪存；并-串转换逻辑置于所述嵌入式闪存输出后，将所述嵌入式闪存的读出数据及状态相应信号转换为串行信号输出。

3、根据权利要求2所述的精简管脚的嵌入式闪存全面测试方法，其特征是，通过一个外部双向输入/输出管脚来输入并输出所有串行信号。

4、根据权利要求3所述的精简管脚的嵌入式闪存全面测试方法，其特征是，设置一个时钟信号管脚、一个通信起始信号管脚、一个闪存复位信号管脚，来配合所述外部双向输入/输出管脚实现串行信号的输入和输出；当在通信起始信号管脚上施加一个高电平脉冲时，所述外部双向输入/输出管脚被设置为输入状态，所述串-并转换逻辑在时钟信号的上升沿从所述外部双向输入/输出管脚接受串行信号数据并锁存到其移位寄存器单元中，数据输入完成后，再将移位寄存器单元中的数据转换成并行数据作为所述嵌入式闪存的输入信号，控制闪存完成相应操作；当所述嵌入式闪存接受到数据输出命令后，其输出数据并行放置在所述并-串转换逻辑的移位寄存器单元中，然后在时钟信号的下降沿将数据通过所述外部双向输入/输出管脚口移位串行输出。

5、根据权利要求2所述的精简管脚的嵌入式闪存全面测试方法，其特征是，通过使用不同的串口数据格式来传输闪存的操作控制信号。

6、根据权利要求5所述的精简管脚的嵌入式闪存全面测试方法，其特征是，所述串口数据格式为软件数据保护命令地址/数据周期、实际地址数据周期、读周期数据格式。

7、根据权利要求5或6所述的精简管脚的嵌入式闪存全面测试方法，其特征是，通过每次串口通信数据的起始的识别码信息位来进行识别所述串口数据格式，识别码的位数由所述数据格式的种类数目决定，可以是一位或多位。

8、根据权利要求5所述的精简管脚的嵌入式闪存全面测试方法，其特征是，所述串口数据格式为可加速闪存测试操作和简化命令输入的格式。

9、根据权利要求8所述的精简管脚的嵌入式闪存全面测试方法，其特征是，所述串口数据格式为连续读/连续写模式。