CN101313366A - 半导体试验装置以及半导体存储器的试验方法 - Google Patents

半导体试验装置以及半导体存储器的试验方法 Download PDF

Info

Publication number
CN101313366A
CN101313366A CNA2007800002151A CN200780000215A CN101313366A CN 101313366 A CN101313366 A CN 101313366A CN A2007800002151 A CNA2007800002151 A CN A2007800002151A CN 200780000215 A CN200780000215 A CN 200780000215A CN 101313366 A CN101313366 A CN 101313366A
Authority
CN
China
Prior art keywords
bad
signal
test
address information
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2007800002151A
Other languages
English (en)
Inventor
佐藤新哉
太幡诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of CN101313366A publication Critical patent/CN101313366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

本实施方式的试验装置对被试验存储器进行试验，所述被试验存储器将多个位作为页，具备可按多个页所构成的块来改写数据的块功能，所述试验装置包括：模式产生部(ALPG)，其生成页的地址信息，产生试验模式；波形整形部(FC)，其对试验模式进行整形，输出基于该试验模式的试验信号；比较部(LC)，其将从所述被试验存储器输出的结果信号与期待值进行比较；和不良块存储器(BBM)，其预先存储被试验存储器的不良块的信息，在由地址信息确定的页包含在不良块中的情况下输出不良信号，该不良信号用于使地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。

Description

半导体试验装置以及半导体存储器的试验方法
技术领域
本发明涉及半导体试验装置，例如，涉及对如NAND型闪烁存储器等可按块改写的数据存储型存储器进行试验的半导体试验装置。
背景技术
半导体存储器试验装置包括：定时产生器、模式产生器、波形整形器以及逻辑比较器。定时产生器根据从模式产生器输出的定时设置信号(以下称为TS信号)所指定的定时数据来产生周期时钟以及延迟时钟。模式产生器按照来自定时产生器的周期时钟，输出赋予被试验存储器(MUT(Memory Under Tester))的试验模式数据。试验模式数据被赋予波形整形器，波形整形器利用延迟时钟，整形为试验所需的定时的波形，并向被试存储器施加整形后的试验信号。从被试验存储器输出的结果信号被赋予逻辑比较器。逻辑比较器对来自模式产生器的期待值数据和来自被试验存储器的结果信号进行比较，基于二者的一致/不一致来进行被试验存储器的良否判定。
现有的半导体存储器试验装置包括不良块存储器(BBM(Bad BlockMemory))，其中存储有不良块信息。不良块信息是在晶片工序中已经被判明为不良的块的地址信息。因此，BBM至少是具有存储块地址数量的容量的存储器。BBM为了将不良块排除在试验对象外，根据不良块信息，向波形整形器送出禁止向被试验存储器写入的动作的命令，并且，向逻辑比较器送出禁止结果信号的比较动作的命令。由此，无需执行向不良块内的存储单元的写入以及来自不良块内的存储单元的结果信号的比较，因此，缩短了存储器的试验时间(参照专利文献1)。
可是，虽然向不良块的写入以及结果信号的比较均被禁止，但是仍然会执行针对不良块内的各页的访问。各访问时间比针对良好块的通常的试验时间短，但由于访问是针对不良块内的各页执行的，因此相当耗时。
尤其是，NAND型闪烁存储器的容量近年以每年两倍的比例增大，因此伴随于此的试验时间也存在增大的趋势。所以，访问不需要的不良块会导致增大测试成本的结果。
发明内容
本发明为解决上述课题，提供一种可省略访问不良块的时间来缩短试验时间的半导体试验装置。
根据本发明实施方式的半导体试验装置对被试验存储器进行试验，所述被试验存储器将多个存储单元中存储的多个位作为页，具备可按多个所述页所构成的块来改写数据的块功能，所述半导体试验装置包括：模式产生部，其生成所述页的地址信息，产生试验模式；波形整形部，其对所述试验模式进行整形，向由所述地址信息确定的页内的所述存储单元输出基于该试验模式的试验信号；比较部，其将从接受了所述试验信号的所述被试验存储器输出的结果信号与期待值进行比较；和不良块存储器，其预先存储所述被试验存储器的不良块的信息，在由所述地址信息确定的所述页包含在所述不良块内的情况下输出不良信号，该不良信号用于使所述地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
所述不良块存储器也可在由所述地址信息确定的所述存储单元包含在所述不良块中的情况下，向所述波形整形部输出禁止所述试验信号的输出动作的命令，并且，向所述比较部输出禁止所述结果信号与所述期待值的比较动作的命令。
该半导体试验装置还包括条件分支命令变更部，其从所述模式生成部接受变更所述地址信息的生成模式的条件分支命令，基于所述不良信号对条件分支命令进行变更。
所述不良信号也可在所述模式生成部中生成，并作为变更所述地址信息的生成模式的条件分支命令而被输出到所述模式产生部。
该半导体试验装置还可包括匹配检测部，其将从所述被试验存储器输出的结果信号与期待值进行比较，输出表示该结果信号与该期待值一致或不一致的匹配信号，所述条件分支命令变更部包括多路转接器，其选择所述不良信号或所述匹配检测部的任一个作为所述条件分支命令。
根据本发明的实施方式的试验方法，利用半导体试验装置对被试验存储器进行试验，所述被试验存储器将多个存储单元中存储的多个位作为页，具备可按多个所述页所构成的块来改写数据的块功能，所述半导体试验装置包括：模式产生部，其生成所述页的地址信息，产生试验模式；波形整形部，其对所述试验模式进行整形，向由所述地址信息确定的页内的所述存储单元输出基于该试验模式的试验信号；比较部，其将从接受了所述试验信号的所述被试验存储器输出的结果信号与期待值进行比较；和不良块存储器，其预先存储所述被试验存储器的不良块的信息；该方法包括：在由所述地址信息确定的所述页包含在所述不良块中的情况下输出不良信号的步骤，该不良信号用于使所述地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
所述不良块存储器可在所述不良信号输出步骤中，向所述波形整形部输出禁止所述试验信号的输出动作的命令，并且，向所述比较部输出禁止所述结果信号与所述期待值的比较动作的命令。
该方法也可还包括在所述模式生成部中生成所述不良信号，并将其作为变更所述地址信息的生成模式的条件分支命令而输出到所述模式产生部的步骤。
本发明的半导体试验装置可省略访问不良块的时间，从而能缩短试验时间。
附图说明
图1是按照本发明的实施方式的半导体存储器试验装置100的概略框图；
图2是表示数据存储型闪烁存储器的内部结构的概念图；
图3是表示本实施方式的装置100的动作的流程图。
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。本实施方式并非用于限定本发明。
图1是按照本发明的实施方式的半导体存储器试验装置100(以下称为装置100)的概略框图。装置100具备：定时产生器TG、模式产生器ALPG、波形整形器FC、逻辑比较器LC、失效位存储器FM、块地址选择部BAS、匹配检测部MD以及条件分支命令变更部BCC。
模式产生器ALPG向定时产生器TG输出定时设置信号(TS信号)。定时产生器TG接受TS信号，产生基于由器件试验程序记述的定时设置而规定的、各种多个通道的定时边沿。由此，定时产生器TG产生周期时钟以及延迟时钟。模式产生器ALPG生成被试验存储器MUT内的存储单元的地址信息，按照周期时钟，输出赋予该存储单元的试验模式数据。
波形整形器FC根据延迟时钟将试验模式数据整形为试验中需要的定时的波形，并按照地址信息将整形后的试验模式，施加到被试验存储器MUT上。
被试验存储器MUT接受试验信号，向存储单元写入规定的数据，再读出该数据。从被试验存储器MUT读出的信号被提供给逻辑比较器LC。逻辑比较器LC对来自模式产生器ALPG的期待值数据与从被试验存储器MUT输出的结果信号进行比较，根据其一致、不一致来进行被试验存储器MUT的良否判定。逻辑比较器LC中的比较结果被按地址存储到失效位(fail bit)存储器FM内的不良分析存储器AFM中。不良分析存储器AFM构成为可存储被试验存储器MUT的全部位的良否判定结果。不良分析存储器AFM被用在根据被试验存储器MUT内的不良单元数或不良块数来判断被试验存储器是否可修复的处理中。
块地址选择部BAS接受来自模式产生器ALPG的页地址信息，输出包含由该地址信息确定的试验对象页的块地址。不良块存储器BBM按被试验存储器MUT的各块来存储表示该块良否的数据。例如，表示块良否的数据可用1位数据表示。因此，不良块存储器BBM具有与被试验存储器的块数同等以上的存储容量，由按每个块地址具有1位以上的容量的存储器构成即可。
不良块存储器BBM输出不良标识信号BAD。不良标识信号BAD用二进制数据“0”或“1”中的一个表示不良块，用另一个表示良好块。不良标识信号BAD在对试验模式的产生序列进行变更中使用。例如，当由块地址确定的块是不良块时，不良标识信号BAD用于使地址跳到该不良块的下一块地址。不良块存储器BBM与不良标识信号BAD同时，向波形整形器FC输出禁止试验数据的写入动作的写入禁止命令，并向逻辑比较器LC输出禁止结果信号与基准值比较的比较禁止命令。
匹配检测部MD构成为：检测来自被试验存储器MUT的结果信号与期待值的一致/不一致，输出匹配标识信号MATCH。匹配标识信号是表示结果信号与期待值一致/不一致的信号，可基于空白状态的块内的数据，用二进制数据中的一个表示不良块，用另一个表示良好块。匹配标识信号与不良标识信号BAD同样，在对试验模式的产生序列进行变更时使用。
条件分支命令变更部BCC包括AND门电路G1、G2以及多路转接器(multiplexer)MUX。AND门电路G1执行来自不良块存储器BBM的不良标识信号BAD与来自模式产生器ALPG的FLAG读出命令的AND运算，并将其结果输出到多路转接器MUX。AND门电路G2执行来自匹配检测部MD的匹配标识信号MATCH与FLAG读出命令的AND运算，并将其结果输出到多路转接器MUX。多路转接器MUX构成为：输入来自模式产生器ALPG的标识读出选择信号，基于该标识读出选择信号MUT来选择不良信号BAD或匹配信号MATCH中的任一信号。由多路转接器MUX选择的信号被输出到模式产生器ALPG，作为条件分支命令。由此，多路转接器MUX按每个测试周期(试验周期)选择不良信号BAD或匹配信号MATCH中的任一信号作为条件分支命令。
模式产生器ALPG基于该条件分支命令，来变更试验模式的产生序列。例如，当试验对象块是良好块时，设块标识信号BAD是数据“0”，或者，设匹配标识信号MATCH是数据“1”。此时，模式产生器ALPG进行该块的试验序列(NOP命令)。
另一方面，当试验对象的块是良好块时，设不良标识信号BAD是数据“1”，或者，设匹配标识信号MATCH是数据“0”。此时，模式产生器ALPG不执行该块的试验序列，使地址跳到下一块内的页(JUMP命令)。
图2是表示数据存储型闪烁存储器的内部构成的概念图。闪烁存储器由多个页所构成的块构成，各页由存储在多个存储单元中的多个位构成。在数据写入动作以及数据读出动作中，在存储器内设置的页寄存器和存储单元阵列之间以页为单位进行数据传输。数据擦除/改写动作以块为单位执行。
数据存储型存储器与以NOR型闪烁存储器为代表的代码存储型存储器相比，构造上容易集成化。因此，数据存储型存储器每一位的成本比较低。
另一方面，数据存储型存储器与代码存储型存储器相比，数据的可靠性低。因此，在数据存储型存储器中，若只有全部存储单元动作时才为良品，则成品率会非常差。所以，例如，当芯片内的块的98％为良好块时就判断为良品芯片。因此，在数据存储型存储器中，必须在芯片出厂时对存储单元是否可使用进行标记。不可使用的块被称为不良块，可使用的块被称为良好块。在存储器出厂时，向不良块写入数据“0”，向良好块写入数据“1”。将该状态称为空白(blank)状态。
图2表示空白状态的闪烁存储器的内部构造。本实施方式的存储器的块有1024个，可由块地址0～1023分别确定。例如，由块地址3确定的块是不良块，该块内所有页的存储单元都被写入了数据“0”。由块地址1022确定的块是良好块，该块内所有页的存储单元都被写入了数据“1”。
图3是表示本实施方式的装置100的动作的流程图。装置100执行图2所示的空白状态的存储器的试验。首先，向不良块存储器BBM载入空白状态下的各块的良否信息(S10)。不良块存储器BBM按每个块存储其良否信息。例如，由块地址3确定的块是不良块，因此，不良块存储器BBM将块地址3所对应的位设为数据“0”。由块地址1022确定的块是良好块，因此，不良块存储器BBM将块地址1022所对应的位设为数据“1”。
接着，开始进行被试验存储器MUT的试验。定时产生器TG接受TS信号，向模式产生器ALPG输出周期时钟，并且向波形整形器FC输出延迟时钟等控制信号(S20)。模式产生器ALPG生成被试验存储器的地址信息，向失效存储器FM以及块地址选择部BAS输出该地址信息(S30)。块地址选择部BAS确定包括通过来自模式产生器ALPG的地址信息所确定的试验对象的存储单元的块地址，将该块地址输出到不良块存储器BBM(S40)。不良块存储器BBM判定来自块地址选择部BAS所确定的试验对象块的良否(S50)。
当试验对象块是良好块时，不良块存储器BBM使不良标识信号BAD、写入禁止命令以及比较禁止命令为非活性状态(S55)。由此，波形整形器FC向被试验存储器MUT输出试验信号(S60)。逻辑比较器LC输入来自被试验存储器MUT的试验结果，将其与期待值进行比较(S70)。作为比较结果的良否数据按地址被存储到不良分析存储器AFM中(S80)。
当地址不是最终页时，使页地址信息增加(S82)，重复进行试验(S60～S80)。这样，对试验对象块内的所有页执行步骤S55～S80。
当地址表示是最终页时，在该页的读出结束之后，模式产生器ALPG使块地址增加(S83)。由此，装置100执行下一块的试验。
当试验对象的块是不良块时，不良块存储器BBM使不良标识信号BAD、写入禁止命令以及比较禁止命令活性化(S90)。由此，波形整形器FC停止输出试验信号，并且，逻辑比较器LC停止从不良块读出的数据的比较动作。另一方面，匹配检测部MD检测从不良块读出的数据与期待值的一致/不一致，并进行输出(S91)。此时，如参照图2说明的那样，由于不良块内的数据为“0”，因此，当期待值为“0”时表示一致(例如“0”)，当期待值为“1”时表示不一致(例如“1”)。即，不仅可根据不良标识信号BAD，还可根据匹配信号MATCH来检测是否为不良块。
条件分支命令变更部BCC输入不良标识信号BAD以及匹配信号MATCH，在标识读出命令时使这些信号有效(S95)。由此，不良标识信号BAD以及匹配信号MATCH被输入到多路转接器MUX。
多路转接器MUX可基于MUT信号来选择不良标识信号BAD或匹配信号MATCH的任一信号(S100)。例如，当MUT信号选择了不良标识信号BAD时，多路转接器MUX向模式产生器ALPG输出不良标识信号BAD作为条件分支命令。由此，模式产生器ALPG可识别出作为试验对象的块是不良块。模式产生器ALPG改变试验模式的产生序列(S110)，以使不执行该块的试验，而使地址信息跳到下一块内的存储单元的地址信息。即，当试验对象块是不良块时，前进到步骤S83，模式产生器ALPG使块地址增加。
当MUT信号选择了匹配信号时，多路转接器MUX向模式产生器ALPG输出匹配标识信号作为条件分支命令。模式产生器ALPG也可根据匹配信号识别出作为试验对象的块是不良块。因此，模式产生器ALPG根据匹配标识信号也能执行步骤S110。此外，MUT信号的设定可由用户任意设定。例如，MUT信号可设定为按每个测试周期选择不良标识信号或匹配标识信号中的任一个。
当块地址表示最终块时，装置100结束试验。
以往，不良块存储器BBM进行基于波形整形器FC的写入禁止以及基于逻辑比较器LC的比较禁止，但并不进行试验模式的产生序列的变更。因此，以往的试验装置按不良块的各页进行访问。例如，设一次写入访问时间为t1，设一次读出时间为t2。当一块由64页构成时，在现有的装置中，访问不良块的时间为64×(t1+t2)。
根据本实施方式，由于从模式产生器ALPG输出的试验模式的产生序列本身被变更，因此，可跳过对不良块的访问。所以，本实施方式的装置100可使访问不良块的时间大致为0。即，装置100可省略访问不良块的时间，因此能缩短试验时间。
此外，上述装置100是可在多个被试验存储器MUT之间非同步地产生独立的试验模式的每点测试器(per site tester)。由于装置100是按位置测试器，因此即使在并行接受试验的某被试验存储器对不良块进行试验的情况下，装置100也能跳过其他被试验存储器的不良块，执行下一块的试验。

Claims (13)

1.一种半导体试验装置，对被试验存储器进行试验，所述被试验存储器将多个存储单元中存储的多个位作为页，具备可按多个所述页所构成的块来改写数据的块功能，
所述半导体试验装置包括：
模式产生部，其生成所述页的地址信息，产生试验模式；
波形整形部，其对所述试验模式进行整形，向由所述地址信息所确定的页内的所述存储单元输出基于该试验模式的试验信号；
比较部，其将从接受了所述试验信号的所述被试验存储器输出的结果信号与期待值进行比较；和
不良块存储器，其预先存储所述被试验存储器的不良块的信息，在由所述地址信息确定的所述页包含在所述不良块中的情况下输出不良信号，该不良信号用于使所述地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
2.根据权利要求1所述的半导体试验装置，其特征在于，
所述不良块存储器在由所述地址信息确定的所述存储单元包含在所述不良块中的情况下，向所述波形整形部输出禁止所述试验信号的输出动作的命令，并且，向所述比较部输出禁止所述结果信号与所述期待值的比较动作的命令。
3.根据权利要求1所述的半导体试验装置，其特征在于，
还包括条件分支命令变更部，其从所述模式生成部接受变更所述地址信息的生成模式的条件分支命令，基于所述不良信号对条件分支命令进行变更。
4.根据权利要求2所述的半导体试验装置，其特征在于，
还包括条件分支命令变更部，其从所述模式生成部接受变更所述地址信息的生成模式的条件分支命令，基于所述不良信号对条件分支命令进行变更。
5.根据权利要求1所述的半导体试验装置，其特征在于，
所述不良信号在所述模式生成部中生成，并作为变更所述地址信息的生成模式的条件分支命令而被输出到所述模式产生部。
6.根据权利要求2所述的半导体试验装置，其特征在于，
所述不良信号在所述模式生成部中生成，并作为变更所述地址信息的生成模式的条件分支命令而被输出到所述模式产生部。
7.根据权利要求3所述的半导体试验装置，其特征在于，
所述不良信号在所述模式生成部中生成，并作为变更所述地址信息的生成模式的条件分支命令而被输出到所述模式产生部。
8.根据权利要求3所述的半导体试验装置，其特征在于，
还包括匹配检测部，其将从所述被试验存储器输出的结果信号与期待值进行比较，输出表示该结果信号与该期待值一致或不一致的匹配信号，
所述条件分支命令变更部包括多路转接器，其选择所述不良信号或所述匹配检测部的任一个作为所述条件分支命令。
9.根据权利要求5所述的半导体试验装置，其特征在于，
还包括匹配检测部，其将从所述被试验存储器输出的结果信号与期待值进行比较，输出表示该结果信号与该期待值一致或不一致的匹配信号，
所述条件分支命令变更部包括多路转接器，其选择所述不良信号或所述匹配检测部的任一个作为所述条件分支命令。
10.一种试验方法，利用半导体试验装置对被试验存储器进行试验，所述被试验存储器将多个存储单元中存储的多个位作为页，具备可按多个所述页所构成的块来改写数据的块功能，
所述半导体试验装置包括：模式产生部，其生成所述页的地址信息，产生试验模式；波形整形部，其对所述试验模式进行整形，向由所述地址信息确定的页内的所述存储单元输出基于该试验模式的试验信号；比较部，其将从接受了所述试验信号的所述被试验存储器输出的结果信号与期待值进行比较；和不良块存储器，其预先存储所述被试验存储器的不良块的信息；
该方法包括：在由所述地址信息确定的所述页包含在所述不良块中的情况下输出不良信号的步骤，该不良信号用于使所述地址信息跳到该不良块的下一个试验对象块中含有的页的地址信息。
11.根据权利要求10所述的方法，其特征在于，
所述不良块存储器在所述不良信号输出步骤中，向所述波形整形部输出禁止所述试验信号的输出动作的命令，并且，向所述比较部输出禁止所述结果信号与所述期待值的比较动作的命令。
12.根据权利要求10所述的方法，其特征在于，
还包括在所述模式生成部中生成所述不良信号，并将其作为变更所述地址信息的生成模式的条件分支命令而输出到所述模式产生部的步骤。
13.根据权利要求11所述的方法，其特征在于，
还包括在所述模式生成部中生成所述不良信号，并将其作为变更所述地址信息的生成模式的条件分支命令而输出到所述模式产生部的步骤。
CNA2007800002151A 2006-06-27 2007-04-20 半导体试验装置以及半导体存储器的试验方法 Pending CN101313366A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006177024 2006-06-27
JP177024/2006 2006-06-27

Publications (1)

Publication Number Publication Date
CN101313366A true CN101313366A (zh) 2008-11-26

Family

ID=38845315

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2007800002151A Pending CN101313366A (zh) 2006-06-27 2007-04-20 半导体试验装置以及半导体存储器的试验方法

Country Status (6)

Country Link
US (1) US20100008170A1 (zh)
JP (1) JPWO2008001543A1 (zh)
KR (1) KR100922422B1 (zh)
CN (1) CN101313366A (zh)
TW (1) TW200802395A (zh)
WO (1) WO2008001543A1 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807437B (zh) * 2009-02-12 2013-01-23 深圳市江波龙电子有限公司 快闪存储器的自动扫描分拣系统及自动扫描方法
CN105229481A (zh) * 2013-02-21 2016-01-06 爱德万测试公司 具有存储器上的加速以及用于fpga块内自动模式生成的加速的测试器
CN105378493A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4402093B2 (ja) * 2006-10-26 2010-01-20 株式会社アドバンテスト 半導体試験装置および半導体メモリの試験方法
JP5235202B2 (ja) * 2010-04-19 2013-07-10 株式会社アドバンテスト 試験装置および試験方法
TWI702955B (zh) 2012-05-15 2020-09-01 澳大利亞商艾佛蘭屈澳洲私營有限公司 使用腺相關病毒（ａａｖ）ｓｆｌｔ-１治療老年性黃斑部退化（ａｍｄ）
EP2789681B1 (en) * 2013-04-11 2017-08-02 PURAC Biochem BV Preparation of lactylates directly from oil
KR102087603B1 (ko) 2013-10-07 2020-03-11 삼성전자주식회사 메모리 테스트 장치 및 이의 동작 방법
CN103778964B (zh) * 2013-12-30 2016-08-17 上海晨思电子科技有限公司 一种NAND Flash烧写数据的处理、使用方法及装置、系统
EP3119798B1 (en) 2014-03-17 2020-08-05 Adverum Biotechnologies, Inc. Compositions and methods for enhanced gene expression in cone cells
WO2016141078A1 (en) 2015-03-02 2016-09-09 Avalanche Biotechnologies, Inc. Compositions and methods for intravitreal delivery of polynucleotides to retinal cones
GB2545763A (en) 2015-12-23 2017-06-28 Adverum Biotechnologies Inc Mutant viral capsid libraries and related systems and methods
MY197491A (en) 2016-08-29 2023-06-19 Univ Wayne State Identification of mutations in channelopsin variants having improved light sensitivity and methods of use thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408628A (en) * 1992-07-07 1995-04-18 Odetics, Inc. Solid state recorder with flexible width data bus utilizing lock mapping and error correction and detection circuits
US5862314A (en) * 1996-11-01 1999-01-19 Micron Electronics, Inc. System and method for remapping defective memory locations
JPH11111000A (ja) * 1997-09-30 1999-04-23 Ando Electric Co Ltd 半導体メモリの故障自己診断装置
JP4121634B2 (ja) * 1998-09-21 2008-07-23 株式会社アドバンテスト メモリ試験装置
JP4161481B2 (ja) * 1999-09-28 2008-10-08 横河電機株式会社 フェイルメモリ回路及びそのインタリーブコピー方法
JP2001273794A (ja) * 2000-03-28 2001-10-05 Ando Electric Co Ltd フェイル前情報取得回路およびその取得方法
JP2002015596A (ja) * 2000-06-27 2002-01-18 Advantest Corp 半導体試験装置
DE10296809T5 (de) * 2001-05-25 2004-04-22 Advantest Corp. Halbleitertestgerät
JP2003194891A (ja) * 2001-12-28 2003-07-09 Ando Electric Co Ltd 半導体集積回路試験装置及び方法
KR100498509B1 (ko) * 2003-11-12 2005-07-01 삼성전자주식회사 검사시간을 단축하는 플래시 메모리 테스터 및 이를이용한 전기적 검사방법
JP4308637B2 (ja) * 2003-12-17 2009-08-05 株式会社日立製作所 半導体試験装置
US7213186B2 (en) * 2004-01-12 2007-05-01 Taiwan Semiconductor Manufacturing Company Memory built-in self test circuit with full error mapping capability

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101807437B (zh) * 2009-02-12 2013-01-23 深圳市江波龙电子有限公司 快闪存储器的自动扫描分拣系统及自动扫描方法
CN105229481A (zh) * 2013-02-21 2016-01-06 爱德万测试公司 具有存储器上的加速以及用于fpga块内自动模式生成的加速的测试器
CN105378493A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
CN105378493B (zh) * 2013-02-21 2018-11-27 爱德万测试公司 用于支持协议无关器件测试系统中协议重新配置的基于云的基础设施
CN105378494B (zh) * 2013-02-21 2019-11-12 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing

Also Published As

Publication number Publication date
TW200802395A (en) 2008-01-01
KR100922422B1 (ko) 2009-10-16
US20100008170A1 (en) 2010-01-14
WO2008001543A1 (fr) 2008-01-03
JPWO2008001543A1 (ja) 2009-11-26
KR20080016994A (ko) 2008-02-25

Similar Documents

Publication Publication Date Title
CN101313366A (zh) 半导体试验装置以及半导体存储器的试验方法
US6421789B1 (en) Synchronous semiconductor memory device capable of reducing test cost and method of testing the same
US8201037B2 (en) Semiconductor integrated circuit and method for controlling semiconductor integrated circuit
US6347056B1 (en) Recording of result information in a built-in self-test circuit and method therefor
CN100399473C (zh) 内置自测系统和方法
US20080229163A1 (en) Test apparatus, test method and machine readable medium storing a program therefor
US20080109594A1 (en) Non-volatile memory device controlled by a micro-controller
US7765442B2 (en) Memory device testable without using data and dataless test method
CN103187102A (zh) 半导体存储器测试方法和半导体存储器
US7859938B2 (en) Semiconductor memory device and test method thereof
US20050262401A1 (en) Central processing unit and micro computer
US20030204783A1 (en) Repair analyzer of dram in semiconductor integrated circuit using built-in CPU
US20080192554A1 (en) Semiconductor device and method of testing semiconductor device
KR19980032494A (ko) 메모리 시험장치
KR20020033560A (ko) 불량열 프로그램 소모 시간 회피 방법
US20080215939A1 (en) Semiconductor memory device with fail-bit storage unit and method for parallel bit testing
US20020174394A1 (en) External control of algorithm execution in a built-in self-test circuit and method therefor
JP2009099202A (ja) 半導体記憶装置
US7464309B2 (en) Method and apparatus for testing semiconductor memory device and related testing methods
US6684355B2 (en) Memory testing apparatus and method
US20130235677A1 (en) Circuit for parallel bit test of semiconductor memory device
CN100444286C (zh) 存储单元信号窗测试方法和设备
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US7117406B2 (en) Semiconductor memory device and method of testing same
US20090303806A1 (en) Synchronous semiconductor memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20081126