DE10296809T5

DE10296809T5 - Halbleitertestgerät

Info

Publication number: DE10296809T5
Application number: DE10296809T
Authority: DE
Inventors: Tadahiko Baba
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-05-25
Filing date: 2002-05-24
Publication date: 2004-04-22
Also published as: JPWO2002097822A1; WO2002097822A1; JP4127819B2; US6885956B2; US20040148119A1

Abstract

Halbleitertestgerät, das ein Speicherbauelement als Prüfling testet, dessen Speicherbereich in eine Vielzahl von Blöcken unterteilt ist, das folgendes umfasst:
einen Mustererzeugungsblock, der ein Signalformsteuersignal und ein Erwartungsmustersignal sowie ein Adresssignal erzeugt, das eine Schreibadresse im Speicherbauelement bezeichnet;
einen Signalformformatierer/Zeitgeber, der ein Testmustersignal ausgibt, dessen Signalform durch das Signalformsteuersignal formatiert wird, und ferner ein Schreibfreigabesignal ausgibt, welches das Schreiben des Testmustersignals in das Speicherbauelement ermöglicht;
einen Logikkomparator, der ein Ausgangssignal, das vom Speicherbauelement in Erwiderung auf das Eingangstestmustersignal ausgegeben wurde, mit einem Erwartungsmustersignal vergleicht, auf der Grundlage einer Nichtübereinstimmung des Erwartungsmustersignals mit dem Antwortausgabesignal eine Defektzelle feststellt und ein Defektsignal ausgibt und ferner ein Sperrsignal ausgibt, das die Sperrung des Schreibens in einen getesteten Speicherbereich nach der Defektzelle in einen Block anweist, in dem die Defektzelle festgestellt worden ist;
einen Defektanalysespeicher, der Defektinformationen an einer Adresse speichert, die durch das Adresssignal bezeichnet wird, und ein Maskensignal ausgibt,...

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein Halbleitertestgerät, das ein Speicherbauelement, wie etwa einen Flash-Speicher, als Prüfling testet, und insbesondere ein Halbleitertestgerät, das eine Fehlerhafter-Block-Maske-Funktion (BBM: bad block mask) und eine Defektprüfschleife-Funktion (FLB: fail loop back) besitzt.
Technischer Hintergrund
Ein Halbleitertestgerät, das einen Flash-Speicher oder dergleichen als Prüfling testet, gibt ein Testmustersignal an ein Speicherbauelement und vergleicht ein Antwortausgangssignal vom Speicherbauelement mit einem Erwartungsmustersignal. Des Weiteren stellt es eine Nichtübereinstimmung eines Vergleichsergebnisses als einen Defekt einer Speicherzelle fest und speichert eine Defektinformation (Defektdaten) in einem Defektanalysespeicher. Im Defektanalysespeicher ist der gleiche Adressraum wie der im Speicherbauelement festgesetzt und Defektinformation wird an der gleichen Adresse wie die Adresse der Defektzelle gespeichert.
Ein Beispiel eines herkömmlichen Halbleitertestgeräts wird nun kurz unter Bezugnahme auf 5 beschrieben.
Wie es in 5 gezeigt ist, ist das herkömmliche Halbleitertestgerät aus einem Mustererzeugungsblock 1, einem Signalformformatierer/Taktgeber 2, einem Ausgabesteuerteil 3, einem Logikkomparator 5 und einem Defektanalysespeicher 6 aufgebaut.
Der Mustererzeugungsblock 1 erzeugt ein Zyklussignal, ein Signalformsteuersignal und ein Erwartungsmustersignal sowie ein Adresssignal, das eine Schreibadresse in einem Speicherbauelement 4 (MUT: Memory device under Test = Speicherprüfling) bezeichnet.
Darüber hinaus gibt der Signalformformatierer/Zeitgeber 2 ein Testmustersignal aus, dessen Signalform durch das Signalformsteuersignal formatiert wird, und gibt zudem ein Schreibfreigabesignal aus, welches das Schreiben des Testmusters in das Speicherbauelement ermöglicht.
Es gilt zu beachten, dass die Darstellung eines Übertragungspfades des Erwartungsmustersignals in 5 weggelassen wurde.
Des Weiteren vergleicht der Logikkomparator 5 ein Ausgangssignal, das vom Speicherbauelement 4 in Erwiderung auf das eingegebene Testmustersignal ausgegeben wurde, mit einem Erwartungsmustersignal. Es stellt ein Nichtübereinstimmungsergebnis des Vergleichs zwischen dem Erwartungsmustersignal und dem Antwortausgangssignal als eine Defektzelle fest. Wenn die Defektzelle festgestellt wird, gibt der Logikkomparator 5 ein Defektsignal S2 an einen Defektanalysespeicher 6 aus.
Der Defektanalysespeicher 6, dem das Defektsignal S2 darin eingegeben wurde, speichert eine Defektinformation an einer Adresse, die durch ein Adresssignal bezeichnet wird.
Währenddessen wird in dem Fall, dass ein Speicherbauelement, wie etwa ein Flash-Speicher, als Prüfling getestet wird, bei dem ein Speicherbereich in eine Vielzahl von Blöcken unterteilt ist, das Schreiben in den gesamten Block, der eine Defektzelle enthält, oder in einen Teil davon durch eine Fehlerhafter-Block-Maske-Funktion oder eine Defektprüfschleife-Funktion gesperrt.
Die Fehlerhafter-Block-Maske-Funktion und die Defektprüfschleife-Funktion werden nun unter Bezugnahme auf 6 kurz beschrieben werden. 6 zeigt symbolisch einen Adressraum des Speicherbauelements. Bei einem in 6 geschilderten Beispiel ist ein Speicherbereich des Speicherbauelements in eine Vielzahl von Blöcken unterteilt. Des Weiteren ist jeder Block aus einem Speicherlogikadressraum aufgebaut, in den Daten oder dergleichen geschrieben werden, und ferner aus einem Informationsschreibraum, der ein redundanter Raum ist.
Die Fehlerhafter-Block-Maske-Funktion ist eine Funktion, die das Schreiben von Information in einen Block sperrt, in dem im Voraus durch eine Voruntersuchung oder dergleichen eine Defektzelle festgestellt worden ist. Die Information der vorher festgestellten Defektzelle (Defektinformation) wird im Defektanalysespeicher 6 festgehalten. Der Defektanalysespeicher 6 gibt ein Maskensignal S1 aus, welches auf der Grundlage dieser Defektinformation das Schreiben in den gesamten, die Defektzelle enthaltenden Block sperrt.
Auf der Grundlage dieses Maskensignals S1 wird das Schreiben in einen gesamten Bereich eines zweiten Blocks 42 im in 6 dargestellten Adressraum gesperrt. Dieser vor dem Schreiben gesperrte Bereich schließt auch einen Informationsschreibraum 42a mit ein.
Darüber hinaus ist die Defektprüfschleife-Funktion (FLB: fail loop back) eine Funktion, die das Schreiben in einen getesteten Speicherbereich nach einer Defektzelle in einem die Defektzelle enthaltenden Block sperrt, wenn der Logikkomparator 5 die Defektzelle feststellt. Der Logikkomparator 5, der die Defektzelle festgestellt hat, gibt ein Defektsignal S2 an den Defektanalysespeicher 6 aus und gibt ferner ein Sperrsignal S3 aus, welches das Schreiben in einen getesteten Speicherbereich nach einer frisch festgestellten Defektzelle in einem diese Defektzelle enthaltenden Block sperrt.
Auf der Grundlage dieses Sperrsignals S3 wird im in 6 dargestellten Adressraum das Schreiben in einem Bereich nach einer Defekterzeugungsadresse 400, die durch „f" gekennzeichnet ist, in einem vierten Block 44 gesperrt. Dieser Sperrbereich schließt auch einen Teil 44a des Informationsschreibraums mit ein.
Übrigens wird, wenn dasselbe Speicherbauelement 4 wieder getestet wird, das Schreiben in den gesamten vierten Block 44, der die Defektzelle enthält, durch das Maskensignal S1 gesperrt.
Zusätzlich bricht das Ausgabesteuerteil 3a die Ausgabe des Schreibfreigabesignals (WE) an das Speicherbauelement ab, wenn das Sperrsignal S3 oder das Maskensignal S1 oder beide eingegeben werden. Um diese Funktion zu verwirklichen, ist das Ausgabesteuerteil 3a beim herkömmlichen Beispiel aus einer ersten ODER-Schaltung 31, einer zweiten ODER-Schaltung 32 und einem Flipflop 30 aufgebaut.
Das Sperrsignal S3 und das Maskensignal S2 werden an die erste ODER-Schaltung 31 übergeben. Des Weiteren werden eine Ausgabe von der ersten ODER-Schaltung 31 und ein Zeitablaufsignal vom Signalformformatierer/Zeitgeber 2 an die zweite ODER-Schaltung 32 übergeben. Des Weiteren wird eine Ausgabe der zweiten ODER-Schaltung 32 als ein Rückstellsignal S5 an das Flipflop 30 übergeben und das Schreibfreigabesignal (WE) wird an selbiges als Einstellsignal übergeben.
Im Ergebnis wird, wenn wenigstens das Sperrsignal S3 oder das Maskensignal S1 an die erste ODER-Schaltung 31 übergeben wird, ein Rückstellsignal S5 an das Flipflop 30 übergeben und die Ausgabe des Schreibfreigabesignals (WE) wird abgebrochen. Auf diese Weise wird das Schreiben in einen Block, in dem eine Defektzelle im Voraus festgestellt worden ist, oder in einen verbleibenden Teil eines Blocks, in dem eine Defektzelle während des Tests frisch festgestellt worden ist, gesperrt.
Im Allgemeinen ist in einem Adressraum eines Speicherbereichs, beispielsweise eines Flashspeichers, ein redundanter Raum vorgesehen und dieser redundante Raum wird währenddessen als ein Informationsschreibraum benutzt. Beispielsweise kann in einigen Fällen ein Fehlerkennzeichen, das angibt, dass eine Defektzelle enthalten ist, in den Informationsschreiraum eines Blocks geschrieben werden, in dem eine Defektzelle festgestellt worden ist. Durch Schreiben des Fehlerkennzeichens auf diese Art und Weise kann der die Defektzelle enthaltende Block leicht erfasst werden.
Wenn jedoch das Schreiben in den gesamten Block, der die Defektzelle enthält, oder einen Teil davon durch die Fehlerhafter-Block-Maske-Funktion oder die Defektprüfschleife-Funktion gesperrt ist, ist das Schreiben eines Fehlerkennzeichens oder dergleichen in den Informationsschreibraum eines solchen Blocks ebenso gesperrt. Im Ergebnis muss ein Schreibzyklus hinzugefügt werden, der zum Schreiben von Information in den Informationsschreibraum notwendig ist, was zum Problem führt, dass die Verarbeitung Zeit braucht.
Um die oben beschriebenen Probleme zu lösen, ist es deshalb eine Aufgabe der vorliegenden Erfindung, eine Technik bereitzustellen, die das Schreiben von Information in einen Informationsschreibraum eines eine Defektzelle enthaltenden Blocks ermöglicht, wobei das Schreiben in einen Tei oder in den gesamten Block durch eine Fehlerhafter-Block-Maske-Funktion oder eine Defektprüfschleife-Funktion gesperrt ist.
Offenbarung der Erfindung
Erfindungsgemäß wird ein Halbleitertestgerät bereitgestellt, das ein Speicherbauelement als Prüfling testet, dessen Speicherbereich in eine Vielzahl von Blöcken unterteilt ist, das folgendes umfasst: einen Mustererzeugungsblock, der ein Signalformsteuersignal und ein Erwartungsmustersignal sowie ein Adresssignal erzeugt, das eine Schreibadresse im Speicherbauelement bezeichnet; einen Signalformformatierer/Zeitgeber, der ein Testmustersignal ausgibt, dessen Signalform durch das Signalformsteuersignal formatiert wird, und ferner ein Schreibfreigabesignal ausgibt, welches das Schreiben des Testmustersignals in das Speicherbauelement ermöglicht; einen Logikkomparator, der ein Ausgangssignal, das vom Speicherbauelement in Erwiderung auf das Eingangstestmustersignal ausgegeben wurde, mit einem Erwartungsmustersignal vergleicht, auf der Grundlage einer Nichtübereinstimmung des Erwartungsmustersignals mit dem Antwortausgabesignal eine Defektzelle feststellt und ein Defektsignal ausgibt und ferner ein Sperrsignal ausgibt, das die Sperrung des Schreibens in einen getesteten Speicherbereich nach der Defektzelle in einen Block anweist, in dem die Defektzelle festgestellt worden ist; einen Defektanalysespeicher, der Defektinformationen an einer Adresse speichert, die durch das Adresssignal bezeichnet wird, und ein Maskensignal ausgibt, das die Sperrung des Schreibens in einen Block anweist, in dem die Defektzelle im Voraus festgestellt worden ist; und ein Ausgabesteuerteil, das die Ausgabe des Schreibfreigabesignals an das Speicherbauteil abbricht, wenn das Sperrsignal oder das Maskensignal oder beides eingespeist wird, wobei der Mustererzeugungsblock ein Freigabesignal ausgibt, das die Schreibsperranweisung auf der Grundlage des Sperrsignals und des Maskensignals aushebt, und das Ausgangssteuerteil das Schreibfreigabesignal ausgibt, wenn das Freigabesignal eingegeben wird, auch wenn das Sperrsignal oder das Maskensignal oder beide eingespeist werden.
Gemäß eines solchen Halbleitertestgeräts der vorliegenden Erfindung kann die Schreibsperrbehandlung des Blocks durch die Fehlerhafter-Block-Maske-Funktion oder die Defektprüfschleife-Funktion durch das Freigabesignal aufgehoben werden. Im Ergebnis kann die Information beispielsweise eines Fehlerkennzeichens in den Informationsschreibraum des Blocks geschrieben werden, in dem das Schreiben von Informationen gesperrt ist. Folglich kann der Informationsschreibraum effektiv benutzt werden.
Des Weiteren gibt der Mustererzeugungsblock gemäß dem Halbleitertestgerät der vorliegenden Erfindung das Freigabesignal mit einem solchen Zeitablauf aus, dass Information in die Zelle im Informationsschreibraum des Blocks, dessen Beschreiben durch das Maskensignal gesperrt ist, geschrieben wird, und/oder einem solchen Zeitablauf, dass Information in die Zelle in den Schreibbereich geschrieben wird, die in einem Bereich enthalten ist, in dem das Schreiben durch das Sperrsignal gesperrt ist.
Das Ausgeben des Freigabesignals mit einem solchen Zeitablauf ermöglicht das Schreiben einer beliebigen Information, wie etwa ein Fehlerkennzeichen, das angibt, dass im Informationsschreibraum, der ein redundanter Raum des Blocks ist, in dem das Schreiben gesperrt ist, eine Defektzelle enthalten ist.
Des Weiteren enthält das Ausgabesteuerteil gemäß dem Halbleitertestgerät der vorliegenden Erfindung eine ODER-Schaltung, in welche das Sperrsignal und das Maskensignal eingegeben werden, und eine UND-Schaltung, in welche die Ausgabe der ODER-Schaltung und das Freigabesignal eingegeben werden, und ein Flipflop, in das die Ausgabe von der UND-Schaltung als ein Rückstellsignal und das Schreibfreigabesignal als ein Einstellsignal eingegeben werden.
In Fällen, in denen das Ausgabesteuerteil einen solchen Aufbau aufweist, kann das Schreibanweisungssignal in das Speicherbauelement eingegeben werden, wenn das Freigabesignal ausgegeben wird, auch wenn das Sperrsignal oder das Maskensignal oder beide ausgegeben werden.
Des Weiteren ist das Speicherbauelement gemäß dem Halbleitertestgerät der vorliegenden Erfindung ein Flash-Speicher. Das heißt, die vorliegende Erfindung ist besonders geeignet zur Verwendung bei einem Test eines Flash-Speichers.
Zusätzlich ist das Freigabesignal gemäß dem Halbleitertestgerät der vorliegenden Erfindung in einem Speicherbauelementsteuersignal enthalten.
Mit einem solchen Aufbau kann durch Verwendung des Speichersteuersignals leicht das Freigabesignal mit einem Zeitablauf eines in das Speicherbauelement eingegebenen Schreibmusters ausgegeben werden.
Kurze Beschreibung der Zeichnung
1 ist ein Blockdiagramm, das den Aufbau eines erfindungsgemäßen Halbleitertestgeräts veranschaulicht;
2 ist eine Typzeichnung, die einen Schreibsperrbereich eines Speichers gemäß eines Ausführungsbeispiels der vorliegenden Erfindung veranschaulicht;
3 ist ein Zeitablaufdiagramm, das den Betrieb eines Ausgabesteuerteils des erfindungsgemäßen Halbleitertestgeräts zu veranschaulichen;
4 ist eine Typzeichnung, die eine Zugriffsreihenfolge in einem Speicher als Prüfling veranschaulicht;
5 ist ein Blockdiagramm, das den Aufbau eines herkömmlichen Halbleitertestgeräts veranschaulicht; und
6 ist eine Typzeichnung, die einen Schreibsperrbereich eines Speichers nach dem Stand der Technik veranschaulicht.
Bester Ausführungsmodus der Erfindung
Die vorliegende Erfindung wird nun im Folgenden unter Bezugnahme auf die beigefügte Zeichnung detailliert beschrieben werden.
Zuerst wird unter Bezugnahme auf 1 der Aufbau eines Halbleitertestgeräts gemäß eines Ausführungsbeispiels der vorliegenden Erfindung erläutert.
Dieses Halbleitertestgerät testet als Prüfling einen Flash-Speicher 4 (MUT: Memory device Under Test = Speicherprüfling), dessen Speicherbereich in eine Vielzahl von Blöcken unterteilt ist, und ist aus einem Mustererzeugungsblock 1, einem Signalformformatierer/Zeitgeber 2, einem Ausgabesteuerteil 3, einem Logikkomparator 5 und einem Defektanalysespeicher 6 aufgebaut, wie es in 1 gezeigt ist.
Es gilt zu beachten, dass Illustrationen und Erläuterungen einer Laufzeitschaltung, einer Stiftelektronik und anderer, gewöhnlich im Halbleitertestgerät enthaltener Komponenten bei diesem Beispiel übergangen werden.
Der Mustererzeugungsblock 1 erzeugt ein Zyklussignal, ein Signalformsteuersignal und ein Erwartungsmustersignal sowie ein Adresssignal, das eine Schreibadresse im Speicherbauelement 4 bezeichnet.
Es gilt zu beachten, dass die Darstellung eines Übertragungspfades des Erwartungsmustersignals in 1 weggelassen wurde.
Des Weiteren gibt der Mustererzeugungsblock 1 ein Freigabesignal S4 aus, das die Schreibsperranweisung auf der Grundlage eines Sperrsignals S3 und eines Maskensignals S1 aufhebt, welches später beschrieben werden wird. Das Freigabesignal S4 ist in einem Speicherbauelementsteuersignal enthalten. Dieses Freigabesignal S4 wird mit einem solchen Zeitablauf ausgegeben, dass Information in eine Zelle in einen Informationsschreibraum eines Blocks, in dem Schreiben durch das Maskensignal S1 gesperrt ist, geschrieben wird, und/oder mit einem solchen Zeitablauf ausgegeben, dass Information in eine Zelle in einen Schreibbereich, der in einem Bereich, in dem das Schreiben durch das Sperrsignal S3 gesperrt ist, enthalten ist, geschrieben wird.
Der Signalformformatierer/Zeitgeber 2 gibt ein Testmustersignal aus, dessen Signalform durch das Signalformsteuersignal formatiert wird, und gibt ferner ein Schreibfreigabesignal (WE) aus, welches das Schreiben des Testmustersignals in das Speicherbauelement 4 ermöglicht.
Der Logikkomparator 5 vergleicht ein Ausgangssignal, das vom Speicherbauelement in Erwiderung auf das Eingangstestmustersignal ausgegeben wurde, mit einem Erwartungsmustersignal und stellt eine Defektzelle auf der Grundlage einer Nichtübereinstimmung des Erwartungsmustersignals mit dem Antwortausgabesignal fest. Er gibt ferner ein Sperrsignal aus, das die Sperrung des Schreibens in einen getesteten Speicherbereich nach einer Defektzelle in dem Block anweist, in dem diese Defektzelle festgestellt wurde.
Der Defektanalysespeicher 6 speichert Defektinformationen an einer Adresse, die durch das Adresssignal angegeben wird, und gibt ein Maskensignal aus, das die Sperrung des Schreibens von Information in den Block anweist, in dem im Voraus eine Defektzelle festgestellt worden ist.
Zusätzlich bricht das Ausgabesteuerteil 3 die Ausgabe des Schreibfreigabesignals (WE) an das Speicherbauelement im Prinzip ab, wenn das Sperrsignal S3 oder das Maskensignal S1 oder beide eingegeben werden.
Das Ausgabesteuerteil 3 gibt jedoch das Schreibfreigabesignal (WE) aus, wenn das Freigabesignal S4 eingegeben wird, auch wenn das Sperrsignal S3 oder das Maskensignal S1 oder beide eingegeben werden.
Um solch eine Funktion zu verwirklichen, ist das Ausgabesteuerteil 3 aus einem Flipflop 30, einer ersten ODER-Schaltung 31, einer zweiten ODER-Schaltung 32 und einer UND-Schaltung 33 aufgebaut.
Das Sperrsignal S3 und das Maskensignal S1 werden in die erste ODER-Schaltung 31 eingegeben. Des Weiteren wird die Ausgabe von der ersten ODER-Schaltung 31 und das Freigabesignal S4 in die UND-Schaltung 33 eingegeben. Des Weiteren wird die Ausgabe von der UND-Schaltung 33 und ein Zeitablaufsignal das vom Signalformformatierer/Zeitgeber 2 ausgegeben wurde, in die zweite ODER-Schaltung 32 eingegeben. Des Weiteren wird die Ausgabe von der zweiten ODER-Schaltung 32 als ein Rückstellsignal in das Flipflop 30 eingegeben.
Ein Beispiel der Steuerung, wenn das Schreiben in einen in 2 dargestellten Adressraum ausgeführt wird, wird nun unter Bezugnahme auf ein Zeitablaufdiagramm von 3 beschrieben werden.
Der in 2 dargestellte Adressraum des Speicherbauelements ist in eine Vielzahl von Blöcken (41, 42, 43,...), wie einen solchen in 6 gezeigten, unterteilt. Jeder Block wird aus einem Speicherlogikadressraum, in den Daten oder dergleichen geschrieben werden, und einen Informationsschreibraum aufgebaut, der ein redundanter Raum ist.
Zusätzlich ist im in 2 dargestellten Adressraum das Schreiben von Information in einem gesamten zweiten Block 42 durch eine Fehlerhafter-Block-Maske-Funktion (BBM) gesperrt. Des Weiteren ist das Schreiben von Information in diesen Block teilweise durch eine Defektprüfschleife-Funktion (FLB) gesperrt, da an einer Defekterzeugungsadresse 400 ein Defekt, der mit „f" bezeichnet ist, festgestellt worden ist.
Bei diesem Ausführungsbeispiel wird ein Fehlerkennzeichen, der einen eine Defektzelle enthaltenden Block anzeigt, in jeden der Informationsschreibräume des zweiten Blocks, in dem das Schreiben von Information durch die BBM-Funktion, und des vierten Blocks geschrieben, in dem das Schreiben von Information durch die FLB-Funktion gesperrt ist. Deshalb wird der Schreibsperrzustand bei diesem Ausführungsbeispiel vorübergehend durch das Freigabesignal aufgehoben.
Das Zeitablaufdiagramm von 3 zeigt Ausgabezeitabläufe des Maskensignals S1 und des Sperrsignals S3, die in das Ausgabesteuerteil 3 eingegeben wurden, das vom Ausgabesteuerteil 3 ausgegebene Rückstellsignal S5 und da Defektsignal S2. Hier ist ein Zustand, dass ein Wert eines Signals „1" beträgt, als ein Ausgabezustand festgelegt.
Die Ausgabezeitabläufe der entsprechenden Signale werden nun nacheinander gemäß eines jeden Blocks beschrieben.
<1> Erster Block
Zuerst werden während einer ersten Blockschreibperiode weder das Maskensignal S1 noch das Sperrsignal S3 ausgegeben. Das heißt, die Werte des Maskensignals S1 und des Sperrsignals S3 bleiben bei „0". Deshalb beträgt der Ausgangswert der ersten ODER-Schaltung 31 des Ausgangssteuerteils 3 ebenso „0".
Des Weiteren wird während der ersten Blockschreibperiode durch eine Anweisung eines Programms das Freigabesignal S4 ausgegeben. Das heißt, der Wert dieses Freigabesignals S4 wird zeitweise „1". Im Ergebnis werden der Ausgangswert „0" der ersten ODER-Schaltung 31 und ein invertierter Wert „0" des Freigabesignals S4 in die UND-Schaltung 33 des Ausgabesteuerteils 3 eingegeben, aber der Ausgangswert der UND-Schaltung 33 wird „0"
Des Weiteren werden ein Zeitablaufsignal vom Signalformformatierer/Zeitgeber 2 und der Ausgangswert „0" der UND-Schaltung 33 in die zweite ODER-Schaltung 32 des Ausgabesteuerteils 3 eingegeben. Deshalb wird der Wert des von der zweiten ODER-Schaltung 32 ausgegebenen Rückstellsignals S5 unabhängig vom Wert des Zeitablaufsignals „0".
Wenn der Wert des Rückstellsignals S5 nicht ausgegeben wird, d. h. während einer Periode, bei der der Wert des Rückstellsignals S5 „0" ist, ist das Schreiben nicht gesperrt. Deshalb gibt das Flipflop 30 das Schreibsignal, das vom Signalformformatierer/Zeitgeber 2 ausgegeben wurde, und das Testmustersignal, welches das Schreibfreigabesignal (WE) enthält, an das Speicherbauelement (MUT) 4 aus.
<2> Zweiter Block
Beim zweiten Block ist eine Defektzelle bereits durch eine Voruntersuchung oder dergleichen festgestellt worden. Deshalb gibt der Defektanalysespeicher 6 während einer zweiten Blockschreibperiode durch die Fehlerhafter-Block-Maske-Funktion (BBM) das Maskensignal S1 an das Ausgabesteuerteil 3 aus. Das heißt, der Wert des Maskensignals S1 wird „1". Deshalb wird der Ausgangswert der ersten ODER-Schaltung 31 des Ausgabesteuerteils 3 ebenfalls „1".
Im Ergebnis wird der Ausgangswert der LIND-Schaltung 33 „1", wenn der Wert des Freigabesignals S4 „0" beträgt, und der Wert des von der zweiten ODER-Schaltung 32 ausgegeben Rückstellsignals S5 wird „1". Deshalb wird die Treiberausgabe vom Flipflop 30 unterbrochen und das Schreiben einer Information in das Speicherbauelement 4 wird gesperrt.
Auf diese Art und Weise nimmt der zweite Block 42 während einer Periode, bei der das Freigabesignal S4 nicht ausgegeben wird, durch die Fehlerhafter-Block-Maske-Funktion (BBM) den Schreibsperrzustand an.
Bei diesem Ausführungsbeispiel wird ein Fehlerkennzeichen 401, das in 2 durch „F" gekennzeichnet ist, in den Informationsschreibbereich 42a des zweiten Blocks 42 geschrieben, in dem das Schreiben von Information gesperrt ist. Deshalb wird das Freigabesignal S4 mit einem solchen Zeitablauf ausgegeben, dass dieses Fehlerkennzeichen 401 geschrieben wird. Das heißt, der Wert des Freigabesignals S4 wird auf „1" gesetzt. Das Freigabesignal S4 wird als ein Speicherbauelementsteuersignal (MUT-Steuersignal) „C0" ausgegeben. Während einer Periode, bei der der Wert des Freigabesignals S4 „1" beträgt, wird der Ausgangswert der UND-Schaltung 33 „0" und der Wert des von der zweiten ODER-Schaltung 32 ausgegebenen Rückstellsignals S5 wird „0".
Ein Beispiel eines Datenschreibmusters im Speicherbauelement 4 wird nun unter Bezugnahme auf 4 vorbildlich beschrieben.
Die Bereiche X = 0 bis 2 im in 4 dargestellten Adressraum entsprechen dem Speicherlogikadressraum, der in 2 gezeigt ist, und die Bereiche X = 3 entsprechen dem in 2 gezeigten Informationsschreibraum. Hier wird der Einfachheit halber eine Beschreibung hinsichtlich Y = 0 bis 3 im in 4 gezeigten Adressraum als der zweite Block gemacht.
Als Datenschreibmuster werden Beispiele (1) eines Anfangseinstellmusters eines Registers und (2) eines Ausführungskommandos gegeben. Das Datenschreibmuster weist das Schreiben in der Reihenfolge an, die durch die Pfeile in 4 angegeben wird.
(1) Anfangseinstellmuster
„LMAX = #3" im Anfangseinstellmuster gibt an, dass ein maximaler Wert einer X-Adresse „#3" beträgt. Des Weiteren geben „XT = #4" und „YT = #3" an, dass die X/Y-Adressen des Anfangswerts eines Informationsbereichs entsprechend in XT/YT gespeichert sind. Des Weiteren kennzeichnet „IDX8 = #C" eine Anzahl von Schleifen, wenn ein Kommando JNI verwendet wird. Des Weiteren kennzeichnet „ZUSÄTZLICHES SCHREIBEN = C0" symbolisch, dass das Schreiben in den Informationsschreibraum durch eine MUT-Steuerung „C0" ausgeführt wird. Zusätzlich kennzeichnet „CPE = R", dass der Vergleich in einem Zyklus „R" durchgeführt wird.
(2) Ausführungskommandomuster
Beim obigen Ausführungskommandomuster gibt „START #00" eine Startadresse zur Ausführung Musterprogramms an. Ein Kommando „JNI" wird mit einer Häufigkeit ausgeführt, die in einem IDX-Register an einer bestimmten Position festgelegt ist. „." in „JNI." kennzeichnet dieselbe Reihe und „-1" in „JNI.-1" kennzeichnet eine vorhergehende Reihe. Ferner ist „STPS" ein Kommando zur Beendigung des Musterprogramms (SET PASS = Einstellarbeitsgang).
Des Weiteren wird die Adresse des Fehlerkennzeichens „F" in einem „C0"-Beschreibungszyklus festgelegt und die Schreibsperre wird aufgehoben.
Im Ergebnis wird die Verarbeitung zum Sperren des Schreibens von Information in den zweiten Block 42 durch die Fehlerhafter-Block-Maske-Funktion (BBM) zeitweise aufgehoben. Folglich kann ein Fehlerkennzeichen 401 (2) in den Informationsschreibraum 42a geschrieben werden, in dem das Schreiben von Information gesperrt ist.
<3> Dritter Block
Der Wert eines jeden Signals während der dritten Blockschreibperiode ist gleich denen der ersten Blockschreibperiode, weswegen eine ausführliche Erläuterung des Betriebs während dieser Periode unterlassen wird.
<4> Vierter Block
Im vierten Block wird während des Tests durch den Logikkomparator 5 eine Defektzelle festgestellt. Der Logikkomparator 5, der die Defektzelle festgestellt hat, gibt das Defektsignal S2 an den Defektanalysespeicher 6 aus. Das heißt, der Wert des Defektsignals S2 wird „1".
Des Weiteren gibt der Logikkomparator 5 während der zweiten Blockschreibperiode durch die Defektprüfschleife-Funktion nach dem Feststellen der Defektzelle das Sperrsignal S3 an das Ausgabesteuerteil 3 aus. Das heißt, der Wert des Maskensignals S1 wird „1". Im Ergebnis wird der Ausgangswert der ersten ODER-Schaltung 31 des Ausgabesteuerteils 3 ebenfalls „1".
Folglich beträgt der Ausgangswert der UND-Schaltung 33 während einer Periode, in der der Wert des Freigabesignals S4 „0" ist, „1" und der Wert des Freigabesignals S5, das von der zweiten ODER-Schaltung 32 ausgegeben wird, beträgt „1". Deshalb wird die Treiberausgabe vom Flipflop 30 abgebrochen und das Schreiben von Information in das Speicherbauelement 4 wird gesperrt.
Auf diese Art und Weise nimmt der vierte Block 44 während einer Periode, in der das Freigabesignal S4 nicht ausgegeben wird, durch die Defektprüfschleife-Funktion (FLB) nach der Defektzelle den Schreibsperrzustand an.
Bei diesem Ausführungsbeispiel wird das Fehlerkennzeichen 401, das in 2 durch „F" gekennzeichnet ist, in den Informationsschreibbereich 44a des vierten Blocks 44 geschrieben, in dem das Schreiben gesperrt ist.
Deshalb wird das Freigabesignal S4 mit einem solchen Zeitablauf ausgegeben, dass das Fehlerkennzeichen 401 geschrieben wird. Das heißt, der Wert des Freigabesignals wird auf „1" gesetzt. Während der Wert des Freigabesignals S4 „1" beträgt, wird der Ausgangswert der UND-Schaltung 33 „0" und der Wert des Rückstellsignals S5, das von der zweiten ODER-Schaltung 32 ausgegeben wird, wird „0".
Im Ergebnis wird die Bearbeitung zum Sperren des Schreibens von Information in den vierten Block 44 durch die Defektprüfschleife-Funktion (FLB) zeitweise aufgehoben. Folglich kann das Fehlerkennzeichen 401 in den Informationsschreibraum 44a geschrieben werden, in dem das Schreiben gesperrt ist.
Da das Fehlerkennzeichen auf diese Art und Weise auch in den zum Schreiben gesperrten Block geschrieben werden kann, kann der Informationsschreibraum effektiv benutzt werden, auch wenn die Fehlerhafter-Block-Maske-Funktion oder die Defektprüfschleife-Funktion verwendet wird.
Obwohl die Beschreibung als Beispiel ausgeführt worden ist, dass die vorliegende Erfindung beim vorher genannten Ausführungsbeispiel unter den spezifischen Bedingungen eingesetzt wird, kann die Erfindung auf vielerlei Art modifiziert werden. Beispielsweise ist in dem obigen Ausführungsbeispiel das Beispiel, dass der Prüfling ein Flash-Speicher ist, beschrieben worden, aber das Speicherbauelement als Prüfling ist bei der vorliegenden Erfindung nicht auf den Flash-Speicher beschränkt.
Wie es oben beschrieben wurde, kann erfindungsgemäß die Verarbeitung zum Sperren des Schreibens in den Block durch die Fehlerhafter-Block-Maske-Funktion oder die Defektprüfschleife-Funktion durch das Freigabesignal aufgehoben werden.
Im Ergebnis kann eine Information, wie etwa ein Fehlerkennzeichen, in den Informationsschreibraum des Blocks geschrieben werden, auch bei dem Zustand, dass das Schreiben in den Block gesperrt ist. Im Ergebnis muss kein Schreibzyklus zum Schreiben von Information in den Informationsschreibraum hinzugefügt werden und eine Information kann speziell bei einer Defektprüfschleife-Funktion während dieses Zyklus geschrieben werden, wodurch die schnellere Verarbeitung ermöglicht wird.
Industrielle Anwendbarkeit
Wie es oben beschrieben wurde, kann beim erfindungsgemäßen Halbleitertestgerät die Verarbeitung zum Sperren des Schreibens in den Block durch die Fehlerhafter-Block-Maske-Funktion oder die Defektprüfschleife-Funktion durch das Freigabesignal aufgehoben werden.
Deshalb kann die vorliegende Erfindung optimal als Hableitertestgerät verwendet werden, welches das Speicherbauelement bestimmt, z. B. einen Flash-Speicher als Prüfling.
Zusammenfassung
Es wird ein Halbleitertestgerät offenbart, welches das Schreiben in einen Informationsschreibraum eines Blocks ermöglicht, der eine Defektzelle enthält, wobei in diesem Block das Schreiben teilweise oder gänzlich durch die Fehlerhafter-Block-Maske-Funktion und die Defektprüfschleife-Funktion gesperrt ist. Ein Mustererzeugungsblock gibt an ein Ausgabesteuerteil ein Freigabesignal (S4), um die durch ein Sperrsignal (S3) und ein Maskensignal (SI) definierte Schreibsperranweisung aufzuheben. Wenn das Ausgabesteuerteil das Freigabesignal (S4) erhält, gibt das Ausgabesteuerteil ein Schreibfreigabesignal (WE) an einen Speicherprüfling (4) aus.

Claims

Halbleitertestgerät, das ein Speicherbauelement als Prüfling testet, dessen Speicherbereich in eine Vielzahl von Blöcken unterteilt ist, das folgendes umfasst: einen Mustererzeugungsblock, der ein Signalformsteuersignal und ein Erwartungsmustersignal sowie ein Adresssignal erzeugt, das eine Schreibadresse im Speicherbauelement bezeichnet; einen Signalformformatierer/Zeitgeber, der ein Testmustersignal ausgibt, dessen Signalform durch das Signalformsteuersignal formatiert wird, und ferner ein Schreibfreigabesignal ausgibt, welches das Schreiben des Testmustersignals in das Speicherbauelement ermöglicht; einen Logikkomparator, der ein Ausgangssignal, das vom Speicherbauelement in Erwiderung auf das Eingangstestmustersignal ausgegeben wurde, mit einem Erwartungsmustersignal vergleicht, auf der Grundlage einer Nichtübereinstimmung des Erwartungsmustersignals mit dem Antwortausgabesignal eine Defektzelle feststellt und ein Defektsignal ausgibt und ferner ein Sperrsignal ausgibt, das die Sperrung des Schreibens in einen getesteten Speicherbereich nach der Defektzelle in einen Block anweist, in dem die Defektzelle festgestellt worden ist; einen Defektanalysespeicher, der Defektinformationen an einer Adresse speichert, die durch das Adresssignal bezeichnet wird, und ein Maskensignal ausgibt, das die Sperrung des Schreibens in einen Block anweist, in dem die Defektzelle im Voraus festgestellt worden ist; und ein Ausgabesteuerteil, das die Ausgabe des Schreibfreigabesignals an das Speicherbauteil abbricht, wenn das Sperrsignal oder das Maskensignal oder beides eingespeist wird, wobei der Mustererzeugungsblock ein Freigabesignal ausgibt, das die Schreibsperranweisung auf der Grundlage des Sperrsignals und des Maskensignals aufhebt, und das Ausgangssteuerteil das Schreibfreigabesignal ausgibt, wenn das Freigabesignal eingegeben wird, auch wenn das Sperrsignal oder das Maskensignal oder beide eingespeist werden.
Halbleitertestgerät nach Anspruch 1, wobei der Mustererzeugungsblock gemäß dem Halbleitertestgerät der vorliegenden Erfindung das Freigabesignal mit einem solchen Zeitablauf ausgibt, dass Information in die Zelle im Informationsschreibraum des Blocks, dessen Beschreiben durch das Maskensignal gesperrt ist, geschrieben wird, und/oder einem solchen Zeitablauf, dass Information in die Zelle in den Schreibbereich geschrieben wird, die in einem Bereich enthalten ist, in dem das Schreiben durch das Sperrsignal gesperrt ist.
Halbleitertestgerät nach Anspruch 1 oder 2, wobei das Ausgabesteuerteil folgendes enthält: eine ODER-Schaltung, in welche das Sperrsignal und das Maskensignal eingegeben werden; eine UND-Schaltung, in welche die Ausgabe der ODER-Schaltung und das Freigabesignal eingegeben werden; und ein Flipflop, in das die Ausgabe von der UND-Schaltung als ein Rückstellsignal und das Schreibfreigabesignal als ein Einstellsignal eingegeben werden.
Halbleitertestgerät nach Anspruch 1, 2 oder 3, wobei das Speicherbauelement ein Flash-Speicher ist.
Halbleitertestgerät nach einem der Ansprüche 1 bis 4, wobei das Freigabesignal in einem Speicherbauelementsteuersignal enthalten ist.