DE10296828T5

DE10296828T5 - Halbleiterspeichertestgerät und Adressgenerator zur Defektanalyse

Info

Publication number: DE10296828T5
Application number: DE10296828T
Authority: DE
Inventors: Tomoyuki Yamane
Original assignee: Advantest Corp
Current assignee: Advantest Corp
Priority date: 2001-05-16
Filing date: 2002-05-16
Publication date: 2004-04-29
Also published as: US20040145933A1; WO2002093583A1; US7240256B2; JP4129187B2; JPWO2002093583A1

Abstract

Halbleiterspeichertestgerät, das als Prüfling ein Speicherbauelement bestimmt, dessen Speicherbereich durch eine Vielzahl von Bänken aufgebaut wird und das hinsichtlich der Spaltenadressen (oder der Zeilenadressen) in einem Burstmodus arbeitet, das folgendes umfasst:
einen Testmustergenerator, der ein Testmustersignal und ein Erwartungswertmustersignal erzeugt;
einen Logikkomparator, der ein Antwortausgabesignal des Speicherprüflings, dem das Testmustersignal eingegeben worden ist, mit dem Erwartungswertmustersignal vergleicht, und eine Nichtübereinstimmung als eine Defektzelle feststellt; und
einen Defektanalysespeicher, der Defektinformation an der gleichen Adresse speichert, wie die Adresse der Defektzelle im Speicherbauelement,
wobei das Halbleiterspeichertestgerät darüber hinaus einen Defektanalyseadressgenerator umfasst, der eine Defektanalyseadresse erzeugt, die verwendet wird, um im Defektanalysespeicher den gleichen Adressraum festzulegen, wie der im Speicherbauelement, das sich im Burstmodus befindet, wobei der Defektanalyseadressgenerator einen Registerdateiblock besitzt, der entsprechend jeder Bank des Speicherbauelements ein Register aufweist.

Description

Technisches Gebiet
Die vorliegende Erfindung betrifft ein Halbleiterspeichertestgerät, das ein Speicherbauelement testet, wie etwa ein SDRAM (Synchron-DRAM), und insbesondere ein Halbleiterspeichertestgerät, das in der Lage ist, einfach eine Adresse zu erzeugen, um sie bei einem Test während einer Interbankverschachtelungsoperation eines Speicherbauelements, das eine Vielzahl von Bänken aufweist, in einen Defektanalysespeicher einzugeben, und ferner einen Defektanalyseadressgenerator, der das Halbleiterspeichertestgerät bildet.
Technischer Hintergrund
Ein Halbleiterspeichertestgerät gibt Testmustersignal in ein Speicherbauelement ein und vergleicht ein Antwortausgabesignal vom Speicherbauelement mit einem Erwartungswertmustersignal. Des Weiteren stellt es eine Nichtübereinstimmung des Vergleichsergebnisses als einen Defeka der Speicherzelle fest und speichert Defektinformation (Defektdaten) in einem Defektanalysespeicher. Bei diesem Defektanalysespeicher wird der gleiche Adressraum wie der des Speicherbauelements festgelegt und die Defektinformation wird an der gleichen Adresse wie die Adresse der Defektzelle gespeichert.
Inzwischen wurde in den letzten Jahren bei einem Speicherbauelement wie etwa einem SDRAM (Synchron-DRAM) durch den Betrieb in einem Burstmodus eine Steigerung in der Datenlese- und -schreibgeschwindigkeit erreicht. Im Burstmodus werden, wenn nur eine Startadresse (erste Adresse) gegeben ist, nachfolgende Adressen automatisch aufeinander folgend erzeugt. Deshalb wird bei einem Test des Speicherbauelements, das im Burstmodus arbeitet, nur die Startadresse in das Speicherbauelement eingegeben. Im Gegensatz dazu müssen in den Defektanalysespeicher nicht nur die Startadresse, sondern auch Adressen, die im Speicherbauelement automatisch erzeugt werden, eingegeben werden. Folglich werden bei einem herkömmlichen Halbleiterspeichertestgerät die Startadresse ebenso wie die Adressen eingegeben, die in der Burstperiode nacheinander durch Verarbeiten der Startadresse erhalten werden. Im Ergebnis kann im Defektanalysespeicher der gleiche Adressraum wie der des Speicherbauelements als Prüfling festgelegt werden.
Im Folgenden wird unter Bezugnahme auf ein Zeitablaufdiagramm von 4 eine Adresserzeugungsoperation beim herkömmlichen Halbleiterspeichertestgerät beschrieben werden.
4 zeigt ein Beispiel eines Zeitablaufs einer Adresserzeugung beim Testen eines SDRAM, das eine Vielzahl von Bänken aufweist, hinsichtlich der Zeilenadressen in einem Burstmodus arbeitet und eine Burstlänge von " 2" aufweist.
In 4 zeigt (A) die Zeitabläufe der Eingabe eines Kommandos, einer Adresse und einer Bankadresse in einen Speicherprüfling (DUT). Des Weiteren zeigt (B) in 4 die Zeitabläufe der Erzeugung einer Zeilenadresse (Row), einer Startspaltenadresse (Col), eines Inkrements und einer Bankadresse in einem Adressgenerator eines Testmustergenerators (ALPG). Des Weiteren zeigt (C) in 4 die Zeitabläufe der Eingabe einer Zeilenadresse (Row) und einer Spaltenadresse (Col) als Defektanalyseadressen für einen Defektanalysespeicher (FM).
Im Folgenden werden die Zeitabläufe der Erzeugung der Adressen und dergleichen im Testmustergenerator, in 4 durch (B) gekennzeichnet, die Zeitabläufe der Eingabe der Adressen in das Speicherbauelement, in 4 durch (A) gekennzeichnet, und die Zeitabläufe der Eingabe der Adressen und dergleichen in den Defektanalysespeicher, in 4 durch (C) gekennzeichnet, in der angegebenen Zeilenfolge beschrieben.
(1) Zeitablauf der Erzeugung im Testmustergenerator
– t Zeilenadresse (X) und Bankadresse (N)
Wie es in 4 durch (B) gekennzeichnet ist, erzeugt der Adressgenerator nach einem Taktzyklus <1> fortwährend eine Bankadresse (RBK) und eine Zeilenadresse (Row). Hier wird als die Bankadresse "RBK (0)" erzeugt, was eine nullte Bank des SDRAM kennzeichnet. Zusätzlich wird als die Zeilenadresse "Row (0) 0" erzeugt, was die nullte Zeile der nullten Bank angibt.
* Bankadresse (B) und Startspaltenadresse (Y)
Des Weiteren erzeugt der Adressgenerator fortwährend eine Bankadresse (CBK), die eine Bank kennzeichnet, welche nach einem Taktzyklus <2> eine Spaltenadresse speichert. Hier wird "CBK (0)" als die Bankadresse erzeugt, was die nullte Bank kennzeichnet.
Es gilt zu beachten, dass die Bankadresse (CBK), die zusammen mit der Startspaltenadresse erzeugt wird, die gleiche Bank (beispielsweise die nullte Bank) kennzeichnet wie die durch die Bankadresse (RBK) gekennzeichnete Bank, die zusammen mit der Zeilenadresse erzeugt wird.
Des Weiteren erzeugt der Adressgenerator in einer Periode, in der die Bankadresse "CBK (0)" erzeugt wird, nacheinander für jede Burstlänge eine Startspaltenadresse (Col). Da hier die Burstlänge " 2" beträgt, wird jeder andere Adresswert entsprechend jeweils zwei Taktzyklen erzeugt.
Das heißt, in den Zyklen <2> und <3> wird "Col (0) 0" als die Startspaltenadresse erzeugt, was die nullte Spalte (erste Adresse) der nullten Bank angibt. Anschließend wird in den Zyklen <4> und <5> "Col (0) 2", was die zweite Spalte angibt, als die nächste erste Adresse erzeugt. Dann wird in den Zyklen <6> und <7> "Col (0) 4" erzeugt, was die vierte Spalte angibt. Auf diese Art und Weise werden die Startadressen danach aufeinander folgend erzeugt.
Inkrementwert (Z)
Des Weiteren wird die Startspaltenadresse entsprechend einem Taktzyklus vergrößert. Deshalb wird ein zu inkrementierender Wert (Z) wiederholt entsprechend je einer Taktperiode entsprechend der Burstlänge erzeugt.
Das heißt, "0" wird als das Inkrement des ersten Zyklus <2> in den Zyklen <2> und <3> erzeugt, in denen die nullte Spalte als die Startspaltenadresse erzeugt wird, und "1" wird als das Inkrement im nächsten Zyklus <3> erzeugt. "0" und "1" werden danach abwechselnd als das Inkrement für jeden Zyklus erzeugt, da die Burstlänge auf diese Art und Weise " 2" beträgt.
(2) Zeitablauf der Eingabe in das Speicherbauelement
Die Zeilenadresse, die Zeilenbankadresse, die Spaltenadresse und die Spaltenbankadresse werden zusammen mit Kommandos gleichzeitig ausgesendet und in das SDRAM eingegeben. Das heißt, bei im Adressgenerator erzeugten Adressen ist nur eine Adresse im SDRAM wirksam, die zum Zeitpunkt der Eingabe eines Kommandos erzeugt wurde.
Beim in 4 durch (A) gekennzeichneten Beispiel werden im Zyklus <1> die Zeilenadresse und die Bankadresse zusammen mit einem Kommando "ACT" in das SDRAM eingegeben. Hier wird eine Bankadresse "RBK (0)" als die Bankadresse eingegeben, die die nullte Bank kennzeichnet. Zusätzlich wird "Row (0) 0" als die Zeilenadresse eingegeben, was die nullte Zeile der nullten Bank kennzeichnet.
Es gilt zu beachten, dass das Kommando "ACT" die Aktivierung einer angezielten Bank des SDRAM anweist und ebenfalls die Eingabe der Zeilenadresse in diese Bank anweist.
Anschließend werden im Zyklus <2> die Startspaltenadresse und die Bankadresse zusammen mit einem Kommando "READ" in das SDRAM eingegeben. Hier wird eine Bankadresse "CBK (0)" als die Bankadresse eingegeben, die die nullte Bank kennzeichnet. Des Weiteren wird "Col (0)" als die Startspaltenadresse eingegeben, was die nullte Spalte der nullten Bank kennzeichnet.
Dieses Kommando "READ" weist das Lesen aus einer entsprechenden Speicherzelle des SDRAM an. Deshalb wird im Zyklus <2> Information in der Speicherzelle in der nullten Zeile (Zeile (0) 0) und der nullten Spalte (Col (0) 0) der nullten Bank (BK (0)) gelesen.
Es gilt zu beachten, dass Information in eine entsprechende Speicherzelle geschrieben wird, wenn ein Kommando "WRITE" anstelle des Kommandos "READ" eingegeben wird.
Das SDRAM besitzt hinsichtlich der Spaltenadressen eine Burstfunktion. Das heißt, die Startspaltenadresse wird für jeden Taktzyklus automatisch inkrementiert und die Spaltenadresse wird dann aufeinander folgend erzeugt.
Deshalb wird im Zyklus <3> die Startspaltenadresse in der Speicheradresse inkrementiert und die Spaltenadresse "Col (0) 1" wird erzeugt, was die erste Spalte angibt. Demgemäß wird bei der Burstoperation im Zyklus <3> die Information der nächsten Zelle als eine Antwortausgabe von der Speicheradresse ausgegeben, auch wenn kein Kommando "READ" oder keine Spaltenadresse eingegeben werden.
Bei diesem herkömmlichen Beispiel werden danach, da die Burstlänge " 2" beträgt, in jedem zweiten Zyklus das Kommando "READ", die nächste Startspaltenadresse und die Bankadresse "CBK (0)" eingegeben. Das heißt, die geradzahligen Startspaltenadressen "Col (0) 2", "Col (0) 4", "Col (0) 6", ... werden aufeinander folgend in geradzahligen Zyklen <4>, <6>, <8>, ... eingegeben.
Deshalb werden Kommandos und dergleichen vom Testmustergenerator in den ungeradzahligen Zyklen <3>, <5>, <7>, ... überhaupt nicht eingegeben.
(3) Zeitablauf der Eingabe in den Defektanalysespeicher
– Zeilenadresse (X) und Bankadresse (N)
Deshalb wird beim in 4 durch (C) gekennzeichneten Beispiel nach dem Zyklus <1> fortwährend die Bankadresse "RBK (0)", die die nullte Bank kennzeichnet, und die Zeilenadresse "Row (0) 0", was die nullte Zeile der nullten Bank angibt, eingegeben. Diese Bankadresse und Zeilenadresse sind die gleiche wie jene, die im Kommandogenerator erzeugt werden.
* Spaltenadresse (Y + Z) und Bankadresse (B)
Des Weiteren wird nach dem Zyklus <2> fortwährend die Bankadresse "CBK (0)" eingegeben, was die nullte Bank kennzeichnet.
Dann wird bei jedem Zyklus nach dem Zyklus <2> eine Spaltenadresse in den Defektanalysespeicher eingegeben, die durch Addieren eines Inkrementwertes (Z) zur im Adressgenerator erzeugten Startspaltenadresse (Y) erhalten wird. Das heißt, in den Zyklen <2>, <3>, <4>, ... werden aufeinander folgend die Spaltenadressen "Col (0) 0", "Col (0) 1", "Col (0) 2", ... eingegeben. Im Ergebnis kann im Defektanalysespeicher der gleiche Adressraum festgelegt werden, wie der in einem SDRAM.
Nachdem jeder Test hinsichtlich einer jeden Speicherzelle in der nullten Bank auf diese An und Weise fertig gestellt worden ist, wird jede Speicherzelle in der nächsten ersten Bank getestet. Im Fall des Testens der ersten Bank wird der Test mit dem gleichen Zeitablauf wie der der Adressen und dergleichen bei der nullten Bank ausgeführt, mit der Ausnahme, dass die Adresse, die die erste Bank kennzeichnet, als die Bankadresse bestimmt wird. Danach werden die verbleibenden Bänke gleichermaßen aufeinander folgend auf die gleiche An und Weise getestet.
Unterdessen ist der Speicherbereich bei einem Speicherbauelement in eine Vielzahl von Bänken unterteilt und es kann ein Interbankverschachtelungsbetrieb durchgeführt werden, um abwechselnd das Lesen/Schreiben hinsichtlich dieser Bänke durchzuführen. Das Ausführen des Interbankverschachtelungsbetriebs kann die Zugriffsgeschwindigkeit des Speichers erhöhen.
Wenn das Speicherbauelement im Interbankverschachtelungsmodus betrieben wird, wird im Speicherbauelement eine Zeilenadresse hinsichtlich jeder Bank im Voraus durch das Kommando "ACT" gegeben und das Lesen/Schreiben einer Zelle wird entsprechend einer Spaltenadresse einer speziellen Bank zusammen mit dem Kommando "READ" oder "WRITE" durchgeführt.
Beim Defektanalysespeicher wird die Defektinformation an einer Adresse gespeichert, die sich auf eine Zeilenadresse und ihre Bank beziehen, die eingegeben werden, wenn eine Spaltenadresse und ihre Bank spezifiziert werden. Deshalb muss beim Defektanalysespeicher, wenn die Spaltenadresse und die Bank dieser Spaltenadresse spezifiziert werden, die gleiche Bank wie diese Bank und die Zeilenadresse dieser Bank gleichzeitig spezifiziert werden. Beim Defektanalysespeicher muss der gleiche Adressraum wie der im Speicherprüfling festgelegt werden.
Deshalb ist es beim herkömmlichen Halbleiterspeichertestgerät für das Speicherbauelement, das die Burstfunktion aufweist, schwierig, eine Adresse zu erzeugen, die in den Defektanalysespeicher eingegeben wird, der verwendet wird, um die Interbankverschachtelungsoperation zu testen.
Demgemäß ist es im Hinblick auf die oben beschriebenen Probleme eine Aufgabe der vorliegenden Erfindung, ein Halbleiterspeichertestgerät und einen Defektanalyseadressgenerator bereitzustellen, durch welche ein Speicherbauelement, das eine Burstfunktion besitzt, leicht eine Adresse erzeugen kann, die in einen Defektanalysespeicher eingegeben wird, der verwendet wird, um eine Interbankverschachtelungsoperation zu testen.
Offenbarung der Erfindung
Erfindungsgemäß wird ein Halbleiterspeichertestgerät bereitgestellt, das als Prüfling ein Speicherbauelement bestimmt, dessen Speicherbereich durch eine Vielzahl von Bänken aufgebaut wird und das hinsichtlich der Spaltenadressen (oder der Zeilenadressen) in einem Burstmodus arbeitet, das folgendes umfasst: einen Testmustergenerator, der ein Testmustersignal und ein Erwartungswertmustersignal erzeugt; einen Logikkomparator, der ein Antwortausgabesignal des Speicherprüflings, dem das Testmustersignal eingegeben worden ist, mit dem Erwartungswertmustersignal vergleicht, und eine Nichtübereinstimmung als eine Defektzelle feststellt; und einen Defektanalysespeicher, der Defektinformation an der gleichen Adresse wie die Adresse der Defektzelle im Speicherbauelement speichert, wobei das Halbleiterspeichertestgerät darüber hinaus einen Defektanalyseadressgenerator umfasst, der eine Defektanalyseadresse erzeugt, die verwendet wird, um bei der Operation im Burstmodus im Defektanalysespeicher den gleichen Adressraum festzulegen, wie der im Speicherbauelement, wobei der Defektanalyseadressgenerator einen Registerdateiblock besitzt, der entsprechend jeder Bank des Speicherbauelements ein Register aufweist, in jedem Register eine Zeilenadresse (oder eine Spaltenadresse) einer entsprechenden Bank festhält, eine Zeilenadresse (oder eine Spaltenadresse) der gleichen Bank liest, wie eine Startspaltenadresse (oder eine Startzeilenadresse) aus einem irgendeiner Bank entsprechenden Register, wenn die Startspaltenadresse (oder die Startzeilenadresse) dieser Bank in das Speicherbauelement eingegeben wird, sie zusammen mit der Startspaltenadresse (oder der Startzeilenadresse) an den Defektanalysespeicher ausgibt und die Zeilenadresse (oder die Spaltenadresse) zusammen mit derselben Spaltenadresse (oder Zeilenadresse), wie die im Speicherbauelement, die durch Verrechnung der Startspaltenadresse (oder der Startzeilenadresse) entsprechend jedem Taktzyklus erzeugt wird, an den Defektanalysespeicher ausgibt.
Gemäß einer solchen vorliegenden Erfindung kann die Zeilenadresse (oder die Spaltenadresse), die im Register festgehalten wird, in den Defektanalysespeicher eingegeben werden, und diese Zeilenadresse kann in einer Periode des Festhaltens dieser Zeilenadresse mit einem beliebigen Zeitablauf in den Defektanalysespeicher eingegeben werden, ohne auf einen Zeitablauf der Erzeugung dieser Zeilenadresse festgelegt zu sein. Im Ergebnis kann leicht der gleiche Adressraum wie der im Speicherbauelement, das den Interbankverschachtelungsbetrieb im Burstmodus durchführt, im Defektanalysespeicher festgelegt werden.
Kurze Beschreibung der Zeichnung
1 ist ein Blockdiagramm, das eine Skizze eines bevorzugten Ausführungsbeispiels eines erfindungsgemäßen Halbleiterspeichertestgeräts veranschaulicht;
2 ist ein Blockdiagramm, das den Aufbau des bevorzugten Ausführungsbeispiels des Halbleiterspeichertestgeräts und eines erfindungsgemäßen Defektanalyseadressgenerators veranschaulicht;
3 ist ein Zeitablaufdiagramm, das die Funktionsweise des bevorzugten Ausführungsbeispiels des erfindungsgemäßen Halbleiterspeichertestgeräts und Defektanalyseadressgenerators veranschaulicht; und
4 ist ein Zeitablaufdiagramm, das die Funktionsweise eines herkömmlichen Halbleiterspeichertestgeräts veranschaulicht.
Bester Ausführungsmodus der Erfindung
Um die vorliegende Erfindung detaillierter zu erläutern, werden im Folgenden unter Bezugnahme auf die beigefügte Zeichnung ein Ausführungsbeispiel eines Halbleiterspeichertestgeräts und eines Defektanalyseadressgenerators gemäß der vorlegenden Erfindung.
1. Aufbau
Zuerst wird unter Bezugnahme auf die 1 und 2 der Aufbau des Halbleiterspeichertestgeräts und des Defektanalyseadressgenerators gemäß der vorliegenden Erfindung beschrieben.
Bei diesem Ausführungsbeispiel wird als ein Speicherbauelement 5 ein SDRAM als Prüfling bestimmt. Dieses SDRAM besitzt einen Speicherbereich, der aus vier Bänken aufgebaut ist, und führt hinsichtlich der Spaltenadressen einen Burstmodebetrieb mit einer Burstlänge von "2" aus.
Wie es in 1 gezeigt ist, enthält das erfindungsgemäße Halbleiterspeichertestgerät einen Testmustergenerator 1, eine Logikvergleichsschaltung 2, einen Defektanalysespeicher 3 und einen Defektanalyseadressgenerator 4.
Es gilt zu beachten, dass Illustrationen und Erläuterungen eines Zeitgebers, einer Verzögerungsschaltung, einer Stiftelektronik und dergleichen, das in einem normalen Halbleiterspeichertestgerät enthalten ist, bei diesem Ausführungsbeispiel übergangen werden.
Der Testmustergenerator 1 erzeugt ein Testmustersignal und ein Erwartungsmustersignal. Deshalb ist der Testmustergenerator 1 aus einem Kommandogenerator 11, einem Adressgenerator 12, einem Testmustererzeugungsblock 13 und einem Erwartungswertmustersignalerzeugungsblock 14 aufgebaut.
Der Kommandogenerator 11 erzeugt ein Kommando "ACT" und ein Kommando "READ" oder "WRITE". Das Kommando "ACT" wird alle zwei Zyklenperioden entsprechend der Burstlänge erzeugt. Des Weiteren wird das Kommando "READ" oder "WRITE" alle zwei Zyklenperioden entsprechend der Burstlänge in einem Zyklus erzeugt, in dem das Kommando "ACT" nicht erzeugt wird.
Der Adressgenerator 12 erzeugt alle zwei Zyklenperioden entsprechend der Burstlänge aufeinander folgend hinsichtlich jeder Bank eine Bankadresse (In und eine Zeilenadresse X des Speicherbauelements.
Es gilt zu beachten, dass die Bankadresse (N) jede Bank der vier Bänke des Speicherbauelements 5 kennzeichnet und die Zeilenadresse (X) die Zeilenadresse in der gekennzeichneten Bank angibt.
Des Weiteren erzeugt der Adressgenerator alle zwei Zyklenperioden entsprechend der Burstlänge aufeinander folgend hinsichtlich jeder Bank eine Bankadresse (B) und eine Startspaltenadresse Y.
Es gilt zu beachten, dass die Bankadresse (B) irgendeine der vier Bänke des Speicherbauelements 5 kennzeichnet. Darüber hinaus kann die Bank, die durch diese Bankadresse (B) gekennzeichnet ist, irgendeine Bank sein, deren Bankadresse (N) angegeben wird.
Zudem ist die Startspaltenadresse eine Kopfspaltenadresse des Burst und nimmt einen nicht fortlaufenden Wert für jede Burstlänge an. Da die Burstlänge " 2" beträgt, ist hier die Startspaltenadresse jeder andere Wert.
Des Weiteren erzeugt der Adressgenerator 12 für jeden Taktzyklus beim Burstbetrieb der Bank durch Inkrementieren einer Startspaltenadresse eine Spaltenadresse. Hier wird zu jedem Zeitpunkt, an dem die Startspaltenadresse erzeugt wird, ein Inkrementwert Z erzeugt, der für jeden Taktzyklus erhöht wird, und es wird durch Addieren des Inkrementwertes Z zur Startspaltenadresse (Y) eine Spaltenadresse (Y + Z) erzeugt.
Im Ergebnis kann die Spaltenadresse, die der im Speicherbauelement 5 im Burstbetrieb automatisch erzeugten entspricht, erzeugt werden. Da die Burstlänge " 2" beträgt, wird die Spaltenadresse, die durch Inkrementieren der Startspaltenadresse um "+1" erhalten wurde, in einem nächsten Taktzyklus nach der Startspaltenadresse erzeugt.
Es gilt zu beachten, dass die Inkrementverarbeitung außerhalb des Adressgenerators 12 ausgeführt werden kann.
Des Weiteren erzeugt der Testmustererzeugungsblock 13 durch Kombinieren eines Kommandos, das im Kommandogenerator 11 ausgegeben wurde, mit einer Adresse, die im Adressgenerator 12 erzeugt wurde, ein Testmustersignal.
Das heißt, wenn das Kommando "ACT" erzeugt wird, kombiniert der Testmustersignalerzeugungsblock 13 dieses Kommando mit der Zeilenadresse (X) und gibt das Ergebnis an das Speicherbauelement 5 aus. Des Weiteren kombiniert der Testmustersignalerzeugungsblock 13 dieses Kommando mit der Startspaltenadresse, wenn das Kommando "READ" oder "WRITE" erzeugt wird, und gibt das Ergebnis an das Speicherbauelement 5 aus.
Zudem wird das Testmustersignal in das Speicherbauteil 5 als Prüfling (DUT) eingegeben. Des Weiteren wird ein Erwartungswertsignal, das im Erwartungswertmustersignalerzeugungsblock 14 erzeugt wurde, in die Logikvergleichsschaltung 2 eingegeben.
Des Weiteren vergleicht die Logikvergleichsschaltung 2 das Antwortausgabesignal des Speicherbauelements 5, dem das Testmustersignal eingegeben worden ist, mit dem Erwartungswertmustersignal. Darüber hinaus stellt es ein Ergebnis der Nichtübereinstimmung als eine Defektzelle fest. Wenn die Defektzelle festgestellt wird, wird eine Defektinformation an den Defektanalysespeicher 3 geliefert.
Der Defektanalysespeicher 3 speichert die Defektinformation an der gleichen Adresse wie die Adresse der Defektzelle im Speicherbauelement.
Zudem erzeugt der Defektanalyseadressgenerator 4 eine Defektanalyseadresse, die verwendet wird, um im Defektanalysespeicher den gleichen Adressraum festzulegen wie den im Speicherbauelement 5, das den Burstmodusbetrieb durchführt.
Deshalb stellt der Defektanalyseadressgenerator 4 entsprechend jeder Bank des Speicherbauteils ein Register bereit, und hält in jedem Register die Zeilenadresse der entsprechenden Bank fest. Des Weiteren wird, wenn die Startspaltenadresse (Y) irgendeiner Bank in das Speicherbauelement 5 eingegeben wird, die Zeilenadresse derselben Bank wie die der Startspaltenadresse (Y) aus dem dieser Bank entsprechenden Register gelesen. Anschließend wird die gelesene Zeilenadresse zusammen mit der Startspaltenadresse an den Defektanalysespeicher 3 ausgegeben. Des Weiteren wird beim Burstbetrieb der Bank für jeden Taktzyklus die Spaltenadresse durch Verarbeiten dieser Startspaltenadresse erzeugt und diese Zeilenadresse wird zusammen mit der erzeugten Spaltenadresse an den Defektanalysespeicher 3 ausgegeben.
Im Folgenden wird unter Bezugnahme auf 2 der Aufbau des Defektanalyseadressgenerators 4 detailliert beschrieben werden.
Es gilt zu beachten, dass 2 lediglich den Adressgenerator 12 im in 1 dargestellten Testmustergenerator 1 zeigt und alle anderen Bauelemente übergeht. Darüber hinaus wird die Darstellung der Logikvergleichsschaltung 2 in 1 ebenfalls weggelassen.
Der Defektanalyseadressgenerator 4 ist aus einem Registerdateiblock 40, einem Schreibregisterauswahlblock 41, einem Leseregisterauswahlblock 42, einem Adresssteuerblock 43 und einem Zeilenadressauswahlblock 44 aufgebaut.
Der Schreibregisterauswahlblock 41 wählt ein Register des Registerdateiblocks 40 aus, in dem eine Zeilenadresse (X) entsprechend einer zusammen mit der Zeilenadresse (X) ausgegebenen Bankadresse (N) geschrieben ist.
Zudem wählt der Leseregisterauswahlblock 42 ein Register aus, das verwendet wird, um eine Zeilenadresse REX zu lesen, die im Registerdateiblock 40 entsprechend einer zusammen mit einer Spaltenadresse (Y + Z) ausgegebenen Bankadresse (B) lesen.
Des Weiteren erzeugt der Adresssteuerblock 43 ein Schreibanweisungssignal (RFWT), wenn die Zeilenadresse (X) irgendeiner Bank aus dem Testmustergenerator 1 an das Speicherbauelement 5 ausgegeben wird. Wenn die Startspaltenadresse (Y) irgendeiner Bank in das Speicherbauelement 5 eingegeben wird, erzeugt der Adresssteuerblock des Weiteren im Burstbetrieb der Bank, der die Startadresse (Y) eingegeben wurde, ein Leseanweisungssignal (RFRD).
Darüber hinaus besitzt der Registerdateiblock 40 ein nulltes bis drittes Register 400 bis 403 entsprechend der nullten bis dritten Bank 50 bis 53 des Speicherbauelements. Wenn das Schreibanweisungssignal (RFWT) vom Adresssteuerblock 43 erzeugt wird, schreibt der Registerdateibock 40 die Zeilenadresse in ein Register, das durch den Schreibregisterauswahlblock 41 ausgewählt wurde.
Wenn das Leseanweisungssignal (RFRD) vom Adresssteuerblock 43 erzeugt wird, liest der Zeilenadressauswahlblock 44 die Zeilenadresse aus einem Register, das durch den Leseregisterauswahlblock 42 ausgewählt wurde, und gibt es an den Defektanalysespeicher aus. Wenn das Leseanweisungssignal (RFRD) nicht erzeugt wird, gibt der Zeilenadressauswahlblock 44 des Weiteren die im Adressgenerator 12 erzeugte Zeilenadresse (X) an den Defektanalysespeicher aus, wie sie ist.
Es gilt zu beachten, dass die Spaltenadresse (Y + Z), die im Adressgenerator 12 erzeugt wurde, an den Defektanalysespeicher 3 ausgegeben wird, wie sie ist.
2. Funktionsweise
Die Funktionsweise des erfindungsgemäßen Halbleiterspeichertestgeräts wird im Folgenden unter Bezugnahme auf das Zeitablaufdiagramm von 3 beschrieben.
Hier wird ein Beispiel eines Zeitablaufs einer Adresserzeugung beim Testen des SDRAM, das vier Bänke aufweist, hinsichtlich der Spaltenadressen im Burstmodus arbeitet und die Burstlänge "2" aufweist, veranschaulicht.
In 3 gibt (A) die Zeitabläufe der Eingabe eines Kommandos, einer Adresse und einer Bankadresse in das Speicherbauelement als Prüfling (DUT). Des Weiteren gibt (B) in 3 die Zeitabläufe der Erzeugung einer Zeilenadresse, einer Startspaltenadresse, eines Inkrementwertes und einer Bankadresse im Adressgenerator des Testmustergenerators (ALPG) an. Des Weiteren gibt (B) in 3 auch die Zeitabläufe der Erzeugung eines Schreibanweisungssignals (RFWT) und eines Leseanweisungssignals (RFRD) an.
Zudem kennzeichnet (C) in 3 einen Zeitablauf, mit dem eine Zeilenadresse gespeichert und in jedem Register des Registerdateiblocks 40 festgehalten wird. Des Weiteren kennzeichnet (D) in 3 die Zeitabläufe der Eingabe der Zeilenadressen und der Spaltenadressen als Defektanalyseadressen in den Defektanalysespeicher (FM).
Im Folgenden werden (1) die Zeitabläufe der Erzeugung der Adressen und dergleichen im Testmustergenerator, in 3 durch (B) gekennzeichnet, (2) die Zeitabläufe der Eingabe von Adressen und dergleichen in das Speicherbauelement, in 3 durch (A) gekennzeichnet, (3) die Zeitabläufe des Speicherns oder dergleichen der Zeilenadressen im Registerdateiblock 40, in 3 durch (C) gekennzeichnet, (4) die Zeitabläufe der Eingabe der Adressen und dergleichen in den Defektanalysespeicher, in 3 durch (D) gekennzeichnet, und (5) die Funktionsweise für jeden Zyklus in der erwähnten Zeilenfolge beschrieben.
(1) Zeitablauf der Erzeugung im Testmustergenerator
– t Zeilenadresse (X) und Bankadresse (N)
Wie es in 3 durch (B) angegeben ist, erzeugt der Adressgenerator 12 hinsichtlich einer jeden Bank entsprechend eines jeden Zyklus entsprechend der Burstlänge des Speicherbauelements aufeinander folgend eine Bankadresse (N) und eine Zeilenadresse (X). Da die Burstlänge " 2" beträgt, werden die Bankadresse (N) und die Zeilenadresse (X) alle zwei Taktzyklen erzeugt.
Das heißt, in den Zyklen <1> und <2> wird, wie es in 3 durch (B) angegeben ist, die Bankadresse "RBK (0)", die die nullte Bank kennzeichnet, zusammen mit der Zeilenadresse "Row (0) 0" erzeugt, was die nullte Zeile der nullten Bank angibt. Anschließend wird in den Zyklen <3> und <4> die Bankadresse "RBK (1)", die die erste Bank kennzeichnet, zusammen mit der Zeilenadresse "Row (1) 0" erzeugt, was die nullte Zeile der ersten Bank angibt.
Danach werden auf die gleiche Art und Weise alle zwei Zyklen die Bankadressen und die Zeilenadressen hinsichtlich der zweiten Bank und der dritten Bank erzeugt.
Des Weiteren wird, nachdem alle Bänke spezifiziert worden sind, ein Muster, das von der nullten Bank weg aufeinander folgend kennzeichnet, nochmals wiederholt. Jetzt werden die Werte der Zeilenadressen nacheinander jeweils dann berechnet, wenn alle entsprechenden Bänke spezifiziert worden sind.
Beispielsweise wird, wie es in 3 durch (B) angegeben ist, in den Zyklen <9> und <10> die Bankadresse "RBK (0)", die die nullte Bank kennzeichnet, zusammen mit "Row (0) 1" erzeugt was die erste Zeile der nullten Bank angibt. Gleicherweise wird, obwohl es nicht gezeigt wird, in den Zyklen <17> und <18> die Bankadresse "RBK (0)", die die nullte Bank kennzeichnet, zusammen mit "Row (0) 2" erzeugt, was die zweite Zeile der nullte Bank angibt.
* Bankadresse (B) und Startspaltenadresse (Y)
Der Adressgenerator 12 erzeugt im Taktzyklus <4> und den anschließenden Taktzyklen hinsichtlich einer jeden Bank entsprechend jeder Zyklenperiode entsprechend der Burstlänge aufeinander folgend die Bankadresse (B) und die Startspaltenadresse (Y). Da die Burstlänge " 2" beträgt, werden hier alle zwei Zyklen die Bankadresse und jede andere Startspaltenadresse erzeugt.
Das heißt, in den Zyklen <4> und <5> wird, wie es in 3 durch (B) angegeben ist, die Bankadresse "CBK (0)", die die nullte Bank kennzeichnet, zusammen mit der Spaltenadresse "Col (0) 0" erzeugt, was die nullte Spalte der nullten Bank angibt. Anschließend wird in den Zyklen <6> und <7> die Bankadresse "CBK (1)", die die erste Bank kennzeichnet, zusammen mit der Spaltenadresse "Col (1) 0" erzeugt, was die nullte Spalte der ersten Bank angibt.
Danach werden auf ähnliche Art und Weise alle zwei Zyklen die Bankadresse (B) und die Spaltenadresse (X) hinsichtlich der zweiten Bank und der dritten Bank ausgegeben. Da die Burstlänge " 2" beträgt, werden nun alle zwei Spaltenadresswerte berechnet.
Beispielsweise wird, obwohl es nicht gezeigt ist, in den Zyklen <12> und <13> die Bankadresse "CBK (0)", die die nullte Bank kennzeichnet, zusammen mit "Col (0) 2" erzeugt, was die zweite Spalte der nullten Bank angibt. Des Weiteren wird in den Zyklen <20> und <21> die Bankadresse "CBK (0)", die die nullte Bank kennzeichnet, zusammen mit "Col (0) 4" erzeugt, was die vierte Spalte der nullten Bank angibt.
Inkrementwert (Z)
Darüber hinaus wird die erzeugte Startspaltenadresse entsprechend jeden Taktzyklus berechnet. Zu diesem Zweck wird der Wert (Z), der bei der Berechnung verwendet wird, wiederholt entsprechend einer jeden Zyklenperiode entsprechend der Burstlänge erzeugt.
Es gilt zu beachten, dass der Inkrementwert (Z) im Adressgenerator 12 erzeugt werden kann oder dass er außerhalb des Adressgenerators 12 erzeugt werden kann.
Das heißt, in den Zyklen <4> und <5>, in denen die nullte Spalte als die Startspaltenadresse erzeugt wird, wird, wie es in 3 durch (B) gezeigt ist, "0" als ein Inkrementwert des ersten Zyklus <4> erzeugt und "1" wird als ein Inkrementwert im nächsten Zyklus <5> erzeugt. Da die Burstlänge " 2" beträgt, werden danach auf ähnliche Art und Weise abwechselnd "0" und "1" als Inkrementwerte erzeugt.
(2) Zeitablauf der Eingabe in das Speicherbauelement
– Kommando "ACT" und Zeileadresse (X)
Durch den Testmustersignalerzeugungsblock 13 wird eine Adresse gebündelt mit einem Kommando und eine Bankadresse in das Speicherbauelement 5 eingegeben. Das heißt, von den im Adressgenerator erzeugten Adressen ist nur eine Adresse im Speicherbauelement 5 als Testmustersignal wirksam, die beim Zeitpunkt der Eingabe eines Kommandos erzeugt wurde.
Der Kommandogenerator 11 erzeugt mit einem beliebigen Zyklus in einem Zyklus, in dem kein Kommando "READ" und "WRITE" erzeugt wird, ein Kommando "ACT". Da die Burstlänge " 2" beträgt, wird hier das Kommando "ACT" bei jedem zweiten Zyklus in den ungeradzahligen Zyklen <1>, <3>, <5>, ... erzeugt.
Darüber hinaus gibt der Testmustersignalerzeugungsblock 13 die Zeilenadresse (X) und die Bankadresse (N), die im Adressgenerator 12 zum Zeitpunkt der Erzeugung des Kommandos "ACT" erzeugt wurden, zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 ein.
Deshalb werden die Bankadresse und die Zeilenadresse, die hinsichtlich jeder Bank beliebig spezifiziert sind, in jedem zweiten Zyklus zusammen mit dem Kommando "ACT" eingegeben.
Beispielsweise werden, wie es in 3 durch (A) angegeben ist, im Zyklus <1> die Bankadresse "RBK (0)", die die nullte Bank kennzeichnet, und "Row (0) 0", was die nullte Zeile der nullten Bank angibt, zusammen mit dem Kommando "ACT" eingegeben. Zudem werden im Zyklus <3> die Bankadresse "RBK (1)", die die erste Bank kennzeichnet, und "Row (1) 0", was die nullte Zeile der ersten Bank angibt, zusammen mit dem Kommando "ACT" eingegeben. Des Weiteren werde im Zyklus <5> die Bankadresse "RBK (2)", die die zweite Bank kennzeichnet, und "Row (2) 0", was die nullte Zeile der zweiten Bank angibt, zusammen mit dem Kommando "ACT" eingegeben.
* Kommando "READ" und Startspaltenadresse (Y)
Des Weiteren erzeugt der Kommandogenerator 11 in einem Zyklus, bei dem das Kommando "ACT" nicht erzeugt wird, entsprechend jeder Zyklusperiode entsprechend der Burstlänge das Kommando "READ" oder "WRITE". Da die Burstlänge " 2" beträgt, wird das Kommando "READ" bei diesem Ausführungsbeispiel bei jedem zweiten Zyklus in den geradzahligen Zyklen <4>, <6>, <8>, ... erzeugt.
Es gilt zu beachten, dass bei diesem Ausführungsbeispiel ein Beispiel der Eingabe des Kommandos "READ" beschrieben wird, aber das Kommando "WRITE" kann mit einem vergleichbaren Zeitablauf eingegeben werden.
Darüber hinaus gibt der Testmustersignalerzeugungsblock 13 die Startspaltenadresse (Y) und die Bankadresse (B), die im Adressgenerator zum Zeitpunkt der Erzeugung des Kommandos "READ" erzeugt wurden, zusammen mit dem Kommando "READ" in das Speicherbauelement 5 ein.
Es gilt zu beachten, dass dieses Kommando "READ" in einem Kopfzyklus erzeugt wird, bei dem die Startspalteadresse (Y) im Adressgenerator 12 erzeugt wird.
Deshalb werden bei jedem zweiten Zyklus die Bankadresse und die Startspaltenadresse, die hinsichtlich einer jeden Bank spezifiziert sind, zusammen mit dem Kommando "READ" eingegeben.
Beispielsweise werden, wie es in 3 durch (A) angegeben ist, in Zyklus <4> die Bankadresse "CBK (0)", die die nullte Bank kennzeichnet, und "Col (0) 0", was die nullte Spalte der nullten Bank angibt, zusammen mit dem Kommando "READ" eingegeben. Zudem werden in Zyklus <6> die Bankadresse "CBK (1)", die die erste Bank kennzeichnet, und "Col (1) 0", was die nullte Spalte der ersten Bank angibt, zusammen mit dem Kommando "READ" eingegeben. Des Weiteren werden in Zyklus <8> die Bankadresse "CBK (2)", die die zweite Bank kennzeichnet, und "Col (2) 0", was die nullte Spalte der zweiten Bank angibt, zusammen mit dem Kommando "READ" eingegeben.
Durch abwechselndes Eingeben des Kommandos "ACT" und des Kommandos "READ" mit einem solchen Zeitablauf kann eine Zeilenadresse einer anderen Bank in das Speicherbauelement eingegeben werden, wenn eine Bank des Speicherbauelements den Burstbetrieb durchführt.
(3) Zeitablauf des Speicherns und sonstiges der Zeilenadressen in den Registerdateiblock
Der Registerdateiblock 40 schreibt die Zeilenadresse (X) in ein Register, das durch den Schreibregisterauswahlblock ausgewählt wurde, wenn ein Schreibanweisungssignal "RFWT" erzeugt wird. Das heißt, wenn die Zeilenadresse (X) irgendeiner Bank aus de Testmustergenerator zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 eingegeben wird, speichert der Registerdateiblock 40 diese Zeilenadresse (X) in einem dieser Bank entsprechenden Register.
Beispielsweise wird, wie es in 3 durch (C) angegeben ist, in Zyklus <1> die Zeilenadresse "Row (0) 0", was die nullte Zeile der nullten Bank angibt, in einem nullten Register 400 gespeichert. Darüber hinaus wird in Zyklus <3> "Row (1) 0", was die nullte Zeile der ersten Bank angibt, in einem ersten Register 401 gespeichert. Darüber hinaus wird in Zyklus <5> "Row (2) 0", was die nullte Zeile der zweiten Bank angibt, in einem zweiten Register 402 gespeichert. Zudem wird in Zyklus <7> "Row (3) 0", was die nullte Zeile der dritten Bank angibt, in einem dritten Register 403 gespeichert.
Des Weiteren wird in Zyklus <9> die Zeilenadresse "Row (0) 1", was die erste Zeile der nullten Bank angibt, im nullten Register 400 gespeichert. Das heißt, jedes Register hält die Zeilenadresse fest, die unmittelbar vor der nächsten Zeilenadresse gespeichert wird.
(4) Zeitablauf der Eingabe in den Defektanalysespeicher
Wenn ein Leseanweisungssignal "RFRD" erzeugt wird, liest ein Zeilenadressauswahlblock 44 eine Zeilenadresse aus einem Register aus, das durch einen Leseregisterauswahlblock 42 ausgewählt wird, und gibt sie in den Defektanalysespeicher 3 ein. Am Zeitpunkt der Eingabe der Startspaltenadresse (Y) irgendeiner Bank in das Speicherbauelement 5 wird durch einen Adresssteuerblock 43 das Leseanweisungssignal "RFRD" erzeugt, wenn diese Bank den Burstbetrieb durchführt. Deshalb wird in einer Periode, in der die Startspaltenadresse (Y) erzeugt wird, eine Zeilenadresse (RFX), die in einem der Bank entsprechenden Register festgehalten wird, an dieser Startspaltenadresse gelesen.
Beispielsweise wird, wie es in 3 durch (D) angegeben ist, in den Zyklen <4> und <5> die Zeilenadresse "Row (0) 0", die im nullten Register 400 festgehalten wird, in den Defektanalysespeicher 3 eingegeben. In den Zyklen <6> und <7> wird die Zeilenadresse "Row (1) 0", die im ersten Register 401 festgehalten wird, in den Defektanalysespeicher 3 eingegeben. In den Zyklen <8> und <9> wird die Zeilenadresse "Row (2) 0", die im zweiten Register 402 festgehalten wird, in den Defektanalysespeicher 3 eingegeben.
* Spaltenadresse (Y + Z) und Bankadresse (B)
Bei diesem Ausführungsbeispiel werden Spaltenadresse (Y + Z) und die Bankadresse (B), die im Adressgenerator 12 erzeugt wurden, in den Defektanalysespeicher 3 eingegeben, wie sie sind.
Darüber hinaus wird eine Adresse im Defektanalysespeicher 3 durch eine Kombination aus der Bankadresse, der Zeilenadresse und der Spaltenadresse gekennzeichnet, die in den Defektanalysespeicher 3 eingegeben wurden.
(5) Funktionsweise für jeden Zyklus
Die im Zeitablaufdiagamm von 3 dargestellte Funktionsweise wird nun entsprechend jedem Zyklus beschrieben.
Zyklus <1>
Im Zyklus <1> wird die Zeilenadresse "Row (0) 0" und die Bankadresse "RBK (0)", die im Adressgenerator 12 erzeugt wurde, zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 eingegeben.
Des Weiteren wird die Zeilenadresse "Row (0) 0" durch das Schreibanweisungssignal "RFWT" in das nullte Register 400 einer Registerdatei 40 geschrieben.
Zyklus <3>
Im Zyklus <3> wird die Zeilenadresse "Row (1) 0" und die Bankadresse "RBK (1)", die im Adressgenerator 12 erzeugt wurde, zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 eingegeben.
Zudem wird die Zeilenadresse "Row (1) 0" durch das Schreibanweisungssignal "RFWT" in das erste Register 401 geschrieben.
Zyklus <4>
Im Zyklus <4> werden die die Startspaltenadresse "Col (0) 0" und die Bankadresse "CBK (0)", die im Adressgenerator 12 erzeugt wurden, zusammen mit dem Kommando "READ" in das Speicherbauelement 5 eingegeben.
Des Weiteren wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (0) 0", die im nullten Register 400 festgehalten wird, gelesen und in den Defektanalysespeicher 3 eingegeben. Des Weiteren wird auch die Spaltenadresse "Col (0) 0", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (0) 0" und der Spaltenadresse "Col (0) 0" der nullten Bank gekennzeichnet.
Zyklus <5>
Im Zyklus <5> wird die Zeilenadresse "Row (2) 0" und die Bankadresse "RBK (2)", die im Adressgenerator 12 erzeugt wurde, zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 eingegeben.
Es gilt zu beachten, dass die Spaltenadresse "Col (0) 1, die der Startspaltenadresse "Col (0) 0" folgt, automatisch durch die Burstfunktion im Speicherbauelement 5 erzeugt wird.
Darüber hinaus wird in Zyklus <5> auf der Grundlage des Schreibanweisungssignals "RFWT" die Zeilenadresse "Row (2) 0" in das zweite Register 402 geschrieben.
Darüber hinaus wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (0) 0", die im nullten Register 400 festgehalten wird, noch einmal gelesen und in den Defektanalysespeicher 3 eingegeben. Zudem wird auch die Spaltenadresse "Col (0) 1", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (0) 0" und der Spaltenadresse "Col (0) 1" der nullten Bank gekennzeichnet.
Zyklus <6>
Im Zyklus <6> werden die die Startspaltenadresse "Col (1) 0" und die Bankadresse "CBK (1)", die im Adressgenerator 12 erzeugt wurden, zusammen mit dem Kommando "READ" in das Speicherbauelement 5 eingegeben.
Des Weiteren wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (1) 0", die im ersten Register 401 festgehalten wird, gelesen und in den Defektanalysespeicher 3 eingegeben. Darüber hinaus wird auch die Spaltenadresse "Col (1) 0", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (1) 0" und der Spaltenadresse "Col (1) 0" der ersten Bank gekennzeichnet.
Zyklus <7>
Im Zyklus <7> wird die Zeilenadresse "Row (3) 0" und die Bankadresse "RBK (3)", die im Adressgenerator 12 erzeugt wurde, zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 eingegeben.
Es gilt zu beachten, dass die Spaltenadresse "Col (1) 1, die der Startspaltenadresse "Col (1) 0" folgt, automatisch durch die Burstfunktion im Speicherbauelement 5 erzeugt wird.
Darüber hinaus wird in Zyklus <7> auf der Grundlage des Schreibanweisungssignals "RFWT" die Zeilenadresse "Row (3) 0" in das dritte Register 403 geschrieben.
Darüber hinaus wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (1) 0", die im ersten Register 401 festgehalten wird, noch einmal gelesen und in den Defektanalysespeicher 3 eingegeben. Darüber hinaus wird auch die Spaltenadresse "Col (1) 1", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (1) 0" und der Spaltenadresse "Col (1) 1" der ersten Bank gekennzeichnet.
Zyklus <8>
Im Zyklus <8> werden die die Startspaltenadresse "Col (2) 0" und die Bankadresse "CBK (2)", die im Adressgenerator 12 erzeugt wurden, zusammen mit dem Kommando "READ" in das Speicherbauelement 5 eingegeben.
Zudem wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (2) 0", die im zweiten Register 402 festgehalten wird, gelesen und in den Defektanalysespeicher 3 eingegeben. Darüber hinaus wird auch die Spaltenadresse "Col (2) 0", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (2) 0" und der Spaltenadresse "Col (2) 0" der zweiten Bank gekennzeichnet.
Zyklus <9>
Im Zyklus <9> wird die Zeilenadresse "Row (0) 1" und die Bankadresse "RBK (0)", die im Adressgenerator 12 erzeugt wurde, zusammen mit dem Kommando "ACT" in das Speicherbauelement 5 eingegeben.
Des Weiteren wird die Spaltenadresse "Col (2) 1, die der Startspaltenadresse "Col (2) 0" folgt, automatisch durch die Burstfunktion im Speicherbauelement 5 erzeugt.
Darüber hinaus wird in Zyklus <9> auf der Grundlage des Schreibanweisungssignals "RFWT" die Zeilenadresse "Row (0) 1" in das nullte Register 400 geschrieben.
Zudem wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (2) 0", die im zweiten Register 402 festgehalten wird, noch einmal gelesen und in den Defektanalysespeicher 3 eingegeben. Darüber hinaus wird auch die Spaltenadresse "Col (2) 1", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (2) 0" und der Spaltenadresse "Col (2) 1" der ersten Bank gekennzeichnet.
Zyklus <8>
Im Zyklus <10> werden die die Startspaltenadresse "Col (3) 0" und die Bankadresse "CBK (3)", die im Adressgenerator 12 erzeugt wurden, zusammen mit dem Kommando "READ" in das Speicherbauelement 5 eingegeben.
Andererseits wird auf der Grundlage des Leseanweisungssignals "RFRD" die Zeilenadresse "Row (3) 0", die im dritten Register 403 festgehalten wird, gelesen und in den Defektanalysespeicher 3 eingegeben. Darüber hinaus wird auch die Spaltenadresse "Col (3) 0", die im Adressgenerator 12 erzeugt wurde, in den Defektanalysespeicher 3 eingegeben. Im Ergebnis wird eine Speicherzelle an der Zeilenadresse "Row (3) 0" und der Spaltenadresse "Col (3) 0" der zweiten Bank gekennzeichnet.
Danach werden in allen nachfolgenden Zyklen die Defektanalyseadressen auf vergleichbare Art und Weise eingegeben.
Wie es oben beschrieben wurde, werden die Zeilenadressen (RFX), die im Register festgehalten werden, in den Defektanalysespeicher 3 eingegeben. Deshalb kann diese Zeilenadresse mit einem beliebigen Zeitablauf in einer Periode des Festhaltens dieser Zeilenadresse in den Defektanalysespeicher 3 eingegeben werden, ohne auf einen Zeitablauf der Erzeugung dieser Zeilenadresse festgelegt zu sein.
Im Ergebnis kann der gleiche Adressraum wie der im Speicherbauelement, das den Interbankverschachtelungsbetrieb im Burstmodus durchführt, leicht im Defektanalysespeicher festgelegt werden.
Es gilt zu beachten, dass die Beschreibung für das Beispiel gemacht wurde, dass die vorliegende Erfindung beim vorliegenden Ausführungsbeispiel unter bestimmten Bedingungen eingesetzt wird, aber die vorliegende Erfindung kann auf vielerlei Arten modifiziert werden. Beispielsweise ist die Beschreibung in diesem Ausführungsbeispiel für das Beispiel gemacht worden, dass die Burstlänge " 2" beträgt, aber die Burstlänge ist bei der vorliegenden Erfindung nicht darauf festgelegt. Beispielsweise kann die Burstlänge mit "4" oder "8" festgelegt werden.
Obwohl das Kommando "ACT" bei diesem Beispiel in jedem zweiten Zyklus erzeugt wird, ist darüber hinaus das Intervall der Erzeugung des Kommandos "ACT" bei der vorliegenden Erfindung nicht darauf festgelegt.
Obwohl die Beschreibung für das Beispiel gemacht worden ist, dass der Defektanalyseadressgenerator beim obigen Ausführungsbeispiel außerhalb des Testmustergenerators vorgesehen ist, kann zudem ein Teil oder der gesamte Defektanalysegenerator im Testmustergenerator enthalten sein.
Obwohl die Beschreibung für den Fall gemacht wurde, dass das Speicherbauelement beim vorhergehenden Ausführungsbeispiel hinsichtlich der Spaltenadressen im Burstmodus arbeitet, kann das Speicherbauelement hinsichtlich der Zeilenadressen im Burstmodus arbeiten. In solch einem Fall dient die im obigen Ausführungsbeispiel beschriebene Spaltenadresse (Startspaltenadresse) als die Zeilenadresse (Startzeilenadresse) und die Zeilenadresse fungiert als die Spaltenadresse. Des Weiteren wird der oben beschriebene Zeilenadressauswahlblock 44 zu einem Spaltenadressauswahlblock.
Industrielle Anwendbarkeit
Wie es oben beschrieben wurde, kann das erfindungsgemäße Halbleiterspeichertestgerät eine Adresse (Zeilenadresse), die in einem Register festgehalten wird, in den Defektanalysespeicher eingegeben werden und diese Zeilenadresse kann in den Defektanalysespeicher mit einem beliebigen Zeitablauf in einer Periode des Festhaltens dieser Zeilenadresse eingegeben werde, ohne auf einen Zeitablauf der Erzeugung dieser Zeilenadresse festgelegt zu sein.
Deshalb ist die vorliegende Erfindung dazu geeignet, den Defektanalysespeicher zu verwenden, der ein Testergebnis des Speicherbauelements speichert, das im Burstmodus arbeitet und den Interbankverschachtelungsbetrieb ausführt.
Zusammenfassung
Es wird ein Halbleiterspeichertestgerät offenbart, das in der Lage ist, leicht eine in einen Defektanalysespeicher einzugebende Adresse zu erzeugen, um ein Speicherbauelement, das eine Burstfunktion zwischen Bänken besitzt, während des Verschachtelungsbetriebs zu testen. Jedes der den Bänken des Prüflings entsprechenden Register hält eine Zeilenadresse der entsprechenden Bank fest. Wenn eine Startzeilenadresse einer der Bänke in den Prüfling eingegeben wird, wird eine Zeilenadresse der gleichen Bank wie die Startzeilenadresse aus dem der Bank entsprechende Register ausgelesen und zusammen mit der Startzeilenadresse an einen Defektanalysespeicher ausgegeben. Des Weiteren ist es während des Burstbetriebs der Bank möglich, für jeden Taktzyklus die Zeilenadresse zusammen mit der gleichen Zeilenadresse wie die des Speicherbauelements durch Verrechnung der Startzeilenadresse an den Defektanalysespeicher auszugeben.

Claims

Halbleiterspeichertestgerät, das als Prüfling ein Speicherbauelement bestimmt, dessen Speicherbereich durch eine Vielzahl von Bänken aufgebaut wird und das hinsichtlich der Spaltenadressen (oder der Zeilenadressen) in einem Burstmodus arbeitet, das folgendes umfasst: einen Testmustergenerator, der ein Testmustersignal und ein Erwartungswertmustersignal erzeugt; einen Logikkomparator, der ein Antwortausgabesignal des Speicherprüflings, dem das Testmustersignal eingegeben worden ist, mit dem Erwartungswertmustersignal vergleicht, und eine Nichtübereinstimmung als eine Defektzelle feststellt; und einen Defektanalysespeicher, der Defektinformation an der gleichen Adresse speichert, wie die Adresse der Defektzelle im Speicherbauelement, wobei das Halbleiterspeichertestgerät darüber hinaus einen Defektanalyseadressgenerator umfasst, der eine Defektanalyseadresse erzeugt, die verwendet wird, um im Defektanalysespeicher den gleichen Adressraum festzulegen, wie der im Speicherbauelement, das sich im Burstmodus befindet, wobei der Defektanalyseadressgenerator einen Registerdateiblock besitzt, der entsprechend jeder Bank des Speicherbauelements ein Register aufweist.
Halbleiterspeichertestgerät nach Anspruch 1, wobei der Registerdateiblock in jedem Register eine Zeilenadresse (oder eine Spaltenadresse) einer entsprechenden Bank festhält, eine Zeilenadresse (oder eine Spaltenadresse) der gleichen Bank wie eine Startspaltenadresse (oder eine Startzeilenadresse) irgendeiner Bank liest und sie zusammen mit der Startspaltenadresse (oder der Startzeilenadresse) an den Defektanalysespeicher ausgibt, wenn die Startspaltenadresse (oder die Startzeilenadresse) in das Speicherbauelement eingegeben wird, und die Zeilenadresse (oder die Spaltenadresse) zusammen mit der gleichen Spaltenadresse (oder Zeilenadresse), wie die im Speicherbauelement, die durch Verarbeitung der Startspaltenadresse (oder der Startzeilenadresse) entsprechend jedem Taktzyklus im Burstbetrieb der Bank erzeugt wird, an den Defektanalysespeicher ausgibt.
Halbleitertestgerät nach Anspruch 1 oder 2, wobei der Defektanalyseadressgenerator, wenn eine Zeilenadresse (oder eine Spaltenadresse) irgendeiner Bank aus dem Testmustergenerator in das Speicherbauteil eingegeben wird, die Zeilenadresse (oder die Spaltenadresse) in eine dieser Bank entsprechenden Register speichert.
Halbleitertestgerät nach den Ansprüchen 1 bis 3, wobei der Defektanalyseadressgenerator in jedem Register eine Zeilenadresse (oder eine Spaltenadresse) festhält, die gespeichert wird, unmittelbar bevor eine nächste Zeilenadresse (oder Spaltenadresse) gespeichert wird.
Halbleitertestgerät nach den Ansprüchen 1 bis 4, wobei beim Burstbetrieb einer Bank des Speicherbauelements der Testmustergenerator eine Zeilenadresse (oder eine Spaltenadresse) einer anderen Bank in das Speicherbauelement eingibt.
Halbleitertestgerät nach einem der Ansprüche 1 bis 5, wobei der Testmustergenerator folgendes umfasst: einen Kommandogenerator, der wahlweise ein Kommando "ACT" erzeugt und in einem Zyklus, in dem das Kommando "ACT" nicht erzeugt wird, ein Kommando "READ" oder "WRITE" erzeugt; einen Adressgenerator, der in einer Zyklenperiode, die einer Burstlänge des Speicherbauelements entspricht, eine Bankadresse, die irgendeine Bank kennzeichnet, und eine Zeilenadresse (oder eine Spaltenadresse) dieser Bank erzeugt, ferner in der Zyklenperiode, die der Burstlänge entspricht, eine Bankadresse und eine Startspaltenadresse (oder eine Startzeilenadresse) in dieser Bank erzeugt, und durch Verarbeiten der Startspaltenadresse (oder der Startzeilenadresse) im Burstbetrieb dieser Bank entsprechend jedem Taktzyklus eine Spaltenadresse (oder eine Zeilenadresse) erzeugt; und einen Testmustersignalerzeugungsblock, der das Kommando "ACT" mit der Zeilenadresse (oder der Spaltenadresse), die zum Zeitpunkt der Erzeugung des Kommandos "ACT" durch den Adressgenerator erzeugt wird, kombiniert und ein Ergebnis an das Speicherbauelement ausgibt, und das das Kommando "READ" oder "WRITE" mit der Startspaltenadresse (oder der Startzeilenadresse), die zum Zeitpunkt der Erzeugung des Kommandos "READ" oder "WRITE" durch den Adressgenerator erzeugt wird, kombiniert und ein Ergebnis an das Speicherbauelement ausgibt.
Halbleitertestgerät nach einem der Ansprüche 1 bis 6, wobei der Defektanalyseadressgenerator folgendes umfasst: einen Schreibregisterauswahlblock, der ein Register auswählt, in das die Zeilenadresse (oder die Spaltenadresse) entsprechend einer Bankadresse geschrieben wird, die zusammen mit der Zeilenadresse (oder der Spaltenadresse) ausgegeben wird und irgendeine der Banken kennzeichnet; und einen Leseregisterauswahlblock, der ein Register auswählt, aus dem die Zeilenadresse (oder die Spaltenadresse) entsprechend einer Bankadresse gelesen wird, die zusammen mit der Zeilenadresse (oder der Spaltenadresse) ausgegeben wird.
Halbleitertestgerät nach Anspruch 7, wobei der Defektanalyseadressgenerator folgendes aufweist: einen Adresssteuerblock, der ein Schreibanweisungssignal erzeugt, wenn eine Zeilenadresse (oder eine Spaltenadresse) irgendeiner Bank aus dem Testmustergenerator in das Speicherbauelement eingegeben wird, und ein Leseanweisungssignal erzeugt, wenn eine Startspaltenadresse (oder eine Startzeilenadresse) irgendeiner Bank aus dem Testmustergenerator in das Speicherbauelement eingegeben wird und diese Bank den Burstbetrieb durchführt; und einen Zeilenadressenauswahlblock (oder Spaltenadressenauswahlblock), der eine Zeilenadresse (oder eine Spaltenadresse) aus einem Register ausliest, das durch den Leseregisterauswahlblock ausgewählt wird, und sie an den Defektanalysespeicher ausgibt, wobei der Registerdateiblock eine Zeilenadresse (oder eine Spaltenadresse) in ein Register schreibt, das durch den Schreibregisterauswahlblock ausgewählt wird, wenn das Schreibanweisungssignal erzeugt wird.
Halbleiterspeichertestgerät nach Anspruch 8, wobei der Zeilenadressenauswahlblock (oder der Spaltenadressenauswahlblock) eine im Adressgenerator erzeugte Zeilenadresse (oder eine Spaltenadresse) an den Defektanalysespeicher ausgibt, wenn das Leseanweisungssignal nicht erzeugt wird.
Halbleiterspeichertestgerät nach einem der Ansprüche 1 bis 9, wobei das Speicherbauelement ein SDRAM (Synchron-DRAM) ist.
Verfahren zur Erzeugung von Adressen zur Defektanalyse, das in einem Halbleiterspeichertestgerät, das als Prüfling ein Speicherbauelement testet, dessen Speicherbereich aus einer Vielzahl von Bänken aufgebaut ist und das hinsichtlich einer Zeilenadresse (oder einer Spaltenadresse) in einem Burstmodus arbeitet, eine Defektanalyseadresse erzeugt, die verwendet wird, um in einem Defektanalysespeicher den gleichen Adressraum wie den im Speicherbauelement, das sich in einem Burstbetrieb befindet, festzulegen, wobei das Verfahren die folgenden Schritte umfasst: einen Schritt des Festhaltens einer Zeilenadresse (oder einer Spaltenadresse) einer entsprechenden Bank im jeweiligen Register eines Registerdateiblocks, der Register entsprechend den jeweiligen Bänken des Speicherbauelements besitzt; einen Schritt des Lesens einer Zeilenadresse (oder einer Spaltenadresse) der gleichen Bank wie eine Startspaltenadresse (oder eine Startzeilenadresse) irgendeiner Bank aus einem Register, das dieser Bank entspricht, und ihres Ausgebens an einen Defektanalysespeicher zusammen mit der Startspaltenadresse (oder der Startzeilenadresse), wenn die Startspaltenadresse (oder die Startzeilenadresse) in das Speicherbauelement eingegeben wird; und einen Schritt des Ausgebens der Zeilenadresse (oder der Spaltenadresse) an den Defektanalysespeicher zusammen mit der gleichen Spaltenadresse (oder der Zeilenadresse) wie die im Speicherbauelement, die durch Verarbeitung der Startspaltenadresse (oder der Startzeilenadresse) entsprechend jedem Taktzyklus beim Burstbetrieb der Bank erzeugt wird.