DE2555439A1 - Monolithische hochintegrierte halbleiterschaltung - Google Patents

Monolithische hochintegrierte halbleiterschaltung

Info

Publication number
DE2555439A1
DE2555439A1 DE19752555439 DE2555439A DE2555439A1 DE 2555439 A1 DE2555439 A1 DE 2555439A1 DE 19752555439 DE19752555439 DE 19752555439 DE 2555439 A DE2555439 A DE 2555439A DE 2555439 A1 DE2555439 A1 DE 2555439A1
Authority
DE
Germany
Prior art keywords
address
register
memory
highly integrated
semiconductor circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752555439
Other languages
English (en)
Other versions
DE2555439C2 (de
Inventor
Joseph R Cavaliere
Rocco Robortaccio
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2555439A1 publication Critical patent/DE2555439A1/de
Application granted granted Critical
Publication of DE2555439C2 publication Critical patent/DE2555439C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/30—Accessing single arrays
    • G11C29/32—Serial access; Scan testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths

Description

Monolithische hochintegrierte Halbleiterschaltung
Die Erfindung bezieht sich auf Halbleiterschaltungen, die so entworfen und angeordnet sind, daß ihre Prüfung erleichtert wird. Obgleich die Erfindung nicht darauf beschränkt ist, berührt die Erfindung hauptsächlich Halbleiterplättchen mit hohen Integrationsgraden, in denen Speicheranordnungen eingebettet sind, die Adressenregister, Datenregister und Pufferregister enthalten.
Für die Zwecke der Beschreibung ist der Ausdruck "eingebettet" definiert als die Bedingung einer Speicheranordnung, eines Schaltungselementes oder einer Schaltungsanordnung zur Realisierung einer Schaltungsfunktion auf einem Halbleiterplättchen mit ,hohem Integrationsgrad, die durch andere Schaltungen auf dem Halbleiterplättchen umgeben sind, so daß die Speicheranordnung, das Schaltungselement oder die Schaltungsanordnung rnicht direkt von den Eingangs- und Ausgangsanschlüssen des Halbleiterplättchens zugänglich ist, weder teilweise noch insgesamt.
Sin Hauptproblem derartiger Geräte ist das Prüfen der eingebetteten Anordnung und insbesondere das^die geeigneten Testdaten und Adressen zu den Eingängen der Anordnung zu bekommen. Wenn ein
609826/0908
ORIGINAL INSPECTED
beträchtlicher Teil von logischen Schaltungen die Speicheranordnung umgibt, besteht das Problem darin, zu bestimmen, welche Eingangsmuster oder Folgen von Eingangsraustern den Haupteingängen der Anordnung zugeführt werden können, um die richtigen Prüfmuster der Speicheranordnung zuzuführen und anschließend bedeutungsvolle Ergebnisse der Testdaten am Ausgang der Schaltung zu erhalten.
Mit dem Aufkommen der hochintegrierten Schaltungen erhielten sowohl der Schaltungsentwerfer als auch der Bauteilehersteller die Möglichkeit, die Anzahl der Schaltungen auf einem einzelnen Halbleiterplättchen stark zu erhöhen. Aber wenn nicht eine Einrichtung vorgesehen wird, die das Prüfen der Schaltungen, die in dem Halbleiterplättchen eingebettet sind, erlaubt, kann ein weiteres Anwachsen der Schaltungsdichte nicht erwartet werden.
Natürlich ist das Problem der Prüfung hochintegrierter Schaltungen bereits angegangen worden. Ein Beispiel ist in dem US-Patent 3 761 695 beschrieben. Im US-Patent 3 781 670 ist ein Wechselstrom-Prüfverfahren eines Halbleiterplättchens mit hochintegrierten Schaltungen während der Herstellung offenbart. Aus dem US-Patent 3 789 205 ist es bekannt, einzelne Halbleiterplättchen, die auf einer ebenen Karte montiert und untereinander so verbunden sind, daß sie die gewünschte logische Funktion realisieren, durch elektronisches Isolieren der Halbleiterplättchen und durch Zuführen von Prüfmustern zu den Eingangsleitungen der zu prüfenden Halbleiterplättchen zu prüfen. Das US-Patent 3 790 885 beschreibt ein Verfahren zur Prüfung von Halbleiterplättchen mit hohem Integrationsgrad, das das Laden eines Prüfmusters in einen zu dem Halbleiterplättchen hinzugefügten Schieberegisterspeicher umfaßt, wobei das Prüfmuster ausgewählten Elementen des Halbleiterplättchens zugeführt wird und die Ergebnisse überwacht werden.
609826/0908
FI 974 025
Andere Verfahren, die sich mit dem Problem der Prüfung von HaIbleiterplättchen mit hohem Integrationsgrad befassen, sind in den US-Patenten 3 762 027 und 3 772 595 offenbart.
Keiner der vorhergenannten Patentschriften ist jedoch eine Lösung für das Prüfen eingebetteter Anordnungen zu entnehmen.
Der Erfindung liegt daher die Aufgabe zugrunde, bei einer monolithischen hochintegrierten Halbleiterschaltung, die aus einer Speicheranordnung mit Adressen-·, Daten- und Pufferregistern sowie zugehörigen logischen Schaltngen besteht, welche letzteren so angeordnet sind, daß kein direkter Zugang von den Haupt-Anschlußpunkten der Halbleiterschaltung, die der Verbindung mit externen Schaltungen dienen, zu allen Teilen der Speicheranordnung möglich ist, eine Prüfung auch der eingebetteten Schaltungen unter Vewendung üblicher Speicherprüfgeräte zu ermöglichen.
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß erste, die logischen Schaltungen umgehende Mittel vorgesehen sind für die direkte Eingabe eines Prüfmusters von den Haupt-Anschlußpunkten aus in eines der Adressen- und Datenregister und zweite Mittel für das Umgehen der den Speicherausgängen zugeordneten logischen Schaltungen zur Prüfung der Speicherausgangssignale.
Im folgenden wird die Erfindung in Verbindung mit den Zeichnungen näher beschrieben, von denen zeigt:
6098 26/0908
Fig. 1 ein vereinfachtes Blockschaltbild eines HaIb-
leiterplättchens mit hohem Integrationsgrad oder einer Halbleitervorrichtung gemäß der Lehre der Erfindung,
Fig. 2 ein vereinfachtes Blockschaltbild einer ty
pischen Verriegelungsstufe eines Schieberegisters, die in der eingebetteten Anordnung nach Fig. 1 verwendet wird,
Fig. 3 ein vereinfachtes Blockschaltbild einer Reihe
von Schieberegister-Verriegelungsstufen der Adressenregister der Speicheranordnung nach Fig. 1 und
j Fig. 4 ein vereinfachtes Blockschaltbild des Teils
der Anordnung nach Fig. 1, der die Prüf-Ausgangssignale liefert.
In Fig. 1 ist in einfacher Weise in Form eines Blockdiagramms ein Halbleiterplättchen 11 mit hohem Integrationsgrad gemäß den Lehren der Erfindung dargestellt.
Das Halbleiterplättchen 11 enthält typischerweise eine Reihe von kombinatorischen und/oder sequentiellen logischen Schnittstellenschaltungen 12, 13 und eine Speicheranordnung 14.
Verbindungsleitungen von den Haupteingängen des Halbleiterplättchens zu der logischen Schaltung 12 sind generell bezeichnet mit PI1 ... PlK. Sie erstrecken sich nur zur Schaltung 12 und sind von der Speicheranordnung 14 direkt nicht sichtbar. In einem allge meineren Fall würden Verbindungen zwischen den logischen Schnittstellenschaltungen 12 und den logischen Schnittstellenschaltungen
609826/0908
FI 974 026
I13 vorhanden sein, Haupteingänge zu den logischen Schnittstellen- !Schaltungen 13, Hauptausgänge von der logischen Schnittstellenschaltung 12 und Verbindungen zwischen den logischen Schnittstellenschaltungen und anderen auf dem Halbleiterplättchen befindlichen (nicht dargestellten) Schaltungen.
Die Speicheranordnung 14 kann typischerweise eine 64 χ 8-Anordnung ]
sein, was bedeutet, daß sie 64 Wörter zu je 8 Bits speichern kann. Die Erfindung ist jedoch nicht hinsichtlich der Speichergröße begrenzt und ist sowohl anwendbar auf kleinere oder größere Speicher-i !anordnungen..Insbesondere ist die Erfindung anwendbar auf verschiedene Speicherarten wie z.B. Festwertspeicher und Speicheranordnungen mit wahlfreiem Zugriff.
; ι
Die Speicheranordnung 14 enthält typischerweise eine Reihe von Schieberegister-Verriegelungsstufen, die als Ädressenregister arbeiten und mit AR1 ... ARK bezeichnet sind. Sie enthält ferner ι eine Reihe von Schieberegister-Verriegelungsstufen,· die als Datenregister arbeiten und mit DR1 ... DRM bezeichnet sind, sowie eine Gruppe von Verriegelungsstufen, die als Pufferregister arbeiten und mit PR1 ... PRM bezeichnet sind.
Im Betrieb speichern die Adressenregister AR1 ... ARK die · Adresse des innerhalb der Anordnung zu benutzenden Speicherplatzes. Verbindungen zwischen den logischen Schaltungen 12 und den Adressenregistern ÄR1 ... ARK sind mit A1 ... AK bezeichnet, Verbindungen zwischen der logischen Schaltung 12 und den Datenregistern DR1 ... DKEl sind mit DU ... DlM bezeichnet und Verbindungen zwischen den Pufferregistern PR1 ... PRM und der loigischen Schaltung 13 sind bezeichnet D01 ... DOM.
6098 28/.0.9M.
FI 974 025
Verbindungen von der logischen Schaltung 13 zu den Hauptausgängen des Halbleiterplättchens sind bezeichnet mit P01 ... POM.
Eine Lese/Schreibleitung L/S führt von einem Haupteingang des Halbleiterplättchens direkt zu der Speicheranordnung, um dieser mitzuteilen, ob sie eine Lese-- oder Schreiboperation durchführen soll. Eine Taktleitung AC führt von einem Haupteingang zu der Speicheranordnung 14, um dieser eine Reihe von Taktirnpulsen zuzuführen. In einem allgemeineren Fall können die Lese/Schreibund Taktleitungen der Anordnung über kombinatorische logische Schaltungen zugeführt werden.
Das soweit beschriebene Halbleiterplättchen 11 ist insoweit charakteristisch für den Stand der Technik, als die Vorrichtung eine !eingebettete Speicheranordnung 14 enthält. So erstrecken sich , beispielsweise die Zuleitungen Pi 1 ... PiK von Haupteingängen zu |der logischen Schnittstellenschaltung 12, die Zuleitungen P01 ... \POM erstrecken sich von der logischen Schnittstellenschaltung 13 I zu den Hauptausgängen, während die Verbindungsleitungen A1 ... AK, DU ... DiM und D01 ... DOM zwischen den logischen Schaltungen 12, 13 und der Speicheranordnung 14 verlaufen. Die Speicheranordnung 14 ist jedoch nicht direkt zugänglich von den Haupteingängen und -ausgängen des Halbleiterplättchens 11 aufgrund der dazwischen angeordneten logischen Schnittstellenschaltungen 12,
Um dem zu begegnen, wird gemäß den Lehren der Erfindung die Tatsache ausgenutzt, daß diese besondere Art der Speicheranordnung bereits Folgen von Schieberegister-Verriegelungsstufen enthält, die als Adressenregister AR1 ... ARK dienen und als Datenregister DR1 ... DRM. Während des Systembetriebes speichern diese Register Informationsbits so, wie es der Entwerfer des Halbleiterplättchens beabsichtigt.
809826/0908
FI 974 025
Für Prüfzwecke jedoch und gemäß den Lehren der Erfindung sind vorgesehen: Eine Vorrichtung (SIA und SID) zur Eingabe der Information in die Adressenregisterfolge AR1 ... ARK und in die Datenregisterfolge DR1 ... DRM direkt von den Haupeingängen, sowie Vorrichtungen (ACA und BCA, ACD und BCD) zum Verschieben der in die Adressen- und Datenreigsterfolgen eingegebenen Information durch die Registerfolge, eine Vorrichtung (CCA & CCD) zur Sperrung der Vorrichtung zur Informationsverschiebung, wenn das Gerät im Betrieb ist und zur Sperrung der Verbindungen (A1 ... AK und DU ... DIM) von der logischen Schnittstellenschaltung 12, wenn die Anordnung im Prüfbetrieb arbeitet; eine Vorrichtung (SOA und SlO) zur Ausgabe der Information, die direkt von den Haupteingängen in die Registerfolge (AR1 ... ARK und DR1 und DRM) eingegeben wurde; eine mit den Pufferregistern PRl ... PRM verbundene Vorrichtung 15 zum Vergleich des bei der Prüfung erhaltenen Ausgangssignals mit einem erwarteten Ausgangssignal; eine Vorrichtung CO zur überwachung des Ausgangspegels der Vergleichsschaltung; eine Folge 16 von Schieberegister-Verriegelungsstufen zur Gewinnung von gegenphasigen Ausgangssignalen von der Speicheranordnung 14 während des Prüfbetriebs; und eine Vorrichtung SO für die überwachung der Ausgangssignale des Schieberegisters 16. ι
Im Betrieb wird Information von der logischen Schnittstellenschaltung 12 in die Adreßregister AR1 ... ARK über die Verbindungsleitung A1 ... AK geladen. Im Prüfbetrieb jedoch wird die logische Schnittstellenschaltung 12 umgangen und die zu speichernde Adresse wird direkt den Adressenregistern AR1 ... ARK von den Haupteingängen über die Eingabeleitung SIA zugeführt.
Das erste Informationsbit wird in das erste Register AR1 über die Leitung SIA eingegeben. Jedes Adressenregister AR1 ... ARK be sitzt zwei Verriegelungsstufenf wie das am besten in der Fig. 2 dargestellt ist, nämlich eine Haupt-Verriegelungsschaltung und eine Neben-Verriegelungsschaltung. Die den Eingang jedes Registers
6w3826/0908
FI 974 025
: bildende Kauptverriegelungsschaltung wird durch die Taktleitung : ACA gesteuert und die den Ausgang bildende Nebenverriegelungs- ; schaltung, die mit dem Eingang des nächsten Registers verbunden
j ist, wird durch die Taktleitung BCA gesteuert. Wie das am besten aus Fig. 3 ersichtlich ist, werden durch aufeinanderfolgendes j Zuführen von Impulsen zur Leitung ACA und dann zur Leitung BCA Informationsbits, die über die Leitung SIA in das erste Register AR1 eingegeben wurden, in das nächste Register AR2 verschoben, dann in das nächste Register AR3 us*7. Mittels der Taktleitungen ACA und BCA kann ein ständiges Verschieben der Information von einem Register zum nächsten erfolgen. Es ist ersichtlich, daß Information in die Adressenregister AR1 ... ARK geladen werden kann entweder über die Eingabeleitung SIA oder die Verbindungsleitungen A1 ... AK. Im Betrieb dient die Taktleitung CCA dazu, die Taktleitungen ACA und BCA zu sperren, so daß Information von der logischen Schnittstellenschaltung 12 in die Adressenregister AR1 ... ARK gespeichert werden kann. Im Prüfbetrieb
I jedoch sperrt die Taktleitung CCA die Leitungen A1 ... AK, und ,ermöglicht dadurch, daß Information in die Register AR1 ... ARK über die Eingabeleitung SIA eingegeben werden kann.
Im Prüfbetrieb kann die Adresseninformation, die anfänglich in die Adressenregister AR1 ... ARK über die Eingabeleitung SIA eingegeben wird, über die Ausgabeleitung SOA ausgegeben werden. Wenn die ausgegebene Adresseninformation von der eingegebenen sich unterscheidet, zeigt dies an, daß ein Defekt oder Problem in der Folge der Adressenregister AR1 ... ARK vorhanden war.
Die Anordnung und die Betriebsweise der Datenregister DR. 1 ... DRM ist im wesentlichen die gleiche als die der Adressenregister AR1 ... ARK. Im Betrieb wird Information von der logischen Schnittstellenschaltung 12 in die Datenregister DR1 ... DRM über die Verbindungsleitungen DU ... DIM geladen. Im Prüfbetrieb wird
6098 2 6/0908
FI 974 025
ν,ί ν)
die logische Schnittstellenschaltuno" 12 umgangen und die Daten werden direkt von den Haupteingängen über die Eingabeleitung SID in die Datenregister DR1 ... DRM eingegeben.
Das erste Informationbit wird in das erste Datenregister über die Leitung SID eingegeben. Durch nacheinander erfolgendes Zuführen von Impulsen zu der Leitung ACD und dann zu der Leitung BCD werden in das erste Register DRI eingegebene Daten in das nächste Register DR2 verschoben, dann in das nächste Register DR3 usw. Mittels der Taktleitungen ACD und BCD kann eine konstante Verschiebung von Information von einem Datenregister zum nächsten erfolgen.
Beim Betrieb sperrt die Taktleitung CCD die Taktleitungen ACD und BCD7 so daß Daten von der logischen Schnittstellenschaltung 12 in den Datenregistern DR1 ... DRII gespeichert werden können. Im Prüfbetrieb jedoch sperrt die Taktleitung CCD die Leitungen DU ... DIM, um über die Leitung SID die Dateneingabe in die Datenregister DR1 ... DRM zu ermöglichen.
Im Prüfbetrieb kann die Dateninformation, die anfänglich mittels der Eingabeleitung SID in die Datenregister DR1 ... DRIl eingegeben wurde, über die Ausgabeleitung SOD ausgegeben werden. Wenn die ausgegebene Dateninformation von der eingegebenen verschieden ist, zeigt dies an, daß ein Defekt oder ein Problen in der Folge der Datenregister DR1 ... DRM vorhanden war.
Die Erfindung wird weiter erläutert durch Erklärung ihrer Wirkungsweise während eines Testzyklus. Die Taktleitung CCA sperrt die Verbindungsleitungen A1 ... AK. Eine bestimmte Adresse wird mittels der Eingabeleitung SIA in die Adressenregister AR1 ... ARK; eingegeben und durch nacheinander erfolgendes Zuführen von Im- j
I 609116/090
FI 974 025
pulsen zu den Taktleitungen. BCA und CCA von Register zu Register verschoben. Wenn nur die Aäressenregister geprüft werden, wird die Adresse, die über die Eingabeleitung SIA eingegeben wurde, über die Ausgabeleitung SOA ausgegeben und die ausgegebene Adresse mit der eingegebenen verglichen. Wenn sie übereinstimmen, ! arbeiten die Adressenregister ordnungsgemäß. Eine ähnliche Schritt folge wird wiederholt für das Prüfen der Datenregister DR1 ... DRM.
Im Anschluß daran wird die Speicheranordnung selbst geprüft und dies geschieht einfach durch Betreiben der Anordnung in der übli- !chen Weise, nämlich das zu lesen, was eingegeben wurde. Im fol~ j genden wird auf die Fign. 1 und 4 bezug genommen. Die Ausgangssignale der Pufferregister PIi 1 .. . PRM werden der Vergleichsschaltung 15 zugeführt und mit einem erwarteten Ausgangssignal
■verglichen. Das Ausgangssignal am Ausgang CO der Vergleichsschal-'tung ist beispielsweise entweder eine 0 oder 1, abhängig davon,-
!wie die Vergleichsschaltung für ein vorgegebenes Prüfmuster !entworfen wurde.
jEin weiterer Vorteil besteht darin, daß die gegenphasigen Aus-· igangssignale der Speicheranordnung 14 (siehe Fig. 4) der Folge iVon Register-Verriegelungsstufen zugeführt werden können und die IInformation ausgeschoben werden kann, wo sie an der Leitung SO überwacht werden kann, die zu einem Ausgangsanschluß führt. Die Taktleitungen ACB und BCB dienen dazu, die Information durch die Folge zu verschieben, während die Taktleitung CCB in der gleichen Weise dazu dient, beispielsweise die Taktleitung ACA, BCA und CCA im Hinblick auf die Adressenregister AR1 ... ARK zu sperren.
Dieses Prüfverfahren hat keine Verschlechterung der Arbeitsweise der Speicheranordnung oder der umgebenden logischen Schaltungen zu Folge, die durch Einfügen zusätzlicher logischer Schaltungen und anderer Verzögerungen verursacht werden könnte.
609826/0908
FI 974 025
;Ein weiterer Vorteil der Erfindung besteht darin, daß, nachdem ι die Speicheranordnung einmal geprüft worden ist, sie selbst dazu jbenutzt werden kann, um die restlichen logischen Schaltungen auf [äem Halblei terplättchen zu prüfen.
Ein weiterer Vorteil der Erfindung ist der, daß man, wenn die Anordnung im Prüfbetrieb arbeitet, eine direkt in die Adressenregister AR1 — ARK einzuspeichernde Adresse eingeben kann. Man icann auch die neuen Adressendaten von den Verbindungsleitungen A1 ... AK zur Verfügung haben. Dann betreibt man die Anordnung so, daß die Adresse, die eingegeben wurde, abgefragt wird, daß idie auf den Leitungen A1 ... AK befindliche Adresse in den Adressenregistern AR1 ... ARK gespeichert wird und betreibt die ,Anordnung erneut und fragt die Adresse ab, die von den Verbindungsleitungen A1 ... AK in die Adressenregister eingegeben wurde. Man wählt dieses Verfahren, wenn man vernünftigerweise erwartet, daß die Folge von Ereignissen einen Ausfall verursacht oder wenn man die Ansprechzeit der Anordnung prüft.
609826/0908
FI 974 Ο25

Claims (3)

  1. PATENTANSPRÜCHE
    Monolithische hochintegrierte Halbleiterschaltung, bestehend aus einer Speicheranordnung mit Adressen-, Daten- und Pufferregistern und zugehörigen logischen Schaltungen, die so angeordnet sind, daß kein direkter Zugang von den Haupt-Anschlußpunkten der Halbleiterschaltung, die der Verbindung mit externen Schaltungen dienen, zu allen Teilen der Speicheranordnung möglich ist, dadurch gekennzeichnet, daß erste, die logischen Schaltungen (12, 13; Fig. 1) umgehende Mittel (Leiterzüge SIA, SID) vorgesehen sind für die direkte Eingabe eines Prüfmusters von den Haupt-Anschlußpunkten aus in eines der Adressen- und Datenregister und zweite Mittel (15 f 16) für das Umgehen der den Speicherausgängen zugeordneten logischen Schaltungen (13) zur Prüfung der Speicherausgangssignale.
  2. 2. Monolithische hochintegrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß mit Haupt-Anschlußpunkten direkt verbundene Leiterzüge (ACA, BCA, ACD, BCD) vorgesehen sind, über die ein in die als Schieberegister ausgebildeten Adressen- und Datenregister eingegebenes Prüfmuster verschiebbar und am Ausgang (SOA, SOD) der letzten Registerstufe abnehmbar ist.
  3. 3. Monolithische hochintegrierte Halbleiterschaltung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß weitere Leiterzüge (CCA, CCD) vorgesehen sind zum Verhindern von Verschiebeoperationen der Adreß- und Datenregister während des normalen Betriebes und zum Verhindern eines Zugriffs zum Speicher über die logischen Schaltungen während des Prüfbetriebs.
    6Q9 8 2 6/GL90B
    FI 974 025
    Monolithische hochintegrierte Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die zweiten Mittel zum Prüfen der Speicherausgangssignale eine Vergleichsschaltung (15) zum Vergleich der Prüf-Ausgangssignale mit erwarteten Ausgangssignalen enthält.
    Monolithische hochintegrierte Halbleiterschaltung nach den Ansprüchen 1 und 4, dadurch gekennzeichnet, daß die Prüfvorrichtung eine Reihe von Schieberegister-Verriegelungsstufen (16) enthält zur Überwachung der invertierten Ausgangssignale der Speicheranordnung.
    609826/0908
    FI 974 025
    Leerseite
DE2555439A 1974-12-20 1975-12-10 Monolithische hochintegrierte Halbleiterschaltung Expired DE2555439C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/534,608 US3961254A (en) 1974-12-20 1974-12-20 Testing embedded arrays

Publications (2)

Publication Number Publication Date
DE2555439A1 true DE2555439A1 (de) 1976-06-24
DE2555439C2 DE2555439C2 (de) 1982-10-21

Family

ID=24130797

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2555439A Expired DE2555439C2 (de) 1974-12-20 1975-12-10 Monolithische hochintegrierte Halbleiterschaltung

Country Status (4)

Country Link
US (1) US3961254A (de)
DE (1) DE2555439C2 (de)
FR (1) FR2295530A1 (de)
IT (1) IT1043513B (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0028091A1 (de) * 1979-10-18 1981-05-06 Sperry Corporation Fehlererkennung in integrierten Schaltungschips und Schaltungskarten und Systeme, die solche Chips enthalten
DE3241412A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum testen eines hochintegrierten mikroprogramm-gesteuerten elektronischen bauteiles

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4051352A (en) * 1976-06-30 1977-09-27 International Business Machines Corporation Level sensitive embedded array logic system
JPS54121036A (en) * 1978-03-13 1979-09-19 Cho Lsi Gijutsu Kenkyu Kumiai Method of testing function of logic circuit
FR2432175A1 (fr) * 1978-07-27 1980-02-22 Cii Honeywell Bull Procede pour tester un systeme logique et systeme logique pour la mise en oeuvre de ce procede
DE2842750A1 (de) * 1978-09-30 1980-04-10 Ibm Deutschland Verfahren und anordnung zur pruefung von durch monolithisch integrierten halbleiterschaltungen dargestellten sequentiellen schaltungen
US4225957A (en) * 1978-10-16 1980-09-30 International Business Machines Corporation Testing macros embedded in LSI chips
US4317200A (en) * 1978-10-20 1982-02-23 Vlsi Technology Research Association Method and device for testing a sequential circuit divided into a plurality of partitions
DE2902375C2 (de) * 1979-01-23 1984-05-17 Siemens AG, 1000 Berlin und 8000 München Logikbaustein für integrierte Digitalschaltungen
DE3029883A1 (de) * 1980-08-07 1982-03-11 Ibm Deutschland Gmbh, 7000 Stuttgart Schieberegister fuer pruef- und test-zwecke
US4404519A (en) * 1980-12-10 1983-09-13 International Business Machine Company Testing embedded arrays in large scale integrated circuits
US4441075A (en) * 1981-07-02 1984-04-03 International Business Machines Corporation Circuit arrangement which permits the testing of each individual chip and interchip connection in a high density packaging structure having a plurality of interconnected chips, without any physical disconnection
US4410987B1 (en) * 1981-07-13 1995-02-28 Texas Instruments Inc Preload test circuit for programmable logic arrays
US4481627A (en) * 1981-10-30 1984-11-06 Honeywell Information Systems Inc. Embedded memory testing method and apparatus
US4808915A (en) * 1981-10-30 1989-02-28 Honeywell Bull, Inc. Assembly of electronic components testable by a reciprocal quiescent testing technique
US4556840A (en) * 1981-10-30 1985-12-03 Honeywell Information Systems Inc. Method for testing electronic assemblies
US4503386A (en) * 1982-04-20 1985-03-05 International Business Machines Corporation Chip partitioning aid (CPA)-A structure for test pattern generation for large logic networks
DE3368770D1 (en) * 1982-11-20 1987-02-05 Int Computers Ltd Testing digital electronic circuits
US4527115A (en) * 1982-12-22 1985-07-02 Raytheon Company Configurable logic gate array
US4608669A (en) * 1984-05-18 1986-08-26 International Business Machines Corporation Self contained array timing
DE3686073T2 (de) * 1985-03-26 1993-01-07 Toshiba Kawasaki Kk Logischer schaltkreis.
GB8511187D0 (en) * 1985-05-02 1985-06-12 Int Computers Ltd Testing digital integrated circuits
GB8511188D0 (en) * 1985-05-02 1985-06-12 Int Computers Ltd Testing digital integrated circuits
US4726023A (en) * 1986-05-14 1988-02-16 International Business Machines Corporation Determination of testability of combined logic end memory by ignoring memory
KR880014482A (ko) * 1987-05-27 1988-12-24 미다 가쓰시게 반도체 집적회로 장치
US4853628A (en) * 1987-09-10 1989-08-01 Gazelle Microcircuits, Inc. Apparatus for measuring circuit parameters of a packaged semiconductor device
JP2521774B2 (ja) * 1987-10-02 1996-08-07 株式会社日立製作所 メモリ内蔵型論理ｌｓｉ及びそのｌｓｉの試験方法
US4841485A (en) * 1987-11-05 1989-06-20 International Business Machines Corporation Read/write memory device with an embedded read-only pattern and method for providing same
US4878209A (en) * 1988-03-17 1989-10-31 International Business Machines Corporation Macro performance test
US5189675A (en) * 1988-06-22 1993-02-23 Kabushiki Kaisha Toshiba Self-diagnostic circuit for logic circuit block
US5392297A (en) * 1989-04-18 1995-02-21 Vlsi Technology, Inc. Method for automatic isolation of functional blocks within integrated circuits
JPH03211481A (ja) * 1990-01-17 1991-09-17 Nec Corp Ｌｓｉテスト回路
US5254940A (en) * 1990-12-13 1993-10-19 Lsi Logic Corporation Testable embedded microprocessor and method of testing same
JP3381929B2 (ja) * 1990-12-27 2003-03-04 株式会社東芝 半導体装置
US5271019A (en) * 1991-03-15 1993-12-14 Amdahl Corporation Scannable system with addressable scan reset groups
US5442640A (en) * 1993-01-19 1995-08-15 International Business Machines Corporation Test and diagnosis of associated output logic for products having embedded arrays
US5561607A (en) * 1993-10-12 1996-10-01 Harris Corporation Method of manufacture of multi-cell integrated circuit architecture
US5418470A (en) * 1993-10-22 1995-05-23 Tektronix, Inc. Analog multi-channel probe system
DE4425254A1 (de) * 1994-07-16 1996-01-18 Telefunken Microelectron Datenübertragungsverfahren in einem Echtzeitdatenverarbeitungssystem
GB9417297D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Method and apparatus for testing an integrated circuit device
GB9417266D0 (en) * 1994-08-26 1994-10-19 Inmos Ltd Testing a non-volatile memory
US5479127A (en) * 1994-11-10 1995-12-26 National Semiconductor Corporation Self-resetting bypass control for scan test
US5847561A (en) * 1994-12-16 1998-12-08 Texas Instruments Incorporated Low overhead input and output boundary scan cells
US5719879A (en) * 1995-12-21 1998-02-17 International Business Machines Corporation Scan-bypass architecture without additional external latches
US5760598A (en) * 1996-02-12 1998-06-02 International Business Machines Corporation Method and apparatus for testing quiescent current in integrated circuits
US5844921A (en) * 1996-02-28 1998-12-01 International Business Machines Corporation Method and apparatus for testing a hybrid circuit having macro and non-macro circuitry
US5835502A (en) * 1996-06-28 1998-11-10 International Business Machines Corporation Method and apparatus for handling variable data word widths and array depths in a serial shared abist scheme
US6260166B1 (en) * 1998-06-01 2001-07-10 Compaq Computer Corporation Observability register architecture for efficient production test and debug
US6088823A (en) * 1998-06-12 2000-07-11 Synopsys, Inc. Circuit for efficiently testing memory and shadow logic of a semiconductor integrated circuit
FR2812948A1 (fr) * 2000-08-08 2002-02-15 Koninkl Philips Electronics Nv Procede pour tester un circuit integre a controle de cadencement flexible
US6795743B1 (en) 2000-09-18 2004-09-21 Dell Products L.P. Apparatus and method for electronically encoding an article with work-in-progress information
US6469949B1 (en) 2001-05-11 2002-10-22 International Business Machines Corp. Fuse latch array system for an embedded DRAM having a micro-cell architecture
US6971045B1 (en) * 2002-05-20 2005-11-29 Cyress Semiconductor Corp. Reducing tester channels for high pinout integrated circuits
JP3671948B2 (ja) * 2002-09-24 2005-07-13 ソニー株式会社 半導体集積回路とその試験方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
US3762027A (en) * 1970-05-18 1973-10-02 Reliable Electric Co Method of post-tensioning prestressed concrete
US3772595A (en) * 1971-03-19 1973-11-13 Teradyne Inc Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals
US3781670A (en) * 1972-12-29 1973-12-25 Ibm Ac performance test for large scale integrated circuit chips
US3789205A (en) * 1972-09-28 1974-01-29 Ibm Method of testing mosfet planar boards
US3790885A (en) * 1972-03-27 1974-02-05 Ibm Serial test patterns for mosfet testing

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3387276A (en) * 1965-08-13 1968-06-04 Sperry Rand Corp Off-line memory test
US3758761A (en) * 1971-08-17 1973-09-11 Texas Instruments Inc Self-interconnecting/self-repairable electronic systems on a slice

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3762027A (en) * 1970-05-18 1973-10-02 Reliable Electric Co Method of post-tensioning prestressed concrete
US3772595A (en) * 1971-03-19 1973-11-13 Teradyne Inc Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals
US3790885A (en) * 1972-03-27 1974-02-05 Ibm Serial test patterns for mosfet testing
US3789205A (en) * 1972-09-28 1974-01-29 Ibm Method of testing mosfet planar boards
US3761695A (en) * 1972-10-16 1973-09-25 Ibm Method of level sensitive testing a functional logic system
US3781670A (en) * 1972-12-29 1973-12-25 Ibm Ac performance test for large scale integrated circuit chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0028091A1 (de) * 1979-10-18 1981-05-06 Sperry Corporation Fehlererkennung in integrierten Schaltungschips und Schaltungskarten und Systeme, die solche Chips enthalten
DE3241412A1 (de) * 1982-11-09 1984-05-10 Siemens AG, 1000 Berlin und 8000 München Vorrichtung zum testen eines hochintegrierten mikroprogramm-gesteuerten elektronischen bauteiles

Also Published As

Publication number Publication date
US3961254A (en) 1976-06-01
FR2295530B1 (de) 1978-04-07
IT1043513B (it) 1980-02-29
FR2295530A1 (fr) 1976-07-16
DE2555439C2 (de) 1982-10-21

Similar Documents

Publication Publication Date Title
DE2555439C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE2555435C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE2311034C2 (de) Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips
DE2556822C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE60005156T2 (de) Verteilte schnittstelle zur parallelen prüfung von mehreren vorrichtungen, wobei nur ein einzelner testkanal benutzt wird
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE3588247T2 (de) Dynamischer Halbleiterspeicher mit einer statischen Datenspeicherzelle
DE19738569B4 (de) Testschaltkreis für integrierte Schaltkreise und Verfahren zum Testen
EP0144078A2 (de) Verfahren und Anordnung zum Prüfen einer Schaltung nach der Abfragepfad-Technik
DE3607015A1 (de) Verfahren und vorrichtung zur funktionspruefung von direktzugriffsspeichern
DE19737838B4 (de) Halbleiterspeichereinrichtung
DE10315248A1 (de) Eingebaute Selbsttestschaltung
DE69912545T2 (de) Schaltkreis mit einer einheit zum testen von verbindungen und ein verfahren zum testen von verbindungen zwischen einem ersten und zweiten elektronischen schaltkreis
DE4011935C2 (de)
DE3832440A1 (de) Testschaltungseinrichtung
DE19823930A1 (de) Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM
DE19951534A1 (de) Integrierte Halbleiterschaltung
EP0843317A2 (de) Verfahren zum Testen eines in Zellenfelder unterteilten Speicherchips im laufenden Betrieb eines Rechners unter Einhaltung von Echtzeitbedingungen
DE3634352A1 (de) Verfahren und anordnung zum testen von mega-bit-speicherbausteinen mit beliebigen testmustern im multi-bit-testmodus
DE19908157A1 (de) Speichertestschaltung
DE10032256C2 (de) Chip-ID-Register-Anordnung
DE3916811C2 (de)
DE4115084A1 (de) Vorrichtung zum testen einer halbleiterspeichereinrichtung
DE60223043T2 (de) Elektronischer schaltkreis und testverfahren
DE10058464A1 (de) Mustererzeugungsverfahren, dieses verwendender Mustergenerator, und diesen Mustergenerator verwendendes Speichertestgerät

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8339 Ceased/non-payment of the annual fee