DE3700251A1 - Verfahren und vorrichtung zur diagnose logischer schaltungen - Google Patents

Verfahren und vorrichtung zur diagnose logischer schaltungen

Info

Publication number
DE3700251A1
DE3700251A1 DE19873700251 DE3700251A DE3700251A1 DE 3700251 A1 DE3700251 A1 DE 3700251A1 DE 19873700251 DE19873700251 DE 19873700251 DE 3700251 A DE3700251 A DE 3700251A DE 3700251 A1 DE3700251 A1 DE 3700251A1
Authority
DE
Germany
Prior art keywords
logic circuit
output
input
clock
diagnostic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19873700251
Other languages
English (en)
Other versions
DE3700251C2 (de
Inventor
Nadateru Hanta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE3700251A1 publication Critical patent/DE3700251A1/de
Application granted granted Critical
Publication of DE3700251C2 publication Critical patent/DE3700251C2/de
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31922—Timing generation or clock distribution

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

Die Erfindung betrifft ein Verfahren und eine Vorrichtung zur Diagnose logischer Schaltungen, insbesondere von Halbleiterspeichern und/oder einer kombinatorischen Logikschaltung, deren Eingangs- und Ausgangsanschlüsse jeweils mit Verriegelungsgliedern, im folgenden Latch genannt, verbunden sind, die von einem einphasigen Taktsignal betrieben werden.
In Fig. 1 ist eine Logikschaltung dargestellt, deren Eingangs- und Ausgangsanschlüsse jeweils mit Latch-Speichern verbunden sind, die ihrerseits vom selben Taktimpuls, der in einem einphasigen Taktsignal enthalten ist, gesteuert werden.
Bei diesem Schaltungsbeispiel arbeiten insbesondere ein Adressier-Latch (Eingangs-Latch) 2 und ein Ausgangs- Latch 3 eines Halbleiterspeichers 1 mit einem einphasigen Taktsignal c. Als Beispiel ist dieses Taktsignal c in Fig. 2 dargestellt.
Andererseits werden den jeweiligen Taktanschlüssen des Eingangs- und Ausgangs-Latches 2 und 3, falls die Schaltung gemäß Fig. 1 mit einem mehrphasigen, beispielsweise einem zweiphasigen Taktsignal arbeiten, zwei Taktsignale gemäß (1) und (2) in Fig. 2B zugeführt. Beim mehrphasigen Taktsignal unterscheidet sich jedoch häufig die Dauer des Taktimpulses des einen Taktsignals von der Dauer des Taktimpulses des anderen Taktsignals. Außerdem weicht häufig die Zeitdauer T 0 an den Punkten, die die Taktsignale empfangen, vom entsprechenden Zeitintervall an den Einspeisepunkten der Taktsignale wegen der Wege, durch die die Taktsignale gegangen sind und die häufig nicht identisch sind, ab. Beispielsweise verursachen verschiedene Logikschaltungen, z. B. Gatterschaltungen, in solchen Wegen verschiedene Taktimpulsübertragungsverzögerungen, die eine unterschiedliche Zeitdauer gemäß T 0 zwischen den Taktphasen verursachen. Entsprechend ist es bei einer verhältnismäßig kurzen Zeitdauer T 0 vorteilhaft, ein einphasiges Taktsignal statt dem mehrphasigen Taktsignal zu verwenden, wenn man die Betriebstoleranzen der von den Taktimpulsen betriebenen Logikschaltungen betrachtet. Außerdem kann man beim Entwurf logischer Schaltungen, die mit einphasigem Taktsignal betrieben werden, die Einschränkung getrennter Taktphasen vorteilhaft vermeiden, wodurch sich die Freiheit beim Entwurf vergrößert. Beispielsweise offenbart die JP-A 58 83 394 Techniken, die das oben beschriebene einphasige Taktsignal betreffen.
Nachstehend wird anhand eines in Fig. 3 dargestellten Funktionszeitdiagramms ein Diagnoseverfahren für die in Fig. 1 dargestellte, von einem Einphasen-Taktsignal betriebenen Schaltung beispielshaft beschrieben. Aufeinanderfolgende Sätze von Abtastadressen-Eingangsdaten A 0 bis A 7, die jeweils durch N, N+1, N+2 . . . . dargestellt sind, werden den Dateneingangsanschlüssen D des Adressen-Latches 2 an in Fig. 3 gezeigten Zeitpunkten zugeführt. Ein Satz Abtastadressen-Eingangsdaten A 0 bis A 7, der durch die Abtastadresse N dargestellt ist, wird in das Adressen-Latch 2 mit dem Anstieg (das ist die Vorderflanke) eines in dem Einphasen-Taktsignal c enthaltenen und gemeinsamen Takteingangsanschlüssen c des Adressen- Latches 2 und Ausgangs-Latches 3 anliegenden Taktimpulses P 1 gesetzt und liegt gleichzeitig an Adresseneingangsanschlüssen A 0′ bis A 7′ des Halbleiterspeichers 1 über einen Ausgangsanschluß Q des Adressen-Latches 2. Das Abtastadressendatum N wird im Adressen-Latch 2 beim Abfall (das ist die Rückflanke) des Taktimpulses P 1 gehalten. Dieses Datum N wird beim Anstieg des folgenden Taktimpulses, der mit P 2 bezeichnet ist, durch das folgende Datum n+1 ersetzt. Nachdem eine Verzögerungszeit Td des Halbleiterspeichers vergangen ist, wird ein dem Eingangsdatum N entsprechendes Ausgangsdatum D an einen Ausgangsanschluß D 0 des Halbleiterspeichers 1 abgegeben. Beim Anstieg des dem Taktimpuls P 1 folgenden Taktimpulses P 2 überträgt das Ausgangs-Latch 3 das Ausgangsdatum D des Halbleiterspeichers 1, das zu diesem Zeitpunkt Dateneingangsanschlüssen D des Ausgangs-Latches 3 zugeführt wird, als ein Ausgangssignal D out zum Ausgangsanschluß Q des Ausgangs-Latches 3. Das Datum D wird beim Abfall des Taktimpulses P 2 im Ausgangs- Latch 3 gehalten und beim Anstieg des folgenden Taktimpulses P 3 durch ein Datum ersetzt, das vom Ausgangsanschluß D 0 des Halbleiterspeichers 1 dem Eingangsanschluß D des Ausgangs-Latches 3 zum Anstiegszeitpunkt des Taktimpulses P 3 zugeführt wird. Wie die obige Beschreibung zeigt, wird gleichzeitig mit dem Setzen der Abtastadreßbits A 0 bis A 7 in das Adressen-Latch 2 und auf den Zugriff zum Halbleiterspeicher 1 beim Anstieg des im Taktsignal c enthaltenen einen Taktimpulses, derselbe Taktimpuls dem Ausgangs-Latch 3 angelegt, um dadurch sicherzustellen, daß aus dem Halbleiterspeicher 1 durch einen dem einen Taktimpuls, der zum Halbleiterspeicher 1 zugreift, unmittelbar vorangehenden Taktimpuls ausgelesene Daten in das Ausgangs-Latch 3 gesetzt werden können. Dieser Vorgang wird mit einer Periode T 1 wiederholt, indem aufeinanderfolgende Inhalte der Abtastadreßbits A 0 bis A 7 verändert werden. Die am Ausgangs-Latch 3 erscheinenden Daten werden von einer äußeren Einrichtung, wie einem Serviceprozessor, geholt und darin mit einem vorgegebenen erwarteten Wert verglichen, um die richtige Funktion des Halbleiterspeichers 1 zu prüfen.
In letzter Zeit hat sich die Arbeitsgeschwindigkeit der Halbleiterspeicher beträchtlich erhöht. Auf den Halbleiterspeicher 1 bezogen bedeutet dies, daß die Wiederholperiode für die Taktimpulse im Taktsignal c etwa 5 ns sein muß und die Diagnosedaten mit dieser Rate dem Adressen- Latch 2 zugesendet werden müssen, wenn die Verzögerungszeit zwischen den Eingangsanschlüssen A 0′ bis A 7′ und dem Ausgangsanschluß D 0 etwa 5 ns beträgt. Falls sich die Arbeitsgeschwindigkeit des Halbleiterspeichers 1 noch mehr erhöht, muß die Wiederholperiode der Taktimpulse im Taktsignal c ebenfalls erhöht werden. Jedoch paßt, weil ein Taktimpulssignal mit Taktimpulsen solch kleiner Dauer, die mit einer so hohen Folgefrequenz auftreten, schwierig zu erzeugen ist, die Leistungsfähigkeit des Diagnosegeräts nicht mehr zu der des Halbleiterspeichers. Dasselbe gilt für die Diagnose anderer Logikschaltungen, wie LSI-Logikbaugruppen.
Durch die JP-A 59 90 067 wird ein Verfahren beschrieben, das identische in mehreren Speichern gespeicherte Diagnosedaten im Time-Sharing-Betrieb aufnimmt, um mit hoher Geschwindigkeit Diagnosemuster zur Verfügung zu stellen. Die genannte Druckschrift offenbart keine Taktsignale, weshalb ihre Offenbarung keinen Beitrag zur gewünschten Erhöhung der Diagnosegeschwindigkeit liefert.
Es ist Aufgabe der Erfindung, ein Verfahren und eine Vorrichtung zur Diagnose von Schaltungen, wie Halbleiterspeicher und/oder kombinatorische Logikschaltung, deren Eingangs- und Ausgangsanschlüsse jeweils mit durch denselben Taktimpuls eines einphasigen Taktsignals gesteuerten Latches verbunden sind, anzugeben, die eine einfache Diagnose solcher Schaltungen bei erhöhter Diagnosegeschwindigkeit im wesentlichen mit den Fähigkeiten vorhandener Diagnosegeräte ermöglicht.
Um diese Aufgabe zu lösen, werden Eingangsdaten zur Diagnose einer zu prüfenden Schaltung über Eingangs- Latches beim Anstieg eines in einem einphasigen Taktsignal enthaltenen Taktimpulses zugesendet, ein von der zu prüfenden Schaltung ausgegebenes Signal in einem Ausgangs-Latch beim Abfall desselben Taktimpulses gespeichert und im Ausgangs-Latch gespeicherte Daten mit erwarteten Daten zur vollständigen Schaltungsdiagnose verglichen. Im Gegensatz zum anhand der Fig. 3 beschriebenen herkömmlichen Verfahren, bei dem, um die Fehlerfreiheit der Schaltung festzustellen, zwei Taktimpulse geringer Impulsdauer innerhalb eines einer gewünschten Prüfrate entsprechenden Zeitintervalls erzeugt werden müssen, wird erfindungsgemäß zum selben Zweck ein einzelner Impuls großer Dauer erzeugt. Ein Taktsignal, das solche Taktimpulse mit verhältnismäßig großer Dauer enthält, kann verhältnismäßig einfach erzeugt werden.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezug auf die Zeichnungsfiguren näher beschrieben.
Es zeigen:
Fig. 4 ein Blockschaltbild einer mit dem erfindungsgemäßen Diagnoseverfahren zu prüfenden Logikschaltung als Beispiel;
Fig. 5 ein Zeitdiagramm, das ein Ausführungsbeispiel des erfindungsgemäßen Diagnoseverfahrens erläutert;
Fig. 6 ein Blockschaltbild einer erfindungsgemäßen Diagnosevorrichtung; und
Fig. 7 ein Zeitdiagramm zur Erläuterung von Funktionen der in Fig. 6 dargestellten Diagnosevorrichtung.
In Fig. 4, die ein Schaltungsbeispiel zeigt, bei dem die Erfindung anwendbar ist, hat ein Halbleiterspeicher 5 Adreßsignaleingangsanschlüsse A 0′ bis A 7′, die jeweils mit Ausgangsanschlüssen Q von Eingangs-Latches 6 verbunden sind. Abtastadresseneingangsdaten A 0 bis A 7, die mit N, N+1 . . . bezeichnet sind und Eingangsanschlüssen D der Eingangs- Latches 6 anliegen, werden von einer externen Einrichtung geliefert. Jedes Datum N, N+1, . . . muß bei normalem Betrieb des Halbleiterspeichers 5 genügend lange dauern. Ein Ausgangsanschluß D 0 des Halbleiterspeichers 5 ist mit einem Dateneingangsanschluß D eines Ausgangs- Latches 7 verbunden, dessen Ausgangsanschlüsse Q mit einem externen Ausgangsanschluß 8 verbunden sind, an dem ein Ausgangssignal D out abgegeben wird. Taktanschlüsse C der jeweiligen Eingangs-Latche 6 des Ausgangs-Latches 7 sind verbunden und empfangen gemeinsam ein einphasiges Taktsignal c an einem externen Taktanschluß 9. Die Dauer des Taktimpulses im Taktsignal c ist kürzer als die Dauer der Daten N, N+1, . . . .
Die in Fig. 4 dargestellte Schaltung wird gemäß einem Diagnoseverfahren geprüft, das das Zeitdiagramm in Fig. 7 zeigt. Genauer werden den Dateneingangsanschlüssen D der Eingangs-Latche 6 anliegende Eingangsdaten N, wenn die Eingangs-Latche 6 beim Hochgehen eines Taktimpulses P 1′ arbeiten, zu den Eingangsanschlüssen A 0′ bis A 7′ des Halbleiterspeichers 7 übertragen. Nachdem eine Betriebsverzögerungszeit T d vergangen ist, werden den Eingangsdaten N entsprechende Daten D am Ausgangsanschluß D 0 des Halbleiterspeichers 5 abgegeben. Weil der Anstieg des Taktimpulses P 1′ bereits das Ausgangs-Latch 3 in einen Transferzustand versetzt hat, um das an seinem Eingangsanschluß D anliegende Signal zu seinem Ausgangsanschluß Q zu übertragen, wird das Datum D 0 am Ausgangsanschluß Q des Ausgangs- Latches 3, sobald es am Eingangsanschluß D desselben Ausgangs- Latches 3 anliegt, abgegeben und beim Abfall des Taktimpulses P 1′ gespeichert. Auf diese Weise werden sowohl der Transfer des am Eingangsanschluß A 0 - A 7 eingegebenen Datensignals zum Ausgangsanschluß der Eingangs- Latches 6 als auch der Transfer des am Eingangsanschluß D liegenden Signals D 0 zum Ausgangsanschluß Q des Ausgangs- Latches 7 durch den Anstieg eines Taktimpulses im Taktsignal c initiiert, und die an den Eingangs- und Ausgangs- Latches 6 und 7 anliegenden Datensignale beim Abfall desselben Taktimpulses gehalten. Dann werden die Ausgangsdaten, die im Ausgangs-Latch 7 gehalten werden, mit den erwarteten Daten verglichen.
Wie bereits beschrieben, wird, um die Grenze der Arbeitsgeschwindigkeit des Halbleiterspeichers 1 zu diagnostizieren, gemäß dem anhand der Fig. 3 beschriebenen herkömmlichen Verfahren die Wiederholfrequenz der Taktimpulse im Taktsignal c erhöht. Erfindungsgemäß werden jedoch die Abtastadreßbits A 0 bis A 7 den Eingangsanschlüssen A 0′ bis A 7′ des Halbleiterspeichers 5 über die Eingangs- Latche 6 beim Anstieg des Taktimpulses im Taktsignal c übertragen. Der Abfall des Taktimpulses wird bewirkt, sobald Daten vom Ausgangsanschluß D 0 des Halbleiterspeichers 5 dem Ausgangs-Latch 7 nach dem Zeitintervall T 1 zugeführt wurden; und beim Abfall des Taktimpulses wird geprüft, ob das Ausgangs-Latch 7 richtige Daten erhält, um dadurch in einfacher Weise zu prüfen, ob der Halbleiterspeicher 5 mit der der Periode T 1 entsprechenden Arbeitsgeschwindigkeit betrieben werden kann. Die Grenze der Arbeitsgeschwindigkeit des Halbleiterspeichers 5 kann leicht durch allmähliches Ändern des Zeitintervalls T 1 geprüft werden.
In Fig. 6 ist eine beispielshafte erfindungsgemäße Diagnosevorrichtung als Blockschaltbild dargestellt. Zur Erläuterung der Funktion der in Fig. 6 dargestellten Vorrichtung dient das in Fig. 7 gezeigte Zeitdiagramm. Nun wird die erfindungsgemäße Diagnosevorrichtung anhand der Fig. 6 und 7 beschrieben.
In Fig. 6 ist eine Diagnosevorrichtung 10 mit einer zu prüfenden hochintegrierten Schaltung 11 verbunden, die der Schaltung gemäß Fig. 4 entspricht und aus Eingangs-Latches 6′, einem Halbleiterspeicher 5′ und einem Ausgangs-Latch 7′ besteht und mit einem einphasigen Taktsignal arbeitet. Diese Schaltung wird nachstehend mit LSI-Schaltung bezeichnet.
Die zur Diagnose dienenden Diagnosedaten sind bereits beispielsweise in einer Floppy Disc gespeichert und werden zur Diagnose in einen Speicher überführt, der Bestandteil einer (nicht dargestellten) Steuerung der Diagnosevorrichtung ist. Diese Diagnosedaten sind entsprechend einer für verschiedene mit dem LSI durchzuführende Tests nötigen Information gewählt. Beispielsweise enthalten die Diagnosedaten eine Versorgungsspannung V s des zu prüfenden LSI-Schaltkreises, Information, die die Eingangs/Ausgangssignal- Spannungspegel betrifft, Information, die die Signalform und Polarität der Datensignale des zu diagnostizierenden LSI-Schaltkreises betrifft, Information, die zur Unterscheidung dient, ob der Taktsignalweg des zu prüfenden LSI-Schaltkreises für ein einphasiges/oder mehrphasiges Taktsignal vorgesehen ist, Prüfmusterinformation usw. Insbesondere enthalten die Diagnosedaten auch Information, um verschiedene Zeitbedingungen zu prüfen, die in Fig. 7 durch dicke Pfeile dargestellt sind.
Fig. 7 zeigt, daß Zeitpunkte zur Festlegung eines Prüfzyklusses und um aufeinanderfolgende Adressendaten N, N+1, . . . dem zu prüfenden LSI-Schaltkreis mit fortschreitendem Prüfzyklus zuzuführen, zur Definition des Anstiegs und Abfalls der einzelnen Taktimpulse im Taktsignal c und um ein Vergleichsergebnis zwischen dem Ausgangssignal des Ausgangs-Latches und erwarteten Datenwerten (die später beschrieben werden) zu erzielen, festgelegt werden müssen. Ein Zeitsteuersignal-Generator 13 erzeugt aufgrund der in den Diagnosedaten enthaltenen Zeitinformation Zeitsteuersignale, die mehreren Zeitpunkten entsprechen. Ein Diagnosedaten-Mustergenerator 14 ist zum Empfang der Zeitsteuersignale und der Diagnosedaten verbunden und erzeugt aus den Diagnosedaten und den Zeitsteuersignalen Prüfmustersignale. Die Prüfmustersignale werden dem zu prüfenden LSI-Schaltkreis 11 durch ein Schalterfeld 15 übertragen. Die Prüfmustersignale enthalten ein Signal entsprechend dem Entscheidungszeitpunkt, wie Fig. 7 zeigt.
Ein Diskriminator 16 zur Festlegung eines Einphasen/Mehrphasentaktsignalwegs empfängt die Diagnosedaten und wird gemäß der Information zur Unterscheidung zwischen Einphasen- und Mehrphasentaktsignalwegen, die in den Diagnosedaten enthalten ist, zur Auswahl entweder eines Einphasen- Impulsgenerators 17 im Falle eines Einphasen-Taktsignalwegs oder eines Mehrphasenimpulsgenerators 18 im Falle eines Mehrphasen-Taktsignalwegs gesteuert. Der Einphasen- Impulsgenerator 17 und der Mehrphasen-Impulsgenerator 18 sind mit Ausgängen des Diskriminators 16 und des Zeitsteuersignal- Generators 13 verbunden, um auf der Basis der von dem Zeitsteuersignal-Generator erzeugten Zeitsteuersignale entweder das Einphasentaktsignal oder das Mehrphasentaktsignal zu erzeugen. Der Einphasenimpuls-Generator 17 wird so eingestellt, daß gemäß der vorigen Beschreibung das von ihm gelieferte Taktsignal Taktimpulse enthält, deren Impulsdauer T 1 länger ist als die Impulsdauer der im Taktsignal c gemäß Fig. 3 enthaltenen Taktimpulse. Die Ausgangssignale des Einphasen- und Mehrphasenimpuls- Generators 17 und 18 werden auch dem zu prüfenden LSI-Schaltkreis 11 durch das Schalterfeld 15 eingespeist. Ein Ausgangssignal des zu prüfenden LSI-Schaltkreises 11 wird durch das Schalterfeld 15 einem Vergleicher 19 zugeführt, der das Ausgangssignal mit von einem Datengenerator 20 erzeugten erwarteten Daten vergleicht, und das Vergleichsergebnis wird von einer Entscheidungseinrichtung 21, die mit dem Ausgang des Vergleichers 19 verbunden ist, beurteilt. Um verschiedene LSI-Schaltkreise mit unterschiedlicher Anschlußanordnung zu prüfen, kann am Schalterfeld 15 die Verbindung der Eingangs/Ausgangssignale nach der Spezifikation des zu prüfenden LSI-Schaltkreises geändert werden.
In den Fig. 4 und 6 wurde lediglich beispielshaft ein Halbleiterspeicher verwendet. In der gleichen Weise kann jedoch auch eine kombinatorische Logikschaltung geprüft werden.
Durch das erfindungsgemäße Diagnoseverfahren und die erfindungsgemäße Diagnosevorrichtung läßt sich eine einfache Diagnose von Halbleiterspeicher- und/oder kombinatorischer Logikschaltung bei gesteigerter Diagnosegeschwindigkeit auf der Grundlage der Fähigkeit vorhandener Diagnosegeräte erzielen.

Claims (6)

1. Verfahren zur Diagnose einer Logikschaltung (5), die mit ihren Eingangs- und Ausgangsanschlüssen (A 0′ bis A 7′; D 0) jeweils mit Eingangs- und Ausgangsverriegelungsgliedern (Latches 6, 7) verbunden sind, die, gesteuert von einem einphasigen Taktsignal, Prüfsignale entsprechend einem Diagnosedatenmuster als Eingangs- und Ausgangssignale der zu prüfenden Logikschaltung aufnehmen, gekennzeichnet durch folgende Schritte:
Zuführen der Prüfsignale zu den Eingangsanschlüssen (A 0 - A 7) der Eingangsverriegelungsglieder (6) für eine vorgegebene Zeitdauer, die lang genug ist, daß die Logikschaltung in fehlerfreiem Zustand normal arbeitet;
Anlegen eines Taktimpulses (P 1′, P 2′) des einphasigen Taktsignals, dessen Impulsdauer (T 1) kürzer als das vorgegebene Zeitintervall und länger als eine charakteristische Verzögerungszeit (T d ) der Logikschaltung ist, an Takteingangsanschlüsse (C) der Eingangsverriegelungsglieder (6) und des Ausgangsverriegelungsglieds (7), kurz nachdem die Prüfsignale angelegt wurden, so daß die Prüfsignale über die Eingangsverriegelungsglieder (6) durch die erste Flanke des einen Taktimpulses der Logikschaltung übertragen werden und ein Ausgangssignal der Logikschaltung in das Ausgangsverriegelungsglied (7) durch die zweite Flanke desselben Taktimpulses übernommen wird; und
Vergleichen eines Ausgangssignals (D out ) des Ausgangsverriegelungsgliedes (7) mit erwarteten Daten, die sich bei fehlerlosem Betrieb der Logikschaltung ergeben nach dem Ende des Taktimpulses und Beurteilung, ob die Logikschaltung fehlerfrei oder fehlerhaft arbeitet.
2. Diagnoseverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die höchste Arbeitsgeschwindigkeit der Logikschaltung beurteilt wird, indem die Impulsdauer des Taktimpulses allmählich verändert wird.
3. Diagnoseverfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Logikschaltung eine integrierte Schaltung einschließlich eines Halbleiterspeichers aufweist.
4. Vorrichtung zur Diagnose einer Logikschaltung, deren Eingangs- und Ausgangsanschlüsse jeweils mit Eingangs- und Ausgangsverriegelungsgliedern verbunden sind, die, gesteuert von einem einphasigen Taktsignal, Eingangs- und Ausgangsprüfdaten für die zu prüfende Logikschaltung aufnehmen,
gekennzeichnet durch
eine Einrichtung (12), die Diagnosedaten erzeugt, die zur Prüfung notwendige Information enthalten;
eine Zeitsteuereinrichtung (13), die abhängig von der Diagnosedatenerzeugungseinrichtung das Taktsignal und die einem Diagnosedatenmuster entsprechenden Prüfsignale zeitlich steuert;
eine Einrichtung (14), die abhängig von der Diagnosedatenerzeugungseinrichtung und der Zeitsteuereinrichtung die einem Diagnosedatenmuster entsprechenden Prüfsignale in Übereinstimmung mit den Diagnosedaten für ein Zeitintervall erzeugt, das für einen Normalbetrieb der Logikschaltung ausreicht;
eine Einrichtung (17, 18), die, abhängig von der Zeitsteuereinrichtung, einen Taktimpuls des Taktsignals mit einer Impulsdauer kürzer als das Zeitintervall und länger als eine charakteristische Verzögerungszeit (T D ) der Logikschaltung erzeugt und diesen, kurz nachdem die Prüfsignale den Eingangsverriegelungsgliedern zugeführt wurden, Takteingängen der Eingangs- und Ausgangsverriegelungsglieder (6, 7) anlegt;
eine Einrichtung (20), die abhängig von der Zeitsteuereinrichtung und der Diagnosedatenerzeugungseinrichtung erwartete Daten erzeugt, die Daten entsprechen, die die Logikschaltung bei fehlerlosem Betrieb erzeugt; und
eine Entscheidungseinrichtung (21), die ein Ausgangssignal der Logikschaltung mit dem jeweils erwarteten Datum vergleicht, um zu beurteilen, ob die Logikschaltung fehlerfrei oder fehlerhaft ist, wobei
die Zeitsteuereinrichtung die Entscheidungseinrichtung (21) zum Vergleich nach Ende des Taktimpulses initiiert, und die Eingangsverriegelungsglieder (6) auf die erste Flanke des Taktimpulses hin die Prüfsignale der Logikschaltung übertragen, das Ausgangsverriegelungsglied (7) aufgrund der anderen Flanke desselben Taktimpulses die Ausgangssignale von der Logikschaltung übernimmt und hält und das gehaltene Ausgangssignal der Logikschaltung der Entscheidungseinrichtung (21) zuführt.
5. Diagnosevorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Logikschaltung einen Halbleiterspeicher aufweist.
6. Diagnosevorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß die Eingangsverriegelungsglieder (6) das Ausgangsverriegelungsglied (7) und die Logikschaltung (5) in einer einzigen integrierten Schaltung (11) ausgebildet sind.
DE19873700251 1986-01-07 1987-01-07 Verfahren und vorrichtung zur diagnose logischer schaltungen Granted DE3700251A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61001088A JPH0760400B2 (ja) 1986-01-07 1986-01-07 論理回路の診断方法

Publications (2)

Publication Number Publication Date
DE3700251A1 true DE3700251A1 (de) 1987-07-09
DE3700251C2 DE3700251C2 (de) 1988-12-22

Family

ID=11491742

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19873700251 Granted DE3700251A1 (de) 1986-01-07 1987-01-07 Verfahren und vorrichtung zur diagnose logischer schaltungen

Country Status (3)

Country Link
US (1) US4783785A (de)
JP (1) JPH0760400B2 (de)
DE (1) DE3700251A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260982A2 (de) * 1986-09-19 1988-03-23 Fujitsu Limited Prüfsystem für Direktzugriffsspeicher
EP0402134A2 (de) * 1989-06-09 1990-12-12 Texas Instruments Incorporated Verzögerungsfehler-Testvorrichtung
DE19651713A1 (de) * 1995-12-12 1997-07-03 Advantest Corp Taktsteuerungs-Vergleicherschaltung für den Einsatz bei Vorrichtungs-Testgeräten
EP0867887A2 (de) * 1997-03-14 1998-09-30 Texas Instruments Incorporated Verfahren und Anordnung zur Messung von Speicherzugriffszeit

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4965799A (en) * 1988-08-05 1990-10-23 Microcomputer Doctors, Inc. Method and apparatus for testing integrated circuit memories
US5062109A (en) * 1988-09-02 1991-10-29 Advantest Corporation Memory tester
US6304987B1 (en) 1995-06-07 2001-10-16 Texas Instruments Incorporated Integrated test circuit
JPH02101770A (ja) * 1988-10-08 1990-04-13 Sharp Corp 集積回路
US5224217A (en) * 1988-12-30 1993-06-29 Saied Zangenehpour Computer system which uses a least-recently-used algorithm for manipulating data tags when performing cache replacement
US5483518A (en) 1992-06-17 1996-01-09 Texas Instruments Incorporated Addressable shadow port and protocol for serial bus networks
JP3005250B2 (ja) 1989-06-30 2000-01-31 テキサス インスツルメンツ インコーポレイテツド バスモニター集積回路
US5138619A (en) * 1990-02-15 1992-08-11 National Semiconductor Corporation Built-in self test for integrated circuit memory
US6675333B1 (en) 1990-03-30 2004-01-06 Texas Instruments Incorporated Integrated circuit with serial I/O controller
US5677915A (en) * 1993-08-18 1997-10-14 Texas Instruments Incorporated Customized method and apparatus for streamlined testing a particular electrical circuit
US5475815A (en) * 1994-04-11 1995-12-12 Unisys Corporation Built-in-self-test scheme for testing multiple memory elements
US5612965A (en) * 1994-04-26 1997-03-18 Unisys Corporation Multiple memory bit/chip failure detection
US5544107A (en) * 1994-08-22 1996-08-06 Adaptec, Inc. Diagnostic data port for a LSI or VLSI integrated circuit
US5701313A (en) * 1995-02-24 1997-12-23 Unisys Corporation Method and apparatus for removing soft errors from a memory
US5666371A (en) * 1995-02-24 1997-09-09 Unisys Corporation Method and apparatus for detecting errors in a system that employs multi-bit wide memory elements
US5784382A (en) * 1995-03-01 1998-07-21 Unisys Corporation Method and apparatus for dynamically testing a memory within a computer system
US5511164A (en) * 1995-03-01 1996-04-23 Unisys Corporation Method and apparatus for determining the source and nature of an error within a computer system
US5969538A (en) 1996-10-31 1999-10-19 Texas Instruments Incorporated Semiconductor wafer with interconnect between dies for testing and a process of testing
US5666368A (en) * 1996-01-30 1997-09-09 Sun Microsystems, Inc. System and method for testing the operation of registers in digital electronic systems
US6408413B1 (en) 1998-02-18 2002-06-18 Texas Instruments Incorporated Hierarchical access of test access ports in embedded core integrated circuits
US6405335B1 (en) 1998-02-25 2002-06-11 Texas Instruments Incorporated Position independent testing of circuits
GB9820350D0 (en) 1998-09-19 1998-11-11 Cambrian Systems Corp Connection integrity monitor for digital selection circuits
US6489819B1 (en) 1998-10-27 2002-12-03 Mitsubishi Denki Kabushiki Kaisha Clock synchronous semiconductor memory device allowing testing by low speed tester
US6728915B2 (en) 2000-01-10 2004-04-27 Texas Instruments Incorporated IC with shared scan cells selectively connected in scan path
US6769080B2 (en) 2000-03-09 2004-07-27 Texas Instruments Incorporated Scan circuit low power adapter with counter
US6459557B1 (en) * 2000-05-31 2002-10-01 Rockwell Automation Technologies, Inc. Configurable single/multi-phase overload relay

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883394A (ja) * 1981-11-09 1983-05-19 Hitachi Ltd 半導体集積回路の信号伝送方式
JPS5990067A (ja) * 1982-11-15 1984-05-24 Advantest Corp 論理回路試験用パタ−ン発生装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3541441A (en) * 1969-02-17 1970-11-17 Ibm Test system for evaluating amplitude and response characteristics of logic circuits
US3633174A (en) * 1970-04-14 1972-01-04 Us Navy Memory system having self-adjusting strobe timing
US4093851A (en) * 1976-12-27 1978-06-06 Burroughs Corporation Means and methods for detecting the possibility of a failure occurring in the operation of a digital circuit
US4430735A (en) * 1981-05-26 1984-02-07 Burroughs Corporation Apparatus and technique for testing IC memories
US4564943A (en) * 1983-07-05 1986-01-14 International Business Machines System path stressing
US4692633A (en) * 1984-07-02 1987-09-08 International Business Machines Corporation Edge sensitive single clock latch apparatus with a skew compensated scan function

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5883394A (ja) * 1981-11-09 1983-05-19 Hitachi Ltd 半導体集積回路の信号伝送方式
JPS5990067A (ja) * 1982-11-15 1984-05-24 Advantest Corp 論理回路試験用パタ−ン発生装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0260982A2 (de) * 1986-09-19 1988-03-23 Fujitsu Limited Prüfsystem für Direktzugriffsspeicher
EP0260982A3 (en) * 1986-09-19 1990-02-07 Fujitsu Limited Test system for random access memory
EP0402134A2 (de) * 1989-06-09 1990-12-12 Texas Instruments Incorporated Verzögerungsfehler-Testvorrichtung
EP0402134A3 (de) * 1989-06-09 1991-09-04 Texas Instruments Incorporated Verzögerungsfehler-Testvorrichtung
DE19651713A1 (de) * 1995-12-12 1997-07-03 Advantest Corp Taktsteuerungs-Vergleicherschaltung für den Einsatz bei Vorrichtungs-Testgeräten
DE19651713C2 (de) * 1995-12-12 1999-08-19 Advantest Corp Bauelement-Testgerät zum Testen elektronischer Bauelemente
EP0867887A2 (de) * 1997-03-14 1998-09-30 Texas Instruments Incorporated Verfahren und Anordnung zur Messung von Speicherzugriffszeit
EP0867887A3 (de) * 1997-03-14 1998-11-25 Texas Instruments Incorporated Verfahren und Anordnung zur Messung von Speicherzugriffszeit
US6266749B1 (en) 1997-03-14 2001-07-24 Texas Instruments Incorporated Access time measurement circuit and method

Also Published As

Publication number Publication date
US4783785A (en) 1988-11-08
JPH0760400B2 (ja) 1995-06-28
DE3700251C2 (de) 1988-12-22
JPS62159244A (ja) 1987-07-15

Similar Documents

Publication Publication Date Title
DE3700251C2 (de)
DE3587223T2 (de) Unabhängige Matrixtaktierung.
DE2346617C3 (de) Verfahren zur Prüfung der einseitig begrenzten Laufzeitverzögerung einer Funktionseinheit
DE2349377C2 (de) Schaltwerk zur Durchführung von Datenverarbeitungsoperationen
DE2728318C2 (de) Verfahren zur Prüfung der Signalverzögerung einer einseitig verzögerungsabhängigen, stufenempfindlichen Einheit
DE3882266T2 (de) Abfrageprüfgerät für digitale Systeme mit dynamischem Direktzugriffspeicher.
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE3725822C2 (de)
DE3832113C2 (de)
DE4404445C2 (de) Integrierte Halbleiterschaltung und Verfahren zum Testen derselben
EP0009572A2 (de) Verfahren und Anordnung zur Prüfung von durch monolithisch integrierte Halbleiterschaltungen dargestellten sequentiellen Schaltungen
DE3788586T2 (de) Schaltung zur Prüfung des Eingangsspannungssignals für eine halbleiterintegrierte Schaltung.
DE3237225A1 (de) Vorrichtung und verfahren zum pruefen von lsi- und speichervorrichtungen
DE3702408C2 (de)
DE3725823A1 (de) Integrierte halbleiterschaltvorrichtung
DE69321207T2 (de) Abtastprüfung für integrierte Schaltkreise
DE69433542T2 (de) Prüfung, sequenziellogischer Schaltung auf grund einer kombinatorischen Logikschaltungsveränderung
DE4232271C1 (de) Elektronischer Baustein mit einer Schieberegisterprüfarchitektur (Boundary-Scan)
EP0766092A1 (de) Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken
DE19950347B4 (de) Mustergenerator für Halbleiterprüfsysteme
DE69216268T2 (de) Anzeigesteuergerät
EP0186040B1 (de) Integrierter Halbleiterspeicher
DE69114547T2 (de) Sequentielle Logikschaltungsvorrichtung.
DE60007196T2 (de) Vorrichtung zur Beseitigung von "Durchgleiten" von Daten während einer Schiebeoperation mit Master-Slave Kippschaltungen
DE3838940A1 (de) Schaltung mit testfunktionsschaltung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee